JPH02139633A - プロセス同期制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 シングルプロセッサ又はマルチプロセッサ構成のコンピ
ュータシステムにより複数のプロセスの実行制御を相互
に同期させて行うプロセス同期制御方式に関し、 制御トランザクションの保留をな（すと共に、プロセス
同期制御自体の簡略化を可能とし、更に、シングル／マ
ルチプロセッサ構成に係わらすプロセス同期制御の基本
部分の共通化を可能とすることを目的とし、 第１プロセスによる第２プロセスの起動時に該両プロセ
スが同一プロセッサ内で実行される場合、該プロセッサ
内に、前記第１プロセスを起動した制御トランザクショ
ンに第２プロセス起動情報と第１プロセス中断再開情報
を書き込んだ後、前記第１プロセスの実行を中断する第
１の制御手段と、該中断動作後前記制御トランザクショ
ンに記憶されている前記第２プロセス起動情報に基づい
て前記第２プロセスを起動する第２の制御手段と、該第
２プロセスの実行終了後前記制御トランザクションに記
憶されている前記第１プロセス中断再開情報に基づいて
前記第１プロセスの実行を再開する第３の制御手段とを
有するように構成する。

〔産業上の利用分野〕

本発明は、シングルプロセッサ又はマルチプロセッサ構
成のコンピュータシステムにより複数のプロセスの実行
制御を相互に同期させて行うプロセス同期制御方式に関
する。

〔従来の技術〕 電子交換機システム等のコンピュータシステムにおいて
は、多数の電話機等からランダムに生起する接続要求及
びそれに続くダイヤル情報に対して、回線クラス情報、
通話路の使用状態の情報等に基づいて、直ちに応答する
実時間性と、多数の呼を同時に並列処理する多重処理機
能が必要とされる。このような実時間多重処理機能は、
電子交換機システムに限らず、他のコンピュータシステ
ムにおいても必要とされる場合が多い。

上記のような実時間多重処理においては、所定の時間単
位毎に所定の処理が行われるが、このような処理単位は
一般にプロセスと呼ばれている。

そして、各プロセスは、予め定められた優先順位等で決
定される規則に基づいて所定の順序で実行される。また
、あるプロセスの実行中に他プロセスの実行要求が発生
した場合、自己のプロセスを中断して他プロセスに移行
し、他プロセスでの処理が終了したら再び自己プロセス
を再開するというような処理を行う場合もある。このよ
うに、複数のプロセスが互いに同期するように制御を行
う必要がある。

プロセス同期制御においては、各プロセスを実行開始・
中断又は再開させるための制御データを保持する必要が
あるが、このように各プロセスに対応じて存在する制御
データの集合は制御トランザクションと呼ばれる。

第６図に、シングルプロセッサ構成のコンピュータシス
テムにおいて、プロセス１とプロセス２の２つのプロセ
スの同期制御を行う場合の従来例を示し、この動作を第
７図の動作説明図に沿って説明する。

まず、プロセスｌ及びプロセス２の実体は、コンピュー
タシステムの特には図示しないメモリ上に記憶されるプ
ログラムであり、特には図示しないｃｐｕ　（プロセッ
サ）によって実行され、例えば電子交換機システムの場
合、プロセスｌはある加入者ａからのダイヤル番号を受
信する処理、プロセス２は各ダイヤル番号の受信毎にそ
のダイヤル番号を解析する処理である。

また、制御トランザクションは、メモリ上の特定の記憶
領域であり、１つのシステムにおいて同時に存在する個
数は有限である。従って、各プロセスの実行毎に、空い
ているトランザクションが捕捉されて使用され、実行が
終了すると開放される、各プロセスで共通の記憶領域で
ある。

第６図のプロセスｌの起動時においては、同図３に示す
制御トランザクションＡが捕捉される。

制御トランザクションＡには、始めは第７図に示すよう
にプロセスｌ起動情報１２が記憶される。

これは、例えばプロセス１に対応するプログラムの起動
命令等である。この制御トランザクションＡが実行され
ることによりプロセスｌが起動する。

そして、プロセス１の実行中にプロセス２を実行すべき
状態が発生した場合、プロセス１において、まず、プロ
セス間送受信ハソファＢ［ＪＦが捕捉される（第７図Ｓ
ｌ）。プロセス間送受信バッファＢＵＦは、特には図示
しないメモリ上に設けられており、これが捕捉されると
（第６図４）、その中に、第７図に示す制御トランザク
ションへの番号１３及びプロセス２にて必要なパラメー
タ１４（引き継ぎパラメータ）を書き込む（第７図３２
）このパラメータは、例えば発呼者からのダイヤルに基
づく相手番号又は内線クラスデータ等である。

次に、プロセス２を起動するための新たな制御トランザ
クションＢが捕捉され（第７図３３、第６図６）、捕捉
されるとその中に、第７図に示すプロセス２起動情報Ｉ
５及びプロセス間送受信バッファ番号Ｉ６を書き込む（
第７図３４）。

一方、制御トランザクションＡには、既に書き込まれて
いるプロセス１起動情報１２の他に、第７図に示すプロ
セス再開情報１７及びプロセス間送受信バッファ番号１
６を書き込んだ後、制御トランザクションＡを待ちキュ
ーにつなぐ（第７図３４、Ｓ５、第６図７）。ここで、
例えばプロセス１のプログラムカウンタ値等は、スタッ
クに格納されるため、プロセス再開情報１７としては上
記値が格納されたスタックアドレス等が記憶される。こ
れにより、プロセス１に係る制御Ｉ　）ランザクジョン
Ａは待ち状態に入る。

上記処理の後、制御トランザクションＢの実行を要求し
く第７図３６）、プロセス１を中断する。

以上の処理により、制御トランザクションＢが実行され
、これによりプロセス２が起動する（第６図５）。

プロセス２では、プロセス間送！バッファＢＵＦに記憶
されているプロセス２にて必要なパラメータ】４に基づ
いて処理を行い、第７図の処理結果１８を同バッファに
書き込む（第７図５７、第６図８）。処理結果１８とは
、例えばダイヤル番号の解析結果である。

上記動作により、プロセス２での主要な動作が完了する
と、再びプロセス１を再開すべく、プロセス間送受信バ
ッファＢＵＦ内の制御トランザクションＡの番号１３に
従って、待ちキューから制御トランザクションＡをはず
し、再起動要求をすると共に（第７図３８、Ｓ９、第６
図１０）、制御トランザクションＢを解放（未使用状態
と）する（第７図３１０）。

制御トランザクションＡには、プロセス再開情報１７が
記憶されているため、これに基づいてプロセス１が再起
動する。そして、制御トランザクションＡに記憶されて
いるプロセス間送受信バッファ番号１６に対応するプロ
セス間送受信バッファＢＵＦ上の処理結果１８（プロセ
ス２での処理結果）に基づいて処理を続行する（第７図
５１１）。

次に、第８図に、マルチプロセッサ構成のコンピュータ
システムにおいて、プロセス１とプロセス２の２つのプ
ロセスが異なるプロセッサで実行される場合のプロセス
同期制御方式の従来例を示し、この動作を第９図の動作
説明図に沿って説明する。なお、第８図でプロセス１は
自プロセッサ１９にて実行され、プロセス２は他プロセ
ッサ２０にて実行されるとする。

まず、第８図の自プロセッサ１９でのプロセス１の起動
時においては、同図２１に示す制御トランザクションＡ
が捕捉される。制御トランザクションＡには、前記シン
グルプロセッサの場合と同様、第９図（ａ）に示すよう
にプロセス１起動情報４１が記憶され、制御トランザク
ションＡが実行されることによりプロセス１が起動する
。

そして、プロセス１の実行中に他プロセッサ２０でプロ
セス２を実行すべき状態が発生した場合、プロセス１に
おいて、まず、プロセス間送受信バｙ　７　ｙ　ＢＵＦ
＃　１が捕捉される（第９図（ａ）Ｓ１２）。

プロセス間送受信バッファＢＵＦ＃　１は、前記シング
ルプロセッサの場合と同様であり、これが捕捉されると
（第８図２２）、その中に、第９図（ａ）に示す制御ト
ランザクションへの番号４２及びプロセス２にて必要な
パラメータ４３（引き継ぎパラメータ）を書き込む（第
９図（ａ）Ｓ１３）。

続いて、プロセス間送受信バッファＢＵＦ＃１の内容を
他プロセッサ２０に送信するためのプロセッサ間送信バ
ッファ５ＢＵＦ＃　１が捕捉される（第９図（ａ）Ｓ１
４）。

捕捉されると、プロセッサ間送信バッファ５ＢＵＦ＃１
に、他プロセッサ２０でプロセス２を起動するための第
９図（ａ）に示すプロセス２起動情報４４を書き込むと
共に、プロセス間送受信バッファＢＵＦ＃１に記憶され
ている制御トランザクションＡの番号４２及びプロセス
２にて必要なパラメータ４３を書き込む（第９図（ａ）
Ｓ１５、第８図２４．２６）。

次に、他プロセス起動処理に移り（第８図２３）、プロ
セッサ間送信制御処理（第８図２５）を起動して、プロ
セッサ間送信バッファ５ＢＵＦ＃　１の内容を他プロセ
ッサ２０に対して送信する（第９図（ａ）Ｓ１６、第８
図２７）。

上記動作の後、プロセッサ間送信バッファ５ＢＵＦ＃ｌ
を解放しく第９図（ａ）Ｓ１７）、一方、制御トランザ
クションＡには、既に書き込まれているプロセス１起動
情報４１の他に、第９図（ａ）に示すプロセス再開情報
４５及びプロセス間送受信バッファ番号４６を書き込み
、制御トランザクションＡを待ちキューにつなぐ（第９
図（ａ）　Ｓ　１５、Ｓ１８、第８図２８）。これによ
り、プロセスｌに係る制御トランザクションＡは待ち状
態に入る。なお、プロセス間送受信パンファＢＵＦ＃１
も待ち状態に入り、プロセスｌは中断される。

次に、第８図の他プロセッサ２０において、前記プロセ
ッサ間送信バッファ５ＢＵＦ＃　１からの送信内容はプ
ロセッサ間受信バッファＲＢＵＦ＃　２で受信される（
第８図及び第９図（ａ）の２９）。

受信バッファにデータが入ると、まず、他プロセッサ２
０におけるプロセス間送受信バッファＢＵＦ＃２が捕捉
される（第９図（ａ）Ｓ１９、第８図３１）。

これが捕捉されると、その中に、プロセッサ間受信バッ
ファＲＢｔｌＦ＃　２に記憶されている制御トランザク
ションＡの番号４２及びプロセス２にて必要なパラメー
タ４３を書き込む（第９図（ａ）　Ｓ　２０、第８図３
０）。

上記動作の後、プロセス２を起動するための他プロセッ
サ２０上の制御トランザクションＢが捕捉され（第９図
（ａ）Ｓ２１、第８図３２）、捕捉されるとその中に、
第９図（ａ）に示すプロセス２起動情報４４及びプロセ
ス間送受信バッファ番号４７を書き込み（第９図（ａ）
Ｓ２２）、プロセス２の起動要求がなされる（第９図（
ａ）Ｓ２３）。

上記動作により、制御トランザクションＢが実行され、
これにより他プロセッサ２０でのプロセス２が起動する
。

プロセス２では、プロセス間送受信バッファＢＵＦ＃２
に記憶されているプロセス２にて必要なパラメータ４３
に基づいて処理を行い、第９図（ハ）の処理結果４８を
同バッファに書き込む（第９図（ｂ）　Ｓ２４、第８図
３１）。

上記ＩＪＩ作により、プロセス２での主要な動作が完了
すると、再び自プロセッサ１９でのプロセス１を再開す
べく、上記処理結果４８等を自プロセッサ１９に送信す
るためのプロセッサ間送信バッファ５ＢＵＦ＃２が捕捉
される（第９図（ロ）Ｓ２５）。

捕捉されると、プロセッサ間送信バッファ５ＢＬＩＦ＃
２に、プロセス間送受信バッファＢＵＦ＃２に記憶され
ている制御トランザクションＡの番号４２及びプロセス
２での処理結果４８を書き込む（第９図（ｂ）　Ｓ　ｌ
　６、第８図３３．３４）。

次に、他プロセッサ２０上のプロセス間送受信バッファ
Ｂ［ＪＦ＃２が解放され（第９図（ｂ）Ｓ２７）、プロ
セッサ間送信バッファ５ＢＵＦ＃　２の内容を自プロセ
ッサ１９に対して送信する（第９図（ｂ）　３２８、第
８図３５）。なお、自プロセッサ１９でのプロセッサ間
送信制御処理２５に対応する他プロセッサ２０での処理
は第８図では省略しである。

上記動作の後、プロセッサ間送信バッファ５ＢＵＦ＃２
を解放しく第９図（ロ）Ｓ１７）、また、制御トランザ
クションＢも解放して（第９図３３０）、他プロセッサ
２０での処理を終了する。

他プロセッサ２０での送信処理に対応じて、第８図の自
プロセッサ１９において、前記プロセッサ間送信バッフ
ァ５ＢＵＦ＃　２からの送信内容はプロセッサ間受信バ
ッファＲＢＵＦ＃　１で受信される（第８図及び第９図
（ｂ）の３６）。

受信バッファにデータが入ると、まず、自プロセッサ１
９において待ち状態にあったプロセス間送受信バッファ
ＢｔｌＦ＃１に、プロセス２での処理結果４日を書き込
む（第９図（ｂ）Ｓ３１、第８図３７．３日）。

上記動作の後、再びプロセス１を再開すべ（、プロセス
間送受信バッファＢＵＦ＃１内の制御トランザクション
Ａの番号４２に従って、待ちキューから制御トランザク
ションＡをはずし、再起動要求する（第９図（ｂ）　Ｓ
　３３．３３４、第８図３９）。

制御トランザクションＡには、第９図（ｂ）に示すよう
にプロセス再開情報４５が記憶されているため、これに
基づいてプロセス１が再起動する。そして、制御トラン
ザクションＡに記憶されているプロセス間送受信バッフ
ァ番号４６に対応するプロセス間送受信バッファＢ［Ｊ
Ｆ　＃　１上の処理結果４８（プロセス２での処理結果
）に基づいて処理を続行する（第９図（ｂ）　Ｓ　３５
　）。

〔発明が解決しようとする課題〕

上記従来例のうち、まず、第６図のシングルプロセッサ
でのプロセス同期制御方式において、プロセス１からプ
ロセス２を起動する場合に、プロセス１を制御していた
制御トランザクションＡの他にプロセス２の制御用の制
御トランザクションＢを新たに捕捉する必要があり、し
かも、プロセス１の中断中は制御トランザクションＡを
待ち状態にして保留しておかなければならない。従って
、多重制御されるプロセス数が増大するに伴い、保留中
及び新たに捕捉される制御トランザクションの数も必然
的に増加してしまうが、１つのプロセッサにおいて同時
に実行可能な制御トランザクションの数はメモリの制約
等から有限個に制限されているため、プロセッサにおけ
る記憶容量の増加を余儀なくされるという問題点を有し
ている。

また、プロセス１とプロセス２の間の処理結果等のパラ
メータの引き渡しは、プロセス間送受信バッファＢＵＦ
を用いて行わなければならず、バッファの乗換処理によ
り処理ステップ数が増加し、プロセッサの負担の増加、
ひいては全体の信号処理能力の低下を招いてしまうとい
う問題点を有している。

更に、第８図のマルチプロセッサでのプロセス同期制御
方式において、自プロセッサ１９でのプロセス１から他
プロセッサ２０でのプロセス２を起動する場合には、上
記シングルプロセッサにおける問題点に加え、更に、プ
ロセス間送受信バ・ンファＢＵＦ　＃　１又は＃２と、
プロセッサ間送信バッファ５ＢＵＦ＃　１又は＃２及び
プロセッサ間受信バッファＲＢＵＦ＃　ｌ又は＃２との
間で、送受信データの乗換処理をも行う必要があり、基
本的にシングルプロセッサ構成の場合と同一の制御方式
でプロセス同期制御を行うことはできない。しかし、近
年の電子交換機システム等では、ユーザでの使用環境に
より１つの電子交換機で制御を行うべき回線数が、数十
から数万回線の範囲に及ぶため、そのような回線数の変
化に柔軟に対応するため、回線数に応じてシングルプロ
セッサ構成又はマルチプロセッサ構成を自由に選択可能
とする方向にあり、上記のように両者の間でプロセス同
期制御方式が異なると、システムの互換性等に乏しくな
り、回線規模変更時等におけるシステム交換等に必要な
コスト及び時間の増大を招いてしまうという問題点を有
している。

本発明は、制御トランザクションの保留をなくすと共に
、プロセス同期制御自体の簡略化を可能とし、更に、シ
ングル／マルチプロセッサ構成に係わらずプロセス同期
制御の基本部分の共通化を可能とすることを目的とする
。

〔課題を解決するための手段〕

第１図は、本発明のブロック図である。

本発明は、シングルプロセッサ又はマルチプロセッサ構
成のコンピュータシステムにより複数のプロセスの実行
制御を相互に同期させて行うプロセス同期制御方式を前
捉とする。

第１図（ａ）は、上記複数のプロセスのうちの１っであ
る第１プロセス４９により他のプロセスである第２プロ
セス５０を起動する時に、該両プロセスが同一プロセッ
サ内で実行される場合を示している。ここで、第１プロ
セス４９及び第２プロセス５０の実体は、コンピュータ
システムの特には図示しないメモリ上に記憶されるプロ
グラムであり、特には図示しないＣＰＵ　（プロセッサ
）によって実行され、例えば電子交換機システムの場合
、ある加入者ａからのダイヤル番号を受信する処理、各
ダイヤル番号の受信毎にそのダイヤル番号を解析する処
理等である。

第１の制御手段５４は、第１プロセス４９を起動した制
御トランザクション５１に、第２プロセス起動情報５２
と第１プロセス中断再開情報５３を書き込み、その後、
第１プロセス４９の実行を中断する手段である。制御ト
ランザクション５１は、プロセス同期制御において、各
プロセスを実行開始・中断又は再開させるための制御デ
ータの集合を記憶するための、特には図示しないメモリ
上の特定の記憶領域である。

第２の制御手段５５は、上記第１の制？１１１手段５４
による中断動作後、制御トランザクション５１に記憶さ
れている第２プロセス起動情報５２に基づいて第２プロ
セス５０を起動する手段である。

第３の制御手段５６は、第２プロセス５０の実行終了後
前記制御トランザクション５１に記憶されている第１プ
ロセス中断再開情報５３に基づいて第１プロセス４９の
実行を再開する手段である。

以上の手段に加えて第１図（ａ）において、第８の制御
手段６６は、第１プロセス４９の実行時に、制御トラン
ザクション５１に、必要に応じて前記第１プロセス４９
から前記第２プロセス５０への第１の引き渡し情報６５
を書き込む手段である。

ここで、第１の引き渡し情報６５とは、例えば第１プロ
セス４９がある加入者ａからのダイヤル番号を受信する
処理で、第２プロセス５０が各ダイヤル番号の受信毎に
そのダイヤル番号を解析する処理等の場合、例えば発呼
者からのダイヤルに基づ（相手番号又は内線クラスデー
タ等である。

次に、第９の制御手段６７は、前記第２プロセス５４で
の起動後に前記側Ｊ：ＪＩｌ　）ランザクジョン５１に
必要に応じて記憶されている第１の引き渡し情報６５に
基づいて第２プロセス５０を実行する手段である。

第１０の制御手段６９は、上記第２プロセス５０の実行
時に、制御トランザクション５１に、必要に応じて第２
プロセス５０から第１プロセス４９への第２の引き渡し
情報７４を書き込む手段である。

そして、第１１の制御手段７０は、前記第１プロセス４
９の再開後に、制御トランザクション５１に必要に応じ
て記憶されている第２の引き渡し情報６８に基づき第１
プロセス４９を実行する手段である。

次に、第１図℃）は、マルチプロセッサ構成である場合
、第１プロセス４９及び第２プロセス５０が各々自プロ
セッサ５７及び他プロセッサ５８の別のプロセッサで実
行される場合を示している。

この場合、第１プロセス４９に対する処理を行う第１図
（ａ）と同様の前記第１及び第３の制御手段５４．５６
並びに前記第８及び第１１の制御手段６６．７０は自プ
ロセッサ５７内に設けられ、第２プロセス５０に対する
処理を行う前記第２の制御手段５５及び第９及び第１０
の制御手段６７．６９は他プロセッサ５８内に設けられ
、各プロセッサにおいて前記第１図（ａ）の場合と同様
の処理を行うことになる。

更に、各プロセッサにおいて、後述する制御用トランザ
クションのメモリ領域を他のプロセッサに対する送受信
バッファ領域と共通に使用する。

通常、他のプロセッサとデータの送受信を行う場合、特
には図示しないメモリ上の特定領域を送信バッファ又は
受信バッファとして使用し、この領域を特には図示しな
い送受信制御回路がハード的にアクセスすることにより
送受信を行う。従って、本発明では、このハード的にア
クセス可能な領域を、同時に、後述する制御トランザク
ションの領域としてアクセスできるようにする。

第１図（ｂ）において、自プロセッサ５７内に設けられ
る第４の制御手段５９は、前記第１の制御手段５４によ
る中断動作後に、前記制御トランザクション５１をその
まま送信バッファとしてその内容を前記他プロセッサ５
８へ送信し、その後該送信バッファを解放する手段であ
る。

一方、他プロセッサ５８内に設けられる第５の制御手段
６１は、上記送信内容を受信した受信バッファをそのま
ま制御トランザクション６０として、前記第２の制御手
段５５を動作させる手段である。

同じく他プロセッサ６０内に設けられる第６の制御手段
は、第２の制御手段５５によって起動された第２プロセ
ス５０が実行終了後に、制御トランザクション６０をそ
のまま送信バッファとしてその内容を自プロセッサ５７
に送信し、その後該制御トランザクション６０を解放す
る手段である。

更に、自プロセッサ５７内に設けられる第７の制御手段
６４は、上記送信内容を受信した受信バッファをそのま
ま制御トランザクション６３として、前記第３の制御手
段５６を動作させる手段である。

〔作　　用〕

第１図（ａ）において、第１プロセス４９から同一プロ
セッサ内の第２プロセス５０を起動する場合、今まで第
１プロセス４９を制御していた制御トランザクション５
１に、第１の制御手段５４が第２プロセスの起動情報５
２を書き込むことにより、第２プロセス５０の起動時に
は新たな制御トランザクションを捕捉する必要がなく、
第２の制御手段５５が上記起動情報５２に基づいて第２
プロセス５０を起動させることができる。

更に、第１の制御手段５４が第１プロセス４９の中断を
再開するための情報５３を書き込むことにより、第１プ
ロセス４９の中断中に再開専用の制御トランザクション
を保留させる必要がない。

また、第１プロセス４９と第２プロセス５０の間の処理
結果等の引き渡し情報６５．６８も、制御トランザクシ
ョンを介して行われるため、専用のバッファが必要なく
なり、バッファの乗換処理も必要なくなる。

以上のことから、同一プロセッサ内での第１プロセス４
９から第２プロセス５０の起動、及び第２プロセス５０
から第１プロセス４９の再開を通じて必要な制御トラン
ザクションは、結局、１つでよいことになり、送受信バ
ッファも必要ない。

次に、第１図（ｂ）において、自プロセッサ５７内の第
１プロセス４９から他プロセッサ５８内の第２プロセス
５０を起動する場合も制御トランザクションに対する処
理は基本的には第１図（ａ）の場合と同様である。

但し、第１図（ａ）の場合の各制御手段に加えて、自プ
ロセッサ５７と他プロセッサ５８の間で、制御トランザ
クションの内容を送受信するため第４〜第７の制御手段
５９．６１．６２．６４が挿入されるが、ここで、各プ
ロセッサにおいて、制御トランザクションと送信バッフ
ァ又は受信バッファを、特には図示しないメモリ上で同
じ領域に設定しておくことにより、制御トランザクショ
ン５１の内容を自プロセッサ５７から他プロセッサ５８
に送信する場合に、専用の送信バッファへの乗換処理は
全く必要なくなり、第４の制御手段５９は単に制御トラ
ンザクション５１のアドレスをアクセスして送信処理を
行うだけでよい。また、他プロセッサ５８内の第５の制
御手段６１が上記送信内容を受信した場合、受信バッフ
ァがそのまま他プロセッサ５８内の制御トランザクショ
ン６０となるため、第２の制御手段５５は新たな制御ト
ランザクションを捕捉する等の特別な処理を必要とせず
、第１図（ａ）の場合と全く同様の制御でよい。

更に、自プロセッサ５７において上記第４の制御手段５
９は、制御トランザクション５１の内容を送信した後は
、制御トランザクション５１を速やかに解放することに
より、自プロセッサ５７側で余分な制御トランザクショ
ンを保留しておく必要がなくなる。

以上の作用は、他プロセッサ５８から自プロセッサ５７
へ制御トランザクション６０の内容を送信して制御を戻
す場合も全く同様である。

なお、例えばマルチプロセッサ構成において、第１プロ
セス４９が第２プロセス５０を起動する場合に、第２プ
ロセス５０が第１プロセス４９と同一プロセッサ内で実
行されるか否かは、例えば第１図（ａ）又は第１図（ｂ
）において、第１プロセス４９の実行中に制御トランザ
クション５１に第２プロセス起動情報５２又は第１プロ
セス中断再開情報５３が書き込まれるときに、それらの
情報に該情報が用いられるべきプロセッサの識別情報（
同一プロセッサ用か自プロセッサ用又は他プロセンサ用
等）を付加しておき、これに基づいて例えば第１の制御
手段５４の制御の後、同一プロセッサ内の第２の制御手
段５５が動作するか送信処理のための第４の制御手段が
動作するかが決定されるようにすればよい。

また、１つのプロセッサあたり、制御トランザクション
と共用される送受信バッファを複数個用意しておくこと
により、各プロセッサで複数のプロセスに対する処理を
並列して行うことができる。

〔実　　施　　例〕

以下、図面を参照しながら本発明の詳細な説明する。

第２図に、シングルプロセッサ構成のコンピュータシス
テムにおいて、プロセス１とプロセス２の２つのプロセ
スの同期制御を行う場合の、本発明の実施例の構成を示
す。

同図において、プロセス１及びプロセス２の実体は、従
来例の場合と同様、コンピュータシステムの特には図示
しないメモリ上に記憶されるプログラムであり、特には
図示しないＣＰＵ　（プロセッサ）によって実行され、
例えば電子交換機システムの交換処理である。

制御トランザクションＡは、メモリ上の特定の記憶領域
で、各プロセスで共通の記憶領域である。

プロセス間同期制御処理７２は、特には図示しないＣＰ
Ｕによって、′後述する第３図に示す動作を行う。

以下、第２図の実施例の動作を第３図の動作説明図に沿
って説明する。

まず、第２図のプロセス１の起動時においては、同図７
１に示す制御トランザクションＡが捕捉される。制御ト
ランザクションＡには、始めは従来例の場合と同様（第
７図参照）、第３図に示すようにプロセス１起動情報１
００が記憶され、この制御トランザクションＡが実行さ
れることによりプロセスｌが起動する。

そして、プロセスｌの実行中にプロセス２を実行すべき
他プロセス起動要求７３が発生した場合、第２図のプロ
セス間同期制御処理７２が動作し、まず、制御トランザ
クションＡに、第３図に示すプロセス２にて必要なパラ
メータ７８（引き継ぎパラメータ）を書き込む（第３図
３３６、第２図又は第３図の７４）。同パラメータは、
従来例の場合と同様、例えば発呼者からのダイヤルに基
づく相手番号又は内線クラスデータ等である。

次に、同じく制御トランザクションＡに、第３図に示す
プロセス２起動情報８０及びプロセス再開情報８１を書
き込む（第３図３３７、第２図及び第３図の７４）。こ
こで、プロセス２起動情報８０は、例えばプロセス２の
起動命令であり、プロセス再開情報８１は、後述するプ
ロセス２の実行終了後にプロセス１を実行再開するため
の、例えばスタックに格納されたプロセス１のプログラ
ムカウンタ値等を再度読み出すためのスタックアドレス
等である。

上記処理の後、制御トランザクションＡの実行を要求し
く第３図８３８）、プロセスｌを中断する。

以上の処理により、制御トランザクションＡが実行され
、これによりプロセス２が起動する。ずなわち、プロセ
ス２はプロセス１をｉｌｌ　？卸したのと同じ制御トラ
ンザクションＡによって制御される。

プロセス２では、制御トランザクションＡに記憶されて
いるプロセス２にて必要なパラメータ７９に基づいて処
理を行い、第３図の処理結果８２を制御トランザクショ
ンＡに書き込む（第３図３３９、第２図又は第３図の７
４）。

上記動作により、プロセス２での主要な動作が完了する
と、再びプロセス１を再開すべく、第２図のプロセス間
同期制御処理７６に対して再起動要求を行う（第３図３
４０、第２又は第３図の７５）。

これにより、プロセス間同期制御処理７６は、制御トラ
ンザクションＡ内のプロセス再開情報８１に基づいてプ
ロセスｌを再起動させ、制御トランザクションＡは再び
プロセスｌを制御する状態になり（第２図又は第３図の
７７）、制御トランザクションＡに記憶されている処理
結果８２（プロセス２での処理結果）に基づいて処理を
続行する（第３図３４１）。

以上示したように、第２図の実施例では、プロセス２の
起動時に新たな制御トランザクションを捕捉する必要が
なく、また、プロセス１の中断中に再開専用の制御トラ
ンザクションを保留させる必要もない。従って、従来例
に比較して制御トランザクションの数を２程度に減らす
ことができる。

更に、第６図の従来例で必要であったプロセス間送受信
バッファＢＬＩＦも必要なく、バッファの乗換処理が必
要ないため、プロセスｌからプロセス２に制御を移す場
合の高速化が図れ、全体の信号処理能力の低下を防ぐこ
とができる。

次に、第４図に、マルチプロセッサ構成のコンピュータ
システムにおいて、プロセス１とプロセス２の２つのプ
ロセスが異なるプロセッサで実行される場合の、プロセ
ス同期制御方式の本発明の実施例の構成を示す。

同図において、プロセス１は自プロセッサ８３にて実行
され、プロセス２は他プロセッサ８４にて実行されると
する。そして、プロセンサ間送信制御処理８９．９４及
びプロセッサ間受信制御処理９２．９６は、各々、自プ
ロセッサ８３と他プロセッサ８４との間で制御トランザ
クションの内容を送受信するための処理動作を行う。

この場合、自プロセッサ８３と他プロセンサ８４間のデ
ータの送受信用の領域として用いられる特には図示しな
いメモリ上の送信バッファ領域及び受信バッファ領域は
、後述する各プロセス制御用の制御トランザクションＡ
、Ｂ、Ｃ等と共通に使用されることが特徴である。

以下、第４図の実施例の動作を第５図の動作説明図に沿
って説明する。

マス、第３図の自プロセッサ８３でのプロセスｌの起動
時においては、同図８５に示す制御トランザクションＡ
が捕捉される。制御トランザクションＡには、前記シン
グルプロセッサの場合と同様、第５図に示すようにプロ
セス１起動情報１００が記憶され、制御トランザクショ
ンＡが実行されることによりプロセス１が起動する。

そして、プロセス１の実行中に他プロセッサ８４でプロ
セス２を実行すべき他プロセス起動要求８７が発生した
場合、第４図のプロセス間同期制御処理８６が動作し、
まず、制御トランザクションＡに、第５図に示すプロセ
ス２にて必要なパラメータ１０１　（引き継ぎパラメー
タ）を書き込む（第５図８４２）。

次に、同じく制御トランザクションＡに、第４図に示す
プロセス２起動情報１０２及びプロセス再開情報１０３
を書き込む（第５図３４３、第４図及び第５図の８８）
。

上記処理の後、プロセッサ間送信制御処理（第４図８９
）を起動して、制御トランザクションＡをそのまま送信
バッファとして、その内容を他プロセッサ８４に対して
送信する（第５図３４４、第４図又は第５図の９０）。

送信処理が終了したら制御トランザクションＡを解放し
、自プロセッサ８３のプロセス１は中断状態に入る（第
５図３４５、第４図９１）。

次に、第４図の他プロセッサ８４において、自プロセッ
サ８３からの送信内容はプロセッサ間受信制御処理９２
の制御下で受信されるが、この場合の受信バッファはそ
のまま他プロセッサ８４の制御トランザクションＢとさ
れ、前記制御トランザクションＡの内容と全く同様の内
容が記憶される（第４図又は第５図の９３）。

上記のように、制御トランザクションＢの内容が確定す
ると、その中のプロセス２起動情報１０２により、プロ
セス２の起動要求がなされ、これによりプロセス２が起
動する（第５図５４６）。

プロセス２では、制御トランザクションＢに記憶されて
いるプロセス２にて必要なパラメータ１０１に基づいて
処理を行い、第５図の処理結果１０４を制御トランザク
ションＢに書き込む（第５図３４７、第４図又は第５図
の９３）。

上記動作により、プロセス２での主要な動作が完了する
と、再び自プロセッサ８３のプロセス１を再開すべく、
プロセッサ間送信制御処理（第４図９４）を起動して、
制御トランザクションＢをそのまま送信バッファとして
、その内容を自プロセッサ８３に対して送信する（第５
図３４８、第４図又は第５図の９５）。

送信処理が終了したら制御トランザクションＢを解放し
、他プロセッサ８４のプロセス２は終了する（第５図５
４９）。

自プロセッサ８３において、他プロセッサ８３からの送
信内容はプロセッサ間受信制御処理９６の制御下で受信
されるが、この場合の受信バッファはそのまま自プロセ
ッサ８３の新たな制御トランザクションＣとされ、前記
制御トランザクションＢの内容と全（同様の内容が記憶
される（第４図又は第５図の９７）。

上記制御トランザクションＣは、そのままプロセスｌの
再開制御用の制御トランザクションとして使用される。

すなわち、プロセス間同期制御処理９８は、制御トラン
ザクションＣ内のプロセス再開情報１０３に基づいてプ
ロセスｌを再起動させ、（第４図又は第５図の９９）、
制御トランザクションＣに記憶されている処理結果１０
４（プロセス２での処理結果）に基づいて処理を続行す
る（第４図３５１）。

上記マルチプロセッサ構成におけるプロセス間同期制御
処理において、第５図３４２〜Ｓ４３の処理及びＳ５０
、Ｓ５１の処理は、前記シングルプロセッサ構成におけ
る処理の、第３図Ｓ３６〜Ｓ３７及びＳ４０、Ｓ４１の
処理と全く同様である。すなわち、第４図のプロセス間
同期制御処理８６．９８が、第２図の７２．７６と全く
同様の構成である。従って、シングルプロセッサ構成を
マルチプロセッサ構成に拡張する場合には、単純に第４
図のプロセッサ間送信制御処理８９．９４及びプロセッ
サ間受信制御処理９２．９６を追加するだけでよい。

更に、マルチプロセッサ構成にした場合の他のプロセッ
サとの間でデータの送受信を行うためのバッファを、各
プロセッサにおける制御トランザクションと共通のメモ
リ領域に設定することにより、制御トランザクションＡ
の内容を自プロセ・ンサ８３から他プロセッサ８４に送
信する場合に、専用の送信バッファへの乗換処理（第９
図（ａ）Ｓｉ２．３１５等参照）が必要なくなり、プロ
セ・フサ間送信制御処理８９は、単に制御トランザクシ
ョンＡのアドレスをアクセスして送信処理を行うだけで
よい。また、他プロセッサ８４内のプロセ・フサ間受信
制御処理９２が上記送信内容を受信した場合、受信バッ
ファがそのまま他ブロセ・フサ８４内の制御トランザク
ションＢとなるため、新たな制御トランザクションを捕
捉する等の特別な処理が必要なくなり、第２図の場合と
全く同様の制御でよい。更に、自プロセッサ８３におい
てプロセッサ間送信制御処理８９は、制御トランザクシ
ョンＡの内容を送信した後は、制御トランザクションＡ
を速やかに解放することにより、自プロセ・フサ８３側
で余分な制御トランザクションを保留しておく必要がな
くなる。

以上のことは、他プロセッサ８４から自プロセッサ８３
へ制御トランザクションＢの内容を送信して制御を戻す
場合も全く同様である。

〔発明の効果〕

本発明によれば、第１プロセスから同一プロセッサ内の
第２プロセスを起動する場合、第２プロセスの起動時に
は新たな制御トランザクションを捕捉する必要がなくな
る。

更に、第１プロセスの中断中に再開専用の制御トランザ
クションを保留させる必要がない。

また、第１プロセスと第２プロセスの間の処理結果等の
引き渡し情報も、制御トランザクションを介して行われ
るため、専用のバッファが必要なくなり、バッファの乗
換処理も必要な（なる。

以上のことから、同一プロセッサ内での第１プロセスか
ら第２プロセスの起動、及び第２プロセスから第１プロ
セスの再開を通じて必要な制御トランザクションは、結
局、１つでよいことになり、送受信バッファも必要ない
。従って、保留すべき制御トランザクションが必要なく
なることにより、プロセス同期制御に必要な制御トラン
ザクションの数を従来に比較して釣部に減らすことがで
き、多重制御すべきプロセス数の増大に十分に対応でき
る。

次に、マルチプロセッサ構成時に、自プロセッサ内の第
１プロセスから他プロセッサ内の第２プロセスを起動す
る場合も制御トランザクションに対する処理は基本的に
は、同一プロセッサの場合の制御と同じでよい。この場
合、各プロセッサにおいて、制御トランザクションと送
信バッファ又は受信バッファを、特には図示しないメモ
リ上で同じ領域に設定しておくことにより、制御トラン
ザクションの内容を自プロセッサから他プロセッサに送
信する場合に、専用の送信バッファへの乗換処理は全く
必要なくなる。また、他プロセッサで上記送信内容を受
信した場合、受信バッファがそのまま他プロセッサ内の
制御トランザクションとなるため、新たな制御トランザ
クションを捕捉する等の特別な処理を必要とせず、同一
プロセッサの場合の制御と全く同様の制御でよい。これ
により、プロセッサの負担を軽減させることが可能とな
り、全体として高い信号処理能力を維持できることにな
る。

更に、自プロセッサにおいて制御トランザクションの内
容を送信した後は、制御トランザクションを速やかに解
放することにより、自プロセッサ側で余分な制御トラン
ザクションを保留しておく必要がなくなる。

以上の効果は、他プロセッサから自プロセッサへ制御ト
ランザクションの内容を送信して制御を戻す場合も全く
同様である。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は、本発明のブロック図、第２図
は、シングルプロセッサでの本発明の実施例の構成図、 第３図は、シングルプロセッサでの本発明の実施例の動
作説明図、 第４図は、マルチプロセッサでの本発明の実施例の構成
図、 第５図は、マルチプロセッサでの本発明の実施例の動作
説明図、 第６図は、シングルプロセッサでの従来例の構成図、 第７図は、シングルプロセッサでの従来例の動作説明図
、 第８図は、マルチプロセッサでの従来例の構成図、 第９図（ａ）、（ｂ）は、マルチプロセッサでの従来例
の動作説明図である。 ５１．６０．６３・　・　・制御トランザクション、５
２・・・第２プロセス起動情報、 ５３・・・第１プロセス中断再開情報、５４・・・第１
の制御手段、 ５５・・・第２の制御手段、 ５６・・・第３の制御手段、 ５７・・・自プロセッサ、 ５８・・・他プロセッサ、 第４の制御手段、 第５の制御手段、 第６の制御手段、 第７の制御手段、 第１の引き渡し情報、 第８の制御手段、 第９の制御手段、 第２の引き渡し情報、 第１０の制御手段、 第１１の制御手段。

Claims (1)

1. 【特許請求の範囲】 １）シングルプロセッサ又はマルチプロセッサ構成のコ
   ンピュータシステムにより複数のプロセスの実行制御を
   相互に同期させて行うプロセス同期制御方式において、 第１プロセス（４９）による第２プロセス（５０）の起
   動時に該両プロセスが同一プロセッサ内で実行される場
   合、該プロセッサ内に、 前記第１プロセス（４９）を起動した制御トランザクシ
   ョン（５１）に第２プロセス起動情報（５３）と第１プ
   ロセス中断再開情報（５２）を書き込んだ後、前記第１
   プロセス（４９）の実行を中断する第１の制御手段（５
   ４）と、 該中断動作後前記制御トランザクション（５１）に記憶
   されている前記第２プロセス起動情報（５２）に基づい
   て前記第２プロセス（５０）を起動する第２の制御手段
   （５５）と、 該第２プロセス（５０）の実行終了後前記制御トランザ
   クション（５１）に記憶されている前記第１プロセス中
   断再開情報（５３）に基づいて前記第１プロセス（４９
   ）の実行を再開する第３の制御手段（５６）とを有する
   ことを特徴とするプロセス同期制御方式。 ２）前記プロセス同期制御方式において、 前記第１プロセス（４９）及び第２プロセス（５０）が
   各々自プロセッサ（５９）及び他プロセッサ（６０）で
   実行される場合、前記第１及び第３の制御手段（５４，
   ５６）は前記自プロセッサ（５７）内に設けられ、前記
   第２の制御手段（５５）は前記他プロセッサ（５８）内
   に設けられ、 各プロセッサでの制御用トランザクションのメモリ領域
   を他のプロセッサに対する送受信バッファ領域と共通に
   し、 前記自プロセッサ（５７）内に、前記第１の制御手段（
   ５４）による前記第１プロセス（４９）の中断動作後に
   前記制御トランザクション（５１）をそのまま送信バッ
   ファとしてその内容を前記他プロセッサ（５８）へ送信
   し、その後該制御トランザクション（５１）を解放する
   第４の制御手段（５９）を有し、 前記他プロセッサ（５８）内に、該送信内容を受信した
   受信バッファをそのまま制御トランザクション（６０）
   として前記第２の制御手段（５５）を動作させる第５の
   制御手段（６１）と、前記第２プロセス（５０）の実行
   終了後前記制御トランザクション（６０）をそのまま送
   信バッファとしてその内容を前記自プロセッサ（５７）
   へ送信し、その後該制御トランザクション（６０）を解
   放する第６の制御手段（６２）とを有し、前記自プロセ
   ッサ（５７）内に、該送信内容を受信し受信バッファを
   そのまま制御トランザクション（６３）として前記第３
   の制御手段（５６）を動作させる第７の制御手段（６４
   ）を有することを特徴とする請求の範囲１記載のプロセ
   ス同期制御方式。 ３）前記第１プロセス（４９）を実行するプロセッサ内
   に、該第１プロセス（４９）の実行時に、前記制御トラ
   ンザクション（５１）に必要に応じて前記第１プロセス
   （４９）から前記第２プロセス（５０）への第１の引き
   渡し情報（６５）を書き込む第８の制御手段（６６）を
   有し、 前記第２プロセス（５０）を実行するプロセッサ内に、
   前記第２プロセス（５０）の起動後に前記制御トランザ
   クション（５１，６０）に必要に応じて記憶されている
   前記第１の引き渡し情報（６５）に基づいて前記第２プ
   ロセス（５０）を実行する第９の制御手段（６７）と、
   該第２プロセス（５０）の実行時に前記制御トランザク
   ション（５１，６０）に必要に応じて前記第２プロセス
   （５０）から前記第１プロセス（４９）への第２の引き
   渡し情報（６８）を書き込む第１０の制御手段（６９）
   とを有し、 前記第１プロセス（４９）を実行するプロセッサ内に、
   前記第１プロセス（４９）の再開後に、前記制御トラン
   ザクション（５１，６３）に必要に応じて記憶されてい
   る前記第２の引き渡し情報（６８）に基づいて前記第１
   プロセス（４９）を実行する第１１の制御手段（７０）
   を有することを特徴とする請求項１又は２記載のプロセ
   ス同期制御方式。