JPH02138348U - - Google Patents
Info
- Publication number
- JPH02138348U JPH02138348U JP4548089U JP4548089U JPH02138348U JP H02138348 U JPH02138348 U JP H02138348U JP 4548089 U JP4548089 U JP 4548089U JP 4548089 U JP4548089 U JP 4548089U JP H02138348 U JPH02138348 U JP H02138348U
- Authority
- JP
- Japan
- Prior art keywords
- data
- parity
- accessed
- control means
- error check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
図面は本考案の実施例を示し、第1図は本考案
を施した第1の実施例のVMEバス用RAMボー
ドにおけるパリテイ制御のブロツク図、第2図は
第1図におけるパリテイ制御のメモリリード時の
動作を示すフローチヤート、第3図は本考案を施
した第2の実施例のパリテイ制御の構成を示すブ
ロツク図、第4図は従来の技術におけるパリテイ
制御の構成を示すブロツク図、第5図は第4図の
パリテイ制御におけるデータのアクセス幅の違い
による動作の概略図である。 1〜4:パリテイビツト生成部(74X280
)、5〜8:パリテイ用RAM、9,10,11
,12,13,14:AND部、15:バス出力
制御部(フリツプフロツプ)、16〜19:パリ
テイビツト生成部(74F280)、20〜23
:パリテイ用RAM(TC511000)。
を施した第1の実施例のVMEバス用RAMボー
ドにおけるパリテイ制御のブロツク図、第2図は
第1図におけるパリテイ制御のメモリリード時の
動作を示すフローチヤート、第3図は本考案を施
した第2の実施例のパリテイ制御の構成を示すブ
ロツク図、第4図は従来の技術におけるパリテイ
制御の構成を示すブロツク図、第5図は第4図の
パリテイ制御におけるデータのアクセス幅の違い
による動作の概略図である。 1〜4:パリテイビツト生成部(74X280
)、5〜8:パリテイ用RAM、9,10,11
,12,13,14:AND部、15:バス出力
制御部(フリツプフロツプ)、16〜19:パリ
テイビツト生成部(74F280)、20〜23
:パリテイ用RAM(TC511000)。
Claims (1)
- RAMのデータのエラーチエツク用のパリテイ
ビツトを生成するパリテイ制御手段を有するメモ
リデータエラーチエツク制御装置において、上記
パリテイ制御手段の複数個に接続されたAND回
路手段を設け、上記システムが一度にアクセス出
来るデータ幅以上のデータを、上記システムの一
回のアクセス時に、一括してアクセスし、上記パ
リテイ制御手段によるデータのエラーチエツクを
行うことを特徴とするメモリデータエラーチエツ
ク制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4548089U JPH02138348U (ja) | 1989-04-18 | 1989-04-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4548089U JPH02138348U (ja) | 1989-04-18 | 1989-04-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02138348U true JPH02138348U (ja) | 1990-11-19 |
Family
ID=31559693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4548089U Pending JPH02138348U (ja) | 1989-04-18 | 1989-04-18 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02138348U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153600A (en) * | 1980-03-31 | 1981-11-27 | Western Electric Co | Error detecting circuit |
-
1989
- 1989-04-18 JP JP4548089U patent/JPH02138348U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56153600A (en) * | 1980-03-31 | 1981-11-27 | Western Electric Co | Error detecting circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034649U (ja) | メモリ・アクセス・システム | |
JPH02138348U (ja) | ||
JPH0374054U (ja) | ||
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPH02123632U (ja) | ||
JPS61168761U (ja) | ||
JPH0466645U (ja) | ||
JPH0371500U (ja) | ||
JPS6076461U (ja) | グラフ情報出力装置 | |
JPH0255330U (ja) | ||
JPH0458764U (ja) | ||
JPS6062101U (ja) | シ−ケンス制御回路 | |
JPH01100237U (ja) | ||
JPH02149445U (ja) | ||
JPS58148798U (ja) | メモリ素子 | |
JPS59107800U (ja) | コンピユ−タシステムの機能チエツク装置 | |
JPS60116543U (ja) | 読出専用記憶装置 | |
JPS6232453U (ja) | ||
JPS59112400U (ja) | メモリ装置 | |
JPH0185999U (ja) | ||
JPH03107752U (ja) | ||
JPS6257837U (ja) | ||
JPS6374800U (ja) | ||
JPS59138928U (ja) | プロセス出力回路 | |
JPS60164258U (ja) | デ−タ転送制御装置 |