JPH0213802B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はチツプ形のサーミスタ、サーミスタ要
素を分割可能な状態で多数個有するサーミスタ集
合体及びその製造方法に関する。

高性能化、省エネルギー化のため温度検出素子
としてサーミスタが広く利用されるようになり、
特性の安定した、熱応答性の優れた小形のサーミ
スタとしてチツプ形サーミスタが注目をあびてい
る。

チツプ形サーミスタは、小形であり、平面の導
電パタンにボンデングが可能で高密度実装化の要
請に合うこと、基板に直接実装するため、基板の
温度を正確に感知できること、さらに外形が統一
されていてプリント基板等に実装する際、自動装
着、組立が可能である等々の優れた特長があり、
最近、超薄型ラジオ、テープレコーダ、テレビ等
のハイブリツドIC回路等、電気機器の高度化、
高密度実装化に伴い、使用量が増大する一方であ
る。

第１図Ａ，Ｂは、チツプ形サーミスタの一例を
示し、Ni、Co、Mn、Fe、Cu、系の複合酸化物、
あるいは酸化亜鉛を主成分とする厚さ50〜1000μ
ｍ程度の半導体磁器基板１の両面に電極２，３を
形成し、該電極２，３の一端に、半導体磁器基板
１の両端部に形成した端部電極４，５をそれぞれ
導通接続させると共に、電極２，３の表面にガラ
ス層または合成樹脂より成る保護層６をコートし
て露出する電極２，３の絶縁性、半田付けフラツ
クス洗浄用薬品に対する耐薬品性を確保してあ
る。

なおこの例では、電極２をトリミング電極と
し、該電極２の一部をサンドプラスト、ダイヤモ
ンドカツタまたはレーザ光線などを使用して削除
することにより抵抗値調整を行なうタイプのもの
を示しているが、チツプ形サーミスタとしては、
このようなタイプのほか、トリミングしない単板
形もしくは積層形のもの、または電極２，３の一
方をサーミスタ磁器１の内部に埋設して内部電極
としたものも存在する。

しかしながら、従来のチツプ形サーミスタは、
半導体磁器基板１を略矩形平板状とし、その両端
部に端部電極４，５を付与する構造となつていた
ため、端部電極４，５の幅方向の両端が半導体磁
器基板１の幅方向の両端より突出する構造とな
る。このため、当該サーミスタを自動装着機の筒
形マガジン内に順次積重ねて収納しようとした場
合、端部電極４，５の幅方向の両突出部で引掛り
を生じ、円滑に装填できなくなり、自動装着機に
対応できないという問題点があつた。

また、端部電極４，５の幅方向の両端が半導体
磁器基板１の幅方向の両端から外部に突出してい
るため、多数個のサーミスタを並べた場合、サー
ミスタ相互が端部電極４，５の幅方向の両端で互
いに接触して電気的に導通してしまう。このた
め、特性測定作業、及び、特性測定後に特性を合
わせるために行なう電極トリミング作業を、サー
ミスタ毎に行なわなければならず、作業に長時間
を要するという問題点があつた。多数のサーミス
タをまとめて、特性測定作業及び電極トリミング
作業を行なう場合には、各サーミスタ間に絶縁物
を介在させる必要があり、特性測定作業及び電極
トリミング作業が面倒である。

また、複数のサーミスタを回路基板上に並べて
実装する場合にも、サーミスタ間に絶縁バリアを
形成する必要があり、実装密度を低下させてしま
うという問題点があつた。

更に、これらのチツプ形サーミスタは、小形大
容量化、高密度実装化の要請から発展したチツプ
形磁器コンデンサと同一寸法にして自動押入機を
共用にするため、その仕上り寸法がたとえば3.2
×1.6×0.6ｍ／ｍ程度と非常に小さいものが要求
され、取り扱い難いこと、さらに3.2×1.6ｍ／ｍ
程度の微小領域内に蛇行する露出電極や内部電極
を形成する必要があること等々の理由から、製造
工程の始めから終りまで磁器サーミスタ単体とし
て製造することは、非常に困難である。

そこで本発明は、自動装着機の筒形マガジン内
に引掛りを生じることなく円滑に装填でき、しか
も互いに接触するように並べても、電気的に互い
に別回路を構成でき、従つて、特性測定作業及び
電極トリミング作業が容易で、高密度実装化が可
能なサーミスタを簡単に取出し得る取扱いの容易
なサーミスタ集合体及びこのサーミスタ集合体を
能率良く製造し得る製造方法を提供することを目
的とする。

上記目的を達成するため、本発明に係るサーミ
スタ集合体は、負の抵抗温度特性を有する平板状
の半導体磁器基板の長さ方向に複数のサーミスタ
要素を配列してなり、各サーミスタ要素は、前記
半導体磁器基板の少なくとも一面側に間隔をおい
て形成された凹溝による分割溝によつて区画する
と共に、前記半導体磁器基板の板厚方向の両面に
おいて、前記分割溝より内側の領域に形成された
一対の電極及びこれらの一対の電極の相反する一
端部を導通接続すべく前記半導体磁器基板の幅方
向の両端部に形成された一対の端部電極を有して
なり、隣接するサーミスタ要素は、前記分割溝の
上で前記半導体磁器基板の幅方向の両端縁に形成
された欠落部によつて前記端部電極相互を互いに
隔てたことを特徴とする。

次に、上記サーミスタ集合体を得るための、本
発明に係る製造方法は、帯状に形成された負の抵
抗温度特性を有する半導体磁器シートの幅方向の
両端部に、その長さ方向に沿つて、一定間隔を隔
てて孔を穿設する工程と、該工程後に前記孔を基
準にして前記半導体磁器シートの面上に分割溝を
格子状に形成する工程と、前記横の分割溝および
縦の分割溝の交叉部分にスルーホールを設ける工
程と、前記半導体磁器シートの厚み方向の両面に
おける前記分割溝によつて囲まれた領域に対応す
る部分に、前記横の分割溝方向の両端縁が前記横
の分割溝よりは内側に、かつ、前記縦の分割溝方
向において相反する一端部が異なる縦の分割溝上
に位置するように電極を印刷する工程と、焼成後
に前記縦の分割溝または横の分割溝に沿つて分割
する工程とよりなることを特徴とする。

以下実施例たる添付図面を参照し、本発明の内
容を具体的に詳説する。

第２図は本発明に係るサーミスタ集合体より得
られるサーミスタの平面図、第３図は第２図Ｘ−
Ｘ線上における断面図であつて、負の抵抗温度特
性を有する平板状の半導体磁器基板１の長さ方向
の両端の４隅部に、半導体磁器基板１を長さ方向
に向つて狭幅にする欠落部イ〜ニを設け、欠落部
イ−ロ、ハ−ニによつて狭幅とされた部分に、端
部電極４，５をそれぞれ形成すると共に、半導体
磁器基板１の板厚方向の両面に、幅方向の両端縁
が半導体磁器基板１の幅方向の両端縁１０１，１
０２より内側に位置するように、電極２，３をそ
れぞれ設け、これらの電極２，３の相反する一端
部を端部電極４，５に各別に導通接続させてあ
る。６はガラス層または合成樹脂より成る保護層
である。

上述のように、半導体磁器基板１の長さ方向の
両端の４隅部に、半導体磁器基板１を長さ方向に
向つて狭幅にする欠落部イ〜ニを設け、欠落部イ
〜ニによつて狭幅とされた部分に端部電極４，５
をそれぞれ形成すると、端部電極４，５の幅方向
の両端部４１，４２，５１，５２が、必ず、半導
体磁器基板１の幅方向の両端縁１０１，１０２よ
り内側に位置するようになる。このため、自動装
着機の筒形マガジン内に、引掛りを生じることな
く円滑に装填できるようになる。

また、複数個のサーミスタを、半導体磁器基板
１の両端縁１０１，１０２が互いに接触するよう
に幅方向に並べても、端部電極４−４，５−５及
び両面に形成された電極２−２，３−３が、サー
ミスタ相互間で電気的に互いに別回路となるの
で、サーミスタを幅方向に並べた状態で特性測定
作業及び電極トリミング作業を行なうことが可能
になり、特性測定作業及び電極トリミング作業が
容易になる。

更に、回路基板に実装する場合、複数個のサー
ミスタを幅方向に接触する状態で実装できるの
で、高密度実装化が可能である。回路基板上の他
の電子回路部品との間でも、電気絶縁を確保する
上に有利である。

第４図は本発明に係るサーミスタ集合体の平面
図、第５図は第４図Ｙ−Ｙ線上における断面図
で、一枚の半導体磁器基板１の長さ方向に複数の
サーミスタ要素を配列した構造となつている。各
サーミスタ要素は、半導体磁器基板１に間隔をお
いて形成された凹溝による分割溝S₂によつて区画
すると共に、半導体磁器基板１の板厚方向の両面
において、分割溝S₂より内側の領域に形成された
一対の電極２，３及びこれらの一対の電極２，３
の相反する一端部を導通接続すべく半導体磁器基
板１の幅方向の両端部に形成された一対の端部電
極４，５を有してなり、隣接するサーミスタ要素
は、分割溝S₂の上で半導体磁器基板１の幅方向の
両端縁に形成された欠落部ホ，ヘによつて端部電
極４−４、５−５相互を互いに隔てた構成となつ
ている。

上述のように、本発明に係るサーミスタ集合体
は、半導体磁器基板１の長さ方向に複数のサーミ
スタ要素を配列し、各サーミスタ要素を、半導体
磁器基板１に間隔をおいて形成された凹溝による
分割溝S₂によつて区画した構造となつているの
で、分割溝S₂に沿つて割出すことにより、本発明
に係るサーミスタ単位を簡単に得ることができ
る。また、どの位置の分割溝S₂で分割するかによ
つて、任意数のサーミスタ要素を保持するサーミ
スタ集合体を得ることが可能である。このため、
回路基板等に実装する場合、要求されるサーミス
タ数に自由に対応できる。

しかも、隣接するサーミスタ要素は、分割溝S₂
の上で半導体磁器基板１の幅方向の両端縁に形成
された欠落部ホ，ヘを有するので、各サーミスタ
要素は互いに干渉し合うことなく、分割溝S₂に沿
つて、正確に分割できる。

更に、隣接するサーミスタ要素が、分割溝S₂の
上で半導体磁器基板１の幅方向の両端縁に形成さ
れた欠落部ホ，ヘによつて端部電極４−４，５−
５相互を互いに隔てた構成となつているので、各
サーミスタ要素は半導体磁器基板１を共用してい
ても、電極２−２，３−３相互は互いに電気的に
独立している。従つて、第４図及び第５図に示し
たサーミスタ集合体の状態で、特性測定作業及び
電極トリミング作業を行なうことが可能になり、
特性測定作業及び電極トリミング作業が容易にな
る。また、回路基板に実装する場合等には、第４
図及び第５図に示したサーミスタ集合体の状態、
もしくは、複数個のサーミスタ要素を有する何組
かに分割した状態で実装できるので、高密度実装
が可能になる。

第６図a₁〜a₆は本発明に係るサーミスタ集合体
の製造方法の工程を説明する図、第６図b₁〜b₆は
第６図a₁〜a₆における切断線Ａ−Ａ、Ｂ−Ｂ、Ｃ
−Ｃ、Ｄ−ＤおよびＥ−Ｅ上の断面図をそれぞれ
示している。

まず第６図a₁，b₁に示すように、半導体磁器材
料により、帯状の半導体磁器シート７を形成す
る。該半導体磁器シート７の作成にあたつては、
所定の磁器粉と、適当なバインダと、適量の溶媒
とより成る半導体磁器ペーストを使用し、これを
ドクタブレード法または印刷法等によりシート化
することによつて得られる。シート７の厚みｔは
１mm前後である。

次に第６図a₂，b₂に示すように、半導体磁器シ
ート７の幅W₁方向の両端部に、その長さ方向に
添つて、一定間隔d₁を隔てて孔８を穿設する。半
導体磁器シート７は焼成前であり、前記孔８は周
知のパンチング装置により容易に形成することが
できる。

次に第６図a₃，b₃に示すように、半導体磁器シ
ート７の表面上に、縦の分割溝S₁と横の分割溝S₂
とより成る線状の分割溝を格子状に設ける。該分
割溝S₁，S₂は孔８を基準にして位置決めされ、か
つ形成される。すなわち、たとえば分割溝S₁，S₂
を押型によつて形成する場合、半導体磁器シート
７に、孔８のピツチ間隔d₁に合致するピツチ間隔
を有するスプロケツト等によつて送りをかけ、ス
プロケツトの回転量に同期して押型を駆動するこ
とにより、前記分割溝S₁，S₂を、孔８を基準にし
た所定位置に設けるわけである。

上述の縦の分割溝S₁、横の分割溝S₂のピツチ間
隔g₁，g₂は、目的とするチツプ形サーミスタの外
形寸法に合わせて定められる。また図面では、縦
の分割溝S₁、横の分割溝S₂のいずれも、半導体磁
器シート７の厚みの途中の深さまでで止めてある
が、縦の分割溝S₁、横の分割溝S₂のいずれか一方
に限り、半導体磁器シート７を貫通して設けるこ
ともできる。

上述のようにして分割溝S₁，S₂を形成した後、
第６図a₄，b₄に示すように、縦の分割溝S₁と横の
分割溝S₂の交叉部分にスルーホール９を設ける。
該スルーホール９も、押型などを使用して形成さ
れるが分割溝S₁，S₂及びその交叉部分の位置は、
孔８より簡単に割り出すことができるから、前記
スルーホール９も孔８を基準にして容易に位置決
めすることができる。なお実施例ではスルーホー
ル９は楕円形としてあるが、円孔や角孔であつて
もよい。

次に第６図a₅，b₅に示すように、半導体磁器シ
ート７の分割溝S₁，S₂の形成部分を矩形状に打抜
き、サーミスタ集合体要素１０を形成する。この
場合の打抜き位置も前記孔８の位置から、正確に
割り出すことができる。なお、この打抜き工程と
前述のスルーホール９の形成工程は、同一工程内
で同時に行なうことができる。

次に第６図a₆，b₆に示すように、サーミスタ集
合体要素１０の表面の、縦の分割溝S₁および横の
分割溝S₂によつて囲まれた領域e₁内および該領域
e₁に対応する裏面側の領域e₂内に電極となる電極
パタンf₁，f₂を印刷する。

電極パタンf₁，f₂は、前記領域e₁，e₂より小面
積となり、かつ一端縁が互いに異なる縦の分割溝
S₁上に位置するように印刷形成される。この場
合、スルーホール９を設けてあるから、裏面側の
電極パタンf₂の印刷位置をスルーホール９を基準
にして定めることができ、電極パタンf₂を容易に
所定位置に印刷形成することができる。なお電極
パタンf₁，f₂は、1100〜1400℃程度の焼成温度に
耐え得る高融点の貴金属材料、たとえば白金、パ
ラジウムまたは銀−パラジウム合金などのペース
トを印刷塗布することによつて形成される。また
この実施例では、電極パタンf₁，f₂は平面矩形状
に形成してあるが、電極パタンf₁，f₂の少なくと
も一方は、第１図Ａ，Ｂの電極２のようなトリミ
ング用として形成することも可能である。

上述の電極パタンf₁，f₂の印刷形成により、サ
ーミスタ集合体としての形態を整えることとなる
が、次にこれを通常の焼成工程を通すことによ
り、半導体磁器シート７を焼結させると同時に、
電極パタンf₁，f₂を焼付固定する。

以上の工程を通すことにより、サーミスタ集合
体は完成するが、これからチツプ形サーミスタを
取り出す場合、電極パタンf₁，f₂のいずれか一方
をトリミング電極とした場合と、トリミングしな
い場合とで、その工程に若干の差異を生じる。

まず電極パタンf₁，f₂のいずれか一方をトリミ
ング電極した場合には、第７図a₁に示すように、
サーミスタ集合体を縦の分割溝S₁に沿つて折るこ
とにより、各列毎のサーミスタ集合体１３として
取り出す。縦の分割溝S₁のある部分は他の部分よ
り弱く、かつ半導体磁器シート７の全体が焼結し
て硬質のものとなつているから、当該半導体磁器
シート７は縦の分割溝S₁に沿つて簡単に折ること
ができる。この場合、縦の分割溝S₁と横の分割溝
S₂との交叉部分にスルーホール９を設けてあるか
ら、隣接する各列間のサーミスタ集合体１３を、
スムーズに分離することができる。

次に第７図a₂に示すように、各列毎のサーミス
タ集合体１３の両端に、銀ペーストの筆塗り等に
より、端部電極となる導電層１４，１５を塗布
し、かつ焼付する。サーミスタ集合体１３のサー
ミスタ要素の各個間には、スルーホール９の一部
たる弧状の欠落部ホ，ヘが存在し、この欠落部
ホ，ヘによつてサーミスタ要素の端部が互いに隔
てられているから、導電層１４，１５は各サーミ
スタ要素毎に、独立して形成されることとなる。

次に第７図a₃に示すように、電極パタンf₁（ま
たはf₂）を、必要量だけトリミングする。サーミ
スタ集合体１３として一体化されていても、各サ
ーミスタ要素は、欠落部ホ，ヘによつて互いに独
立しているから、前述のトリミング処理が可能で
ある。

次に第７図a₄に示すように、電極パタンf₁，f₂
の表面にガラスペーストを印刷し、かつ焼付けて
保護層１７を形成する。これにより、第４図及び
第５図に示したようなサーミスタ集合体１３の完
成品が得られる。

上述の製造工程により得られたサーミスタ集合
体１３から、サーミスタ単体を取り出すには、第
７図a₅に示すように、サーミスタ集合体１３を、
横の分割溝S₂に沿つて分割する。この場合も、欠
落部ホ，ヘの存在により、各サーミスタ要素は互
いに干渉し合うことなく、横の分割溝S₂にそつて
正確に分割される。

横の分割溝S₂に沿つた分割操作により、チツプ
形サーミスタが得られるが、端部電極となる導電
層１４，１５の半田付け性、耐酸化性を向上させ
るため、導電層１４，１５に電気メツキを施すこ
とが望ましい。

一方、トリミングを要しない場合は、第６図a₆
の工程終了後、第８図a₁に示すように、電極パタ
ンf₁，f₂の表面にガラスペーストを印刷、焼付す
ることにより保護層１８を形成し、次に第８図a₂
に示すように縦の分割溝S₁に沿つて分割し、第８
図a₃に示すように端部電極となる導電層１４，１
５を塗布、焼付した後、第７図a₅以下の工程を通
すこととなる。

ただし第６図a₆以下の工程は、実施例に示すも
のに限定されるものではなく、得ようとするチツ
プ形サーミスタの種類等に応じて変化するもので
ある。例えば、第６図a₆の工程後、磁器シートを
焼結させ、その後に電極となる電極パタンf₁，f₂
を印刷し、焼付てもよい。

以上述べたように、本発明に係るサーミスタ集
合体によれば、次のような効果が得られる。

(a) 半導体磁器基板の長さ方向に複数のサーミス
タ要素を配列し、各サーミスタ要素を、半導体
磁器基板に間隔をおいて形成された凹溝による
分割溝によつて区画してあるので、分割溝に沿
つて割出すことにより、サーミスタ単体を簡単
に得ることができる。

(b) どの位置の分割溝で分割するかによつて、任
意数のサーミスタ要素を保持するサーミスタ集
合体を得ることが可能であり、回路基板等に実
装する場合、要求されるサーミスタ数に自由に
対応できる融通性の高いサーミスタ集合体を提
供できる。

(c) 隣接するサーミスタ要素は、分割溝の上で半
導体磁器基板の幅方向の両端縁に形成された欠
落部を有するので、各サーミスタ要素は互いに
干渉し合うことなく、分割溝にそつて正確に分
割できる。

(d) 隣接するサーミスタ要素が、分割溝の上で半
導体磁器基板の幅方向の両端縁に形成された欠
落部によつて端部電極相互を互いに隔てた構成
となつているので、各サーミスタ要素は半導体
磁器基板を共用していても、電極相互は互いに
電気的に独立している。従つて、サーミスタ集
合体の状態で、特性測定作業及び電極トリミン
グ作業を行なうことが可能になり、特性測定作
業及び電極トリミング作業が容易になる。

(e) 回路基板に実装する場合等には、サーミスタ
集合体の状態、もしくは、複数個のサーミスタ
要素を有する何組かの集合体に分割した状態で
実装できるので、高密度実装が可能になる。

また、本発明に係る製造方法によれば、次の
ような効果が得られる。

(f) 分割溝スルーホールおよび電極パタンを、孔
を基準にして容易かつ正確に位置決めし、サー
ミスタ集合体を高歩留まりで製造できる。

(g) 最終工程において、分割溝に沿つて縦、横に
分割するだけの簡単な操作で、本発明に係るサ
ーミスタ集合体を得ることができる。

(h) スルーホールが存在することで、縦の分割溝
と横の分割溝との間に形成される各サーミスタ
要素相互間の干渉がなくなり、サーミスタ集合
体を分割溝に沿つて正確に割り出すことができ
る。

【図面の簡単な説明】

第１図Ａ，Ｂはチツプ形サーミスタの一例にお
ける平面図および断面図、第２図は本発明に係る
サーミスタ集合体より得られるサーミスタの平面
図、第３図は第２図Ｘ−Ｘ線上における断面図、
第４図は本発明に係るサーミスタ集合体の平面
図、第５図は第４図Ｙ−Ｙ線上における断面図、
第６図a₁〜a₆、b₁〜b₆は本発明に係るサーミスタ
集合体の製造方法の工程を説明する図、第７図a₁
〜a₅は本発明によつて得られたサーミスタ集合体
からチツプ形サーミスタを取り出す場合の工程を
説明する図、第８図a₁〜a₃は同じく他の実施例に
おける工程を説明する図である。 １…半導体磁器基板、２，３…電極、４，５…
端部電極、イ〜ヘ…欠落部、７…半導体磁器シー
ト、８…孔、９…スルーホール、S₁，S₂…分割
溝、f₁，f₂…電極パタン。

Claims (1)

1. 【特許請求の範囲】 １ 負の抵抗温度特性を有する平板状の半導体磁
   器基板の長さ方向に複数のサーミスタ要素を配列
   してなり、各サーミスタ要素は、前記半導体磁器
   基板の少なくとも一面側に間隔をおいて形成され
   た凹溝による分割溝によつて区画すると共に、前
   記半導体磁器基板の板厚方向の両面において、前
   記分割溝より内側の領域に形成された一対の電極
   及びこれらの一対の電極の相反する一端部を導通
   接続すべく前記半導体磁器基板の幅方向の両端部
   に形成された一対の端部電極を有してなり、隣接
   するサーミスタ要素は、前記分割溝の上で前記半
   導体磁器基板の幅方向の両端縁に形成された欠落
   部によつて前記端部電極相互を互いに隔てたこと
   を特徴とするサーミスタ集合体。 ２ 帯状に形成された負の抵抗温度特性を有する
   半導体磁器シートの幅方向の両端部に、その長さ
   方向に沿つて、一定間隔を隔てて孔を穿設する工
   程と、該工程後に前記孔を基準にして前記半導体
   磁器シートの面上に分割溝を格子状に形成する工
   程と、前記横の分割溝および縦の分割溝の交叉部
   分にスルーホールを設ける工程と、前記半導体磁
   器シートの厚み方向の両面における前記分割溝に
   よつて囲まれた領域に対応する部分に、前記横の
   分割溝方向の両端縁が前記横の分割溝よりは内側
   に、かつ、前記縦の分割溝方向において相反する
   一端部が異なる縦の分割溝上に位置するように電
   極を印刷する工程と、焼成後に前記縦の分割溝ま
   たは横の分割溝に沿つて分割する工程とよりなる
   ことを特徴とするサーミスタ集合体の製造方法。