JPH021366B2 - - Google Patents

Info

Publication number
JPH021366B2
JPH021366B2 JP56182653A JP18265381A JPH021366B2 JP H021366 B2 JPH021366 B2 JP H021366B2 JP 56182653 A JP56182653 A JP 56182653A JP 18265381 A JP18265381 A JP 18265381A JP H021366 B2 JPH021366 B2 JP H021366B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
thin film
film
substrate
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56182653A
Other languages
Japanese (ja)
Other versions
JPS5884465A (en
Inventor
Toshuki Komatsu
Yutaka Hirai
Katsumi Nakagawa
Yoshuki Osada
Tomoji Komata
Takashi Nakagiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP56182653A priority Critical patent/JPS5884465A/en
Priority to DE19823241959 priority patent/DE3241959A1/en
Publication of JPS5884465A publication Critical patent/JPS5884465A/en
Priority to US07/188,677 priority patent/US4905072A/en
Publication of JPH021366B2 publication Critical patent/JPH021366B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は電界効果薄膜トランジスタ等の半導体
素子に関し、更に詳細には多結晶シリコン薄膜半
導体層でその主要部を構成した半導体素子に関す
るものである。 最近、画像読取用としての、長尺化一次元フオ
トセンサや大面積化二次元フオトセンサ等の画像
読取装置の走査回路部、或いは液晶(LCと略記
する)や、エレクトロクローミー材料(ECと略
記する)或いはエレクトロルミネツセンス材料
(ELと略記する)を利用した画像表示デバイスの
駆動回路部を、これ等の大面積化に伴つて所定の
基板上に形成したシリコン薄膜を素材として形成
することが提案されている。 嵌かるシリコン薄膜は、より高速化、より高機
能化された大型の画像読取装置や画像表示装置の
実現から、非晶質であるよりも多結晶であること
が望まれている。その理由の1つとして上記の如
きの高速、高機能の読取装置の走査回路部や画像
表示装置の駆動回路部を形成する為の素材となる
シリコン薄膜の性能を表わす値として例えば
TFTの実効キヤリア移動度(effective carrier
mobility)μeffとしては、大きいことが要求され
るが、通常の放電分解法で得られる非晶質シリコ
ン薄膜に於いては精々0.1cm2/V・sec程度であつ
て、単結晶シリコンで作成したMOS型トランジ
スタに較べて遥かに劣り、所望の要求を満たすも
のでないことが挙げられる。この移動度μeffの小
ささは、1つには非晶質シリコン薄膜個有の特性
であるHall移動度が小さいことから、非晶質シ
リコン薄膜は薄膜作成上の容易さと生産コストの
安価を生かし切れないという不都合さを内在して
いる。又、非晶質シリコンは本質的に経時変化が
内在していて単結晶に比べて劣る。 これに対して、多結晶シリコン薄膜は、実際に
測定されたデータからも非晶質シリコン薄膜に較
べてHall移動度自体が大きく、薄膜トランスに
したときのその移動度μeffが遥かに大きく、理論
的には現在得られている値よも、更に大きな値の
移動度μeffを有するものが作成され得る可能性を
有している。又、経時変化に関しても安定である
ことが期待される。 多結晶シリコン薄膜を所定の基板上に大面積に
亘つて作成する方法としては、 CVD(Chemical vapour Deposition)法、
LPCVD(Low Pressure Chemica Vapour
Deposition法、MBE(Molecular Beam
Epitaxy)法、IP(Ion Plating)法、GD(Glow
Discharge)法等が知られている。 いずれの方法においても、基板温度は異なる
が、大面積の基板の上に多結晶シリコン薄膜が作
製できることが知られている。 しかしながら、従来、これらの方法によつて作
製された多結晶シリコン薄膜半導体層で主要部を
構成した半導体素子或いは半導体デバイスが所望
された特性及び信頼性を充分発揮できないのが現
状である。 本発明は上記の点に鑑み成されたものであり鋭
意検討の結果多結晶シリコン薄膜半導体層で主要
部を構成した半導体素子又は半導体デバイスの性
能及び特性の安定性は、(1)多結晶シリコンの薄膜
中に含まれる水素原子の量(2)膜のエツチングが速
度と相関があることを見出した点に基いている。
即ち、形成された半導体層中に水素原子がある量
範囲でふくまれること、特定のエツチング液に対
するエツチング速度が、ある値以下であること
が、素子特性、μeff及び特性の経時的な安定性を
向上させ、実用上極めて優れた使用特性を示し、
デバイスとして設計した際にも各素子の特性上の
バラツキを実質的に解消し得、実用性を飛躍的に
実めることを見出したものである。 本発明の目的とするところは、素子特性、μeff
が従来の多結晶シリコン薄膜半導体層で主要部を
構成した半導体素子に較べて飛躍的に向上してお
り、素子特性の経時的変化が実質的になく、極め
て優れた使用特性を示す半導体素子を提供するこ
とである。 本発明の半導体素子は3atomic%以下の水素原
子を含有し、且つ混合比が容量比で1:3:6の
弗酸(50vol%水溶液):硝酸(d=1.38、60vol
%水溶液):氷酢酸から成るエツチング液による
エツチング速度が20A゜/sec以下の特性を有する
多結晶シリコン薄膜半導体層でその主要部が構成
されている事を特徴とする。 又多結晶シリコン薄膜のX線回折パターン又は
電子線回折パターン(220)の回折強度が、全体
の回折強度に対して30%以上、或いは又、多結晶
シリコン薄膜の平均結晶粒径(平均グレインサイ
ズ)が、200A゜以上であるとされる事により、本
発明の目的がより一層効果的に達成される。 この様な、H含有量及び表面凹凸性を有する多
結晶シリコン薄膜を素材として作製される半導体
素子の一例としての電界効果薄膜トランジスタ
(FE−TFT)は、トランジスタ特性(実効キヤ
リアーモビリテイ、スレシユホールド電圧、
ON/OFFEl、gm等)が良好となり、連続動作
によるトランジスタ特性の経時変化もなく、かつ
素子の歩留り及び特性のバラツキの低下も著しく
向上させることが出来るためにLC、EL或いは
EC等を利用した表示或いは画像デバイス等の走
査回路や駆動回路を安定して提供することができ
る。 本発明においては、多結晶シリコン薄膜に含有
するるH量を0.01atomic%以上にすることによつ
て、種々のトランジスタ特性を向上させることが
出来る。多結晶シリコン薄膜に含有されるHは、
主に多結晶シリコンのグレインパウダリーに存在
し、Si−Hの形でSi原子と結合しているが、Si=
H2、Si≡H3の如き結合形態のものや遊離水素も
含んでいることが予想され、これ等不安定な状態
で含有されている水素に起因して、その特性の経
時的変化が生じているものと思われるが本発明者
らの多くの実験事実から3atomic%以下のH量に
おいては、トランジスタ特性の劣化等に経時変化
を起させることは、ほとんどなく、安定してその
特性を維持し得ることが観察されている。即ち、
例えば3atomic%を越えるH量では、上述したよ
うに連続的にトランジスタ動作を行つた場合、実
効キヤリアーモビリテイの減少が見られかつ出力
ドレイン電流が時間とともに減少し、スレツシユ
ホールド電圧が変化するという経時変化が観察さ
れた。本発明に於いてはH量は0.01〜3atomic%
とされるが、好適には0.5〜2atomic%、最適に
は、0.1〜1atomic%程度とするのが望ましい。 本発明に於いて規定する多結晶シリコン薄膜中
に含まれている水素量の測定は、0.1atomic%以
上は通常化学分析で用いられている水素分析計
(Perkin Elmer社製Model−240型元素分析計)
により行つた。いずれも試料は5mgを分析計ホル
ダー中に装填し水素重量を測定し、膜中に含まれ
る水素量をatomic%で算出した。 0.1atomic%以下の微小量分析は二次イオン質
量分析計−SIMS−(Cameca社製Model IMS−
3t)により行つた。この分析法に於いては通常の
方法を踏襲した。即ちチヤージアツプ防止のため
薄膜上に、200Å厚の金を蒸着し、一次イオンビ
ームのイオンエネルギーを8KVとし、サンプ
ル電流5×10-10A、スポツトサイズ50μm径とし
エツチング面積は250×250μmとして、Si+に対す
るH+イオンの検出強度比を求め水素含有量を
atomic%で算出した。 従来多結晶シリコン薄膜は700℃以下の低温で
形成された場合には、TFTとしてμeff、安定性
など所望の性能が達成されていなかつたが前記3
項目水素量、エツチングレートを満足する膜であ
れば高性能TFTが提供可能であることが判明し
た。 先の画像読取装置や表示装置の走査回路部や駆
動回路部及び表部を構成するTFT素子の半導体
層として多結晶シリコン薄膜を形成する基板材料
と、安価な材料であるガラス、セラミツクスが望
ましい。本発明に係る多結晶シリコン薄膜は、こ
の要求を満たし工業的に従来より切望されている
TFTを提供するものである。 本発明において、開示されるように、特に水素
化シリコン化合物のガスのグロー放電分解法、
H2雰囲気でのシリコンのスパツタリング法、イ
オンプレーテイング法、超高真空蒸着法において
は、基板表面温度が500℃以下(約350〜500℃の
範囲)で本発明の目的に合致しうる多結晶シリコ
ン薄膜の形成が可能である。この事実は、大面積
のデバイス用の大面積にわたる駆動回路や走査回
路の作製において、基板の均一加熱や安価な大面
積基板材料という点で有利であるだけでなく、透
過型の表示素子用の基板や基板側入射型の光電変
換受光素子の場合等画像デバイスの応用において
透光性のガラス基板が多く望まれており、この要
求に答えうるものとして重要である。 従つて、本発明によれば従来技術に較べて、低
温度領域をも実施することが出来る為に、従来法
で使用されている高融点ガラス、硬ガラス等の耐
熱性ガラス、耐熱性セラミツクス、サフアイヤ、
スピネル、シリコンウエーハー等の他に、一般の
低融点ガラス、耐熱性プラスチツクス、等も使用
され得る。 ガラス基板としては、軟化点温度が630℃の並
ガラス、軟化点が780℃の普通硬質ガラス、軟化
点温度が820℃の超硬質ガラス(JIS 1級超硬質
ガラス)、等が挙げられる。 本発明の実施例に於いては基板ガラスとして軟
化点の低い並ガラス(ソーダガラス)のうち主と
してコーニング#7059ガラスを用いたが、軟化点
が1500℃の石英ガラス等を基板としても可能であ
る。しかし、実用上からは、並ガラスを用いるこ
とは安価で大面積に亘つて薄膜トランジスターを
作製する上で有利である。 この様に形成される多結晶シリコン薄膜半導体
層中に含有される水素の量がその作成条件、作成
手順、作成法によつて種々変化するものであるが
多結晶シリコン薄膜中に含まれる水素量と半導体
素子の一例としてのTFTの特性の関係を明らか
にする為、種々な作成条件によつて形成した多結
晶シリコン薄膜中に含有される水素の量を測定
し、かつ水素量の異なるサンプルの各々を半導体
層としたTFTを作成して検討した結果薄膜中の
水素量は3atomic%〜0.01atomic%が特に好まし
いことが判明した。 本発明の半導体素子の主要部を構成する多結晶
シリコン薄膜半導体層のX線回折又は電子線回折
パターンにおいて面指数(220)面からの回折強
度が全ての面指数からの回折強度(全回折強度)
の30%以上であり、又、平均結晶粒径が200Å以
上とされることにより、本発明の目的が一層効果
的に達成される。 本発明者等によれば多結晶シリコン薄膜中に含
有される水素の量は膜形成法及び膜作成条件によ
り大幅に変ることが確められている。例えばシラ
ンのグロー放電によつて膜を作成する場合には、
放電パワー、圧力、基板温度、ガス流量、シラン
等の原料ガスの稀釈度及び稀釈ガス種などにより
膜中に含まれる水素量は種々変化する。 次に、多結晶シリコン薄膜のエツチング速度
(エツチングレート)とTFTの特性との相関につ
いて詳細にのべる。 本発明の半導体素子の主要部を構成する多結晶
シリコン薄膜の評価としての膜のエツチング速度
は膜質や膜の緻密性を現わす重要な測定量である
ことが本発明者等によつて確められた。 本発明に於けるエツチングレートを規定するの
に用いられたエツチング液としてはシリコン結晶
の代表的エツチング液である。 弗酸、硝酸、酢酸の混合液を用いた。その混合
液は弗酸(50vol%水溶液)、硝酸(d=1.38、
60vol%水溶液)、氷酢酸から構成され、それ等の
組成比が1:3:6であつて、ρ=0.3Ω・cmの
シリコンウエハーをエツチングした際のエツチン
グレートを求めると15Å/secであつた(但し、
エツチング温度は25℃)。上記の酸は、電子工業
用薬品として通常市販されているもので容易に入
手可能である。 多結晶シリコン薄膜のエツチングレートは膜作
成条件により種々変ることが知られており上記エ
ツチング組成液では15Å/sec〜80Å/secに亘つ
て変ることが本発明者等で確められた。そこでエ
ツチングレートの異る種々な多結晶シリコン薄膜
を半導体層としてTFTを作成し、エツチングレ
ートとの相関を調べたところ、TFT特性として
好ましい膜のエツチングレートは20Å/sec以下
のものであることが判明した。 多結晶シリコン薄膜の結晶性には、膜作成法、
膜作成条件によつて種々のものが得られることが
知られている。 本発明に於いては配向性を調べる方法としては
X線回折、電子線回折、で行つた。 作成した各多結晶シリコン膜のX線回折強度を
Rigaku電機製X線デイフラクトメーター(銅管
球35kV10mA)により測定し、比較を行つた。
回折角2θは20゜〜60゜まで変化させて(111)、
(220)、(311)の回折ピークを検出してその回折
強度より求め比を取つて指標とした。又、併行し
て電子線回折強度を日本電子製顕微鏡(JEM−
100U)の電子線回折パターンの回折強度の違い
より読みとり、その回折強度の比を求めた。 ASTMカード(No.27−1402、JCPDS1977)に
よれば、配向の全くない多結晶シリコン薄膜の場
合回折強度の大きい面(h、k、l)表示で
(111):(220):(311)=100:55:30で、(220)

け取り出してみると全回折強度に対する比、すな
わち、 (220)の回折強度/(総回折強度)は約
(55/250)×100=22%である。 この値を基準にして、この値の大きな配向性の
良いもの、殊に30%以上の値をもつものが更に良
好なトランジスタ特性を示し、30%未満において
は、経時変化が大きくなり好ましくない、本発明
に於いて最適には50%以上が望しい。 又更に、多結晶シリコン薄膜のH量及び表面凹
凸性を満足しかつ平均結晶粒径(平均的グレイン
サイズ)が大きくなるにつれてトランジスタ特性
特に実効キヤリアモビリテイの向上することが認
められた。平均的グレインサイズの値は、上述の
X線回折パターンの(220)ピークの半値字巾か
ら通常の用いられているScherrer法によつて求め
た。平均的グレインサイズが、220Å以上で特に
実効キヤリアモビリテイが向上する。特に最適に
は、300Å以上が望しい。 本発明では上記した様に3.000Å〜1μ程度の膜
厚の場合には、この程度の厚さでの情報が適格に
得られる。X線回折の回折ピークの半値巾より上
記多結晶シリコン薄膜のグレインサイズを求めた
が、又、同時に3000Å以下の膜厚のものについて
は透過電子顕微鏡によつても調べた。 次に本発明半導体素子の一例としてのTFTの
作製プロセスについて、第1図に従つて説明す
る。TFTは半導体層101、電極層107、オ
ーミツクコンタクト層103,104、絶縁層4
05からなる電界効果トランジスタで、半導体層
101に隣接しオーミツクなコンタクトが形成さ
れているソース電極108、ドレイン電極109
間に電圧を印加し、そこを流れる電流を絶縁層1
05を介して設けたゲート電極110にかけるバ
イアス電圧により変調される(第1図の工程(g)に
構造が示される)。まず基板100の洗浄を行つ
た後、多結晶シリコン薄膜101をその上に堆積
させる〔工程(a)〕。堆積法の詳細については各実
施例の所で述べる。その後オーミツク層として
n+(P−dopedシリコン)層102を堆積し、ソ
ース、ドレインをエツチングにより形成した〔工
程(c)〕後絶縁層105をその上に堆積させる〔工
程(a)〕。絶縁層は、CVD、LPCVDで形成される
シリコンナイトライドSiO2、Al2O3等の材料で構
成される。 次にソース、ドレインの電極用コンタクトホー
ル106をあけて〔工程(e)〕て、上部電極ゲー
ト、ソース、ドレインを配線して〔工程(f)及び
(g)〕完成する。 本発明の多結晶シリコン薄膜トランジスターの
安定性を判断する経時変化の測定に関しては次の
ような方法によつて行つた。 次2図に示す構造のTFTを作製しゲート20
1にゲート電圧、VD=40V、ソース203とド
レイン202間にドレイン電圧、VD=40Vを印
加しソース203とドレイン間に流れるドレイン
電流IDをエレクトロメーター208(Keithley
610Cエレクトロメーター)により測定しドレイ
ン電流の時間的変化を測定した。経時変化率は、
500時間の連続動作後のドレイン電流の変動量を
初期ドレイン電流で割りそれを100倍し%表示で
表わした。 TFTの閾値電圧は、MOSFETで通常行われて
いるVD−√D曲線における直線部分を外挿し横軸
と交差した点によつて定義した。経時変化前と後
のVTHの変化も同時にしらべ、変化量をボルトで
表示した。 次に本発明の実施例について述べる。 実施例 1 本実施例は、多結晶シリコン薄膜をグロー放電
分解法で基板上に形成し、それを用いてTFTを
作成したもので多結晶シリコン薄膜の形成は第3
図に示した装置を用いたものである。基板300
はコーニングガラス#7059(0.5mm厚)を用いた。 先ず基板300を洗浄した後HF/HNO3
CH3COOHの混合液でその表面を軽くエツチン
グし、乾燥した後真空ベルジヤー推積室301内
のアノード側においた基板加熱ホルダー(面積
452cm2)302に装着した。 その後ベルジヤー301を拡散ポンプ309で
バツクグランド真空度2.0×10-6Torr以下まで排
気を行なつた。この時、この真空度が低いと反応
性ガスが有効に膜析出に働かないばかりか膜中に
O、Nが混入し、著しく膜の抵抗を変化させるの
で注意を要した。次にTsを上げて基板300の
温度を500℃に保持した(基板温度は熱電対30
3で監視する)。次に、H2ガスをマスフローコン
トローラー308で制御しながらベルジヤー30
1内に導入して基板300表面をクリーニングし
た後、反応性気体を導入する様にした。基板温度
Tsは350℃に設定した。放電時のベルジヤー30
1内の圧力はTorrに保持した。 該実施例においては、導入する反応性気体とし
ては取扱いの容易なH2ガスで3vol%に稀釈した
SiH4ガス(SiH4(3)/H2と略記する)を用いた。
ガス流量は5SCCMになるようにマスフローコン
トローラー304でコントロールして導入した。
ベルジヤー301内の圧力はベルジヤー301の
排気側の圧力調整バルブ310を調節し、絶体圧
力計312を用いて所望の圧力に設定した。ベル
ジヤー301内の圧力が安定した後、カソード電
極313に13.56MHzの高周波電果を電源314
によつて加え、グロー放電を開始させた。この時
の電圧は0.7KV、電流は60mA、RF放電パワー
は20Wであつた。この条件で、放電を60分間持続
し、多結晶シリコン膜の形成を終え、放電を中止
させて原料ガスの流入も中止させた。次に基板温
度を180℃まで下げて保持して次のプロセスに備
えた。 この条件下でのシリコンの膜析出速度は0.9
Å/secであつた。形成された膜の膜厚は3000Å
でその均一性は円形リング型吹き出し口を用いた
場合には3インチ×3インチの基板の大きさに対
して±10%内に取つていた。 又、この多結晶シリコン膜はn型で、抵抗値は
〜107Ω・cmであつた。次にこの膜を使つて、第
1図に示す工程に従つて薄膜トランジスタ
(TFT)を作成した。TFTのソース・ドレイン
のオーミツクコンタクトを良好にせしめるために
基板温度は180゜に保つた状態でn+シリコン層の形
成を次のようにして行なつた。水素ガスで100vol
ppmに稀釈されたPH3ガス(PH3(100ppm)/
H2と略記する)をH2で10vol%に稀釈された
SiH4(SiH4(10)/H2と略記する)ガスに対して、
mol比にして5×10-3の割合でベルジヤー301
内に流入させ、ベルジヤー301内の圧力を
0.12Torrに調整してグロー放電を行ないPのド
ープされたn+層102を500Åの厚さに形成した
工程(b)。 次にAlを蒸着し、その後、工程(c)のようにフ
オトエツチングによりAl及びn+層102をソー
ス電極103の領域、ドレイン電極104の領域
をのぞいて除去した。次にゲート絶縁膜を形成す
べくベルジヤー301内に再び上記の基板が、ア
ノード側の加熱ホルダー302に装填された。多
結晶シリコンを作製する場合と同様にベルジヤー
301が排気され、基板温度T3を250℃として
NH3ガスを20SCCM、SiH4(SiH4(10)/H2)ガス
を5SCCM導入してグロー放電を生起させて
SiNH膜105を2500Åの厚さに推積させた。 次にフオトエツチング工程によりソース電極1
03、ドレイン電極104用のコンタクトホール
106−1,106−2をあけ、その後でSiNH
膜105全面にAlを蒸着して電極膜107を形
成した後、ホトエツチング工程によりAl電極膜
107を加工してソース電極用取出し電極10
8、ドレイン電極用取出し電極109及びゲート
電極101を形成した。この後、H2雰囲気中で
250℃の熱処理を行つた。以上の条件とプロセス
に従つて形成されたTFT(チヤンネル長L=20μ、
チヤンネル幅W=650μ)は安定で良好な特性を
示した。 第4図にこの様にして試作したTFTの特性例
を示す。第4図にはドレイン電流IDとドレイン電
圧VDの関係をゲート電圧VGをパラメータにした
TFT特性例が示されてある。ゲートのスレツシ
ヨールド電圧は5Vと低く、VG=20VでのVG=0
の電流値の比は3ケタ以上とされている。TFT
の作成に用いた多結晶シリコン薄膜の水素量を前
記の方法で測定した結果及び、該多結晶シリコン
薄膜のフツ酸、硝酸、氷酢酸の混合液(混合比、
フツ酸:硝酸:氷酢酸=1:3:6)によるエツ
チング速度を調べた結果を第1表に示した。基板
温度Tsは該実施例500℃と450℃400℃について基
板温度のみ変化させ、他の条件を同じにした場合
の結果を示した。これらの多結晶シリコン薄膜を
用いて作成したTFTの実効易動度(μeff)も同
じに表に示した。基板温度が高いTs=500℃の膜
は膜中の水素の量0.5atomic%と小さくてかつエ
ツチング速度が15Å/secと小さく、この膜を用
いて作成したTFTのμeffは8cm2/v.secで経時変
化の全くない良好な特性が得られた。 本実施例では基板としてコーニング#7059ガラ
スを用いたが、熱処理温度や基板温度を高くして
も基板として超硬質ガラスや石英ガラスを採用す
ることにより同様の特性を出すことができた。従
つて、本発明によれば低温度側より高温度側まで
基板温度Tsを広範囲内から基板材料に従つて自
由に選択出来るという基板材料の選択範囲に著し
い自由度がある為に特性の優れたTFT蓄積回路
をより安価に、より簡便な装置を用いて容易に作
成することが出来る。
The present invention relates to a semiconductor device such as a field effect thin film transistor, and more particularly to a semiconductor device whose main portion is composed of a polycrystalline silicon thin film semiconductor layer. Recently, scanning circuit parts of image reading devices such as long one-dimensional photo sensors and large-area two-dimensional photo sensors, liquid crystals (abbreviated as LC), and electrochromic materials (abbreviated as EC) have recently been developed for image reading. ) Alternatively, as the area of image display devices using electroluminescent materials (abbreviated as EL) becomes larger, it is becoming possible to form the drive circuit portion of an image display device using a silicon thin film formed on a predetermined substrate. Proposed. It is desired that the silicon thin film to be fitted be polycrystalline rather than amorphous in order to realize larger image reading devices and image display devices with higher speed and higher functionality. One of the reasons for this is that, for example, the value representing the performance of the silicon thin film, which is the material for forming the scanning circuit section of the high-speed, high-performance reading device and the drive circuit section of the image display device, is as follows.
effective carrier mobility of TFT
(mobility) μeff is required to be large, but in amorphous silicon thin films obtained by ordinary discharge decomposition methods, it is at most about 0.1 cm 2 /V・sec, and when made from single crystal silicon. They are far inferior to MOS transistors and do not meet the desired requirements. This small mobility μeff is due in part to the small Hall mobility, which is a characteristic unique to amorphous silicon thin films. It has the inherent inconvenience that it cannot be cut. Furthermore, amorphous silicon inherently suffers from changes over time and is inferior to single crystal silicon. On the other hand, the Hall mobility of polycrystalline silicon thin films is larger than that of amorphous silicon thin films based on actual measured data, and the mobility μeff when made into a thin film transformer is much larger. Specifically, there is a possibility that a device having a mobility μeff even larger than the value currently obtained can be created. It is also expected to be stable with respect to changes over time. CVD (Chemical Vapor Deposition) method,
LPCVD (Low Pressure Chemical Vapor)
Deposition method, MBE (Molecular Beam)
Epitaxy) method, IP (Ion Plating) method, GD (Glow
Discharge) law etc. are known. In either method, although the substrate temperature is different, it is known that a polycrystalline silicon thin film can be produced on a large-area substrate. However, the current situation is that semiconductor elements or semiconductor devices whose main parts are formed from polycrystalline silicon thin film semiconductor layers conventionally produced by these methods cannot sufficiently exhibit desired characteristics and reliability. The present invention has been made in view of the above points, and as a result of intensive studies, the stability of the performance and characteristics of a semiconductor element or semiconductor device whose main part is composed of a polycrystalline silicon thin film semiconductor layer is as follows: (1) Polycrystalline silicon This is based on the finding that the amount of hydrogen atoms contained in a thin film (2) and the etching speed of the film are correlated.
In other words, it is important that the formed semiconductor layer contains hydrogen atoms in a certain amount range, and that the etching rate for a specific etching solution is below a certain value, which improves the stability of device characteristics, μeff, and characteristics over time. improved, exhibiting extremely excellent usage characteristics in practical use,
It has been discovered that when designing a device, variations in the characteristics of each element can be substantially eliminated, and practicality can be dramatically improved. The object of the present invention is to improve the device characteristics, μeff
The technology has been dramatically improved compared to conventional semiconductor devices whose main parts are made of polycrystalline silicon thin-film semiconductor layers, and the device characteristics have virtually no change over time, resulting in semiconductor devices that exhibit extremely excellent usage characteristics. It is to provide. The semiconductor device of the present invention contains hydrogen atoms of 3 atomic% or less, and has a mixing ratio of hydrofluoric acid (50 vol% aqueous solution):nitric acid (d=1.38, 60 vol) at a volume ratio of 1:3:6.
% aqueous solution): The main part thereof is composed of a polycrystalline silicon thin film semiconductor layer having a characteristic that the etching rate with an etching solution consisting of glacial acetic acid is 20 A°/sec or less. In addition, the diffraction intensity of the X-ray diffraction pattern or electron beam diffraction pattern (220) of the polycrystalline silicon thin film is 30% or more of the total diffraction intensity, or the average crystal grain size (average grain size) of the polycrystalline silicon thin film is ) is 200A° or more, the object of the present invention can be achieved even more effectively. A field effect thin film transistor (FE-TFT) is an example of a semiconductor device manufactured using a polycrystalline silicon thin film having such H content and surface roughness. hold voltage,
LC, EL or
Scanning circuits and drive circuits for display or image devices using EC or the like can be stably provided. In the present invention, various transistor characteristics can be improved by controlling the amount of H contained in the polycrystalline silicon thin film to 0.01 atomic % or more. The H contained in the polycrystalline silicon thin film is
It mainly exists in polycrystalline silicon grain powder and is bonded to Si atoms in the form of Si-H, but Si=
It is expected that it also contains bonded forms such as H 2 and Si≡H 3 as well as free hydrogen, and due to these hydrogens contained in an unstable state, their properties change over time. However, based on the inventors' many experimental facts, at an H amount of 3 atomic% or less, there is almost no deterioration of transistor characteristics over time, and the characteristics are stably maintained. It has been observed that this is possible. That is,
For example, when the H amount exceeds 3 atomic%, when the transistor is operated continuously as described above, the effective carrier mobility decreases, the output drain current decreases over time, and the threshold voltage changes. A change over time was observed. In the present invention, the amount of H is 0.01 to 3 atomic%
However, it is preferably about 0.5 to 2 atomic %, most preferably about 0.1 to 1 atomic %. The amount of hydrogen contained in the polycrystalline silicon thin film specified in the present invention can be measured by using a hydrogen analyzer (Model-240 elemental analyzer manufactured by Perkin Elmer), which is normally used for chemical analysis. total)
I went there. In each case, 5 mg of the sample was loaded into an analyzer holder, the hydrogen weight was measured, and the amount of hydrogen contained in the film was calculated in atomic %. Micro-quantity analysis of 0.1 atomic% or less is performed using a secondary ion mass spectrometer - SIMS - (Model IMS - manufactured by Cameca).
3t). This analytical method followed a conventional method. That is, gold was deposited to a thickness of 200 Å on the thin film to prevent charge up, the ion energy of the primary ion beam was 8 KV, the sample current was 5 × 10 -10 A, the spot size was 50 μm in diameter, and the etching area was 250 × 250 μm. Find the detection intensity ratio of H + ions to + and calculate the hydrogen content.
Calculated as atomic%. Conventionally, when polycrystalline silicon thin films are formed at low temperatures below 700°C, desired performance such as μeff and stability as a TFT has not been achieved.
It was found that high-performance TFTs can be provided if the film satisfies the hydrogen content and etching rate. Desirable substrate materials include polycrystalline silicon thin films for forming the semiconductor layer of TFT elements that constitute the scanning circuit section, drive circuit section, and front section of the image reading device or display device, as well as inexpensive materials such as glass and ceramics. The polycrystalline silicon thin film according to the present invention satisfies this requirement and has been highly desired industrially.
It provides TFT. In the present invention, as disclosed, in particular, a method of glow discharge decomposition of gases of hydrogenated silicon compounds;
In the silicon sputtering method, ion plating method, and ultra-high vacuum evaporation method in an H 2 atmosphere, polycrystalline silicon that can meet the purpose of the present invention when the substrate surface temperature is 500°C or less (in the range of about 350 to 500°C) is used. It is possible to form silicon thin films. This fact is not only advantageous in terms of uniform heating of the substrate and inexpensive large-area substrate materials in the production of large-area drive circuits and scanning circuits for large-area devices, but also in the production of large-area drive circuits and scanning circuits for large-area devices. Transparent glass substrates are often desired in image device applications such as substrates and substrate-side incident type photoelectric conversion light-receiving elements, and are important as they can meet this demand. Therefore, according to the present invention, since it is possible to operate in a lower temperature range compared to the conventional technique, heat-resistant glasses such as high melting point glass and hard glass, heat-resistant ceramics, Sahuaiyah,
In addition to spinel, silicon wafers, etc., general low-melting glass, heat-resistant plastics, etc. may also be used. Examples of the glass substrate include ordinary glass with a softening point of 630°C, ordinary hard glass with a softening point of 780°C, and superhard glass (JIS 1st grade superhard glass) with a softening point of 820°C. In the examples of the present invention, Corning #7059 glass among ordinary glass (soda glass) with a low softening point was used as the substrate glass, but it is also possible to use quartz glass or the like with a softening point of 1500°C as the substrate. . However, from a practical point of view, using ordinary glass is advantageous in manufacturing thin film transistors over a large area at low cost. Although the amount of hydrogen contained in the polycrystalline silicon thin film semiconductor layer formed in this way varies depending on the formation conditions, formation procedure, and formation method, the amount of hydrogen contained in the polycrystalline silicon thin film varies. In order to clarify the relationship between this and the characteristics of a TFT as an example of a semiconductor device, we measured the amount of hydrogen contained in polycrystalline silicon thin films formed under various production conditions, and compared samples with different amounts of hydrogen. As a result of fabricating and examining TFTs each having a semiconductor layer, it was found that the amount of hydrogen in the thin film is particularly preferably 3 atomic % to 0.01 atomic %. In the X-ray diffraction or electron diffraction pattern of the polycrystalline silicon thin film semiconductor layer constituting the main part of the semiconductor device of the present invention, the diffraction intensity from the (220) plane is different from the diffraction intensity from all plane indices (total diffraction intensity). )
By setting the average grain size to 30% or more and having an average crystal grain size of 200 Å or more, the object of the present invention can be achieved more effectively. According to the present inventors, it has been confirmed that the amount of hydrogen contained in a polycrystalline silicon thin film varies greatly depending on the film formation method and film formation conditions. For example, when creating a film by glow discharge of silane,
The amount of hydrogen contained in the film varies depending on discharge power, pressure, substrate temperature, gas flow rate, degree of dilution of source gas such as silane, type of diluent gas, and the like. Next, we will discuss in detail the correlation between the etching rate of polycrystalline silicon thin films and the characteristics of TFTs. The present inventors have confirmed that the film etching rate used to evaluate the polycrystalline silicon thin film that constitutes the main part of the semiconductor device of the present invention is an important measurement quantity that indicates film quality and film density. It was done. The etching solution used to define the etching rate in the present invention is a typical etching solution for silicon crystals. A mixed solution of hydrofluoric acid, nitric acid, and acetic acid was used. The mixed solution is hydrofluoric acid (50 vol% aqueous solution), nitric acid (d=1.38,
The etching rate when etching a silicon wafer with a composition ratio of 1:3:6 and ρ = 0.3Ω cm is 15 Å/sec. (However,
Etching temperature is 25℃). The above acids are commonly commercially available chemicals for the electronic industry and are easily available. It is known that the etching rate of a polycrystalline silicon thin film varies depending on film formation conditions, and the inventors have confirmed that the etching rate of the above-mentioned etching composition varies over a range of 15 Å/sec to 80 Å/sec. Therefore, we fabricated TFTs using various polycrystalline silicon thin films with different etching rates as semiconductor layers, and investigated the correlation with the etching rate, and found that the preferable film etching rate for TFT characteristics is 20 Å/sec or less. found. The crystallinity of polycrystalline silicon thin films depends on the film preparation method,
It is known that various films can be obtained depending on the film formation conditions. In the present invention, the orientation was examined using X-ray diffraction and electron beam diffraction. The X-ray diffraction intensity of each polycrystalline silicon film created
Measurements were made using an X-ray diffractometer manufactured by Rigaku Electric Co., Ltd. (copper tube 35 kV 10 mA), and comparisons were made.
The diffraction angle 2θ was varied from 20° to 60° (111),
The diffraction peaks of (220) and (311) were detected, and the ratio was determined from the diffraction intensity and used as an index. At the same time, the electron beam diffraction intensity was measured using a JEOL microscope (JEM-
100U) was read from the difference in diffraction intensity in the electron beam diffraction pattern, and the ratio of the diffraction intensities was determined. According to the ASTM card (No. 27-1402, JCPDS1977), in the case of a polycrystalline silicon thin film with no orientation, the surfaces (h, k, l) with high diffraction intensity are expressed as (111): (220): (311). = 100:55:30 (220)
The ratio to the total diffraction intensity, that is, the diffraction intensity of (220)/(total diffraction intensity) is approximately (55/250) x 100 = 22%. Based on this value, those with a large value of good orientation, especially those with a value of 30% or more, exhibit better transistor characteristics, while those with a value of less than 30% are undesirable because of large changes over time. In the present invention, the optimum ratio is preferably 50% or more. Furthermore, it was found that as the H content and surface roughness of the polycrystalline silicon thin film were satisfied and the average crystal grain size (average grain size) increased, transistor characteristics, particularly effective carrier mobility, improved. The value of the average grain size was determined from the half-value width of the (220) peak of the above-mentioned X-ray diffraction pattern by the commonly used Scherrer method. Effective carrier mobility is particularly improved when the average grain size is 220 Å or more. Particularly optimally, 300 Å or more is desirable. In the present invention, as described above, in the case of a film thickness of about 3.000 Å to 1 μm, information can be properly obtained at this thickness. The grain size of the polycrystalline silicon thin film was determined from the half width of the diffraction peak of X-ray diffraction, and at the same time, films with a thickness of 3000 Å or less were also examined using a transmission electron microscope. Next, a process for manufacturing a TFT as an example of the semiconductor device of the present invention will be explained with reference to FIG. The TFT includes a semiconductor layer 101, an electrode layer 107, ohmic contact layers 103 and 104, and an insulating layer 4.
05, a source electrode 108 and a drain electrode 109 are adjacent to the semiconductor layer 101 and have an ohmic contact formed therein.
A voltage is applied between the insulating layer 1 and the current flowing therein.
05 (the structure is shown in step (g) of FIG. 1). First, after cleaning the substrate 100, a polycrystalline silicon thin film 101 is deposited thereon [step (a)]. Details of the deposition method will be described in each example. After that, as an ohmic layer
After an n + (P-doped silicon) layer 102 is deposited and a source and drain are formed by etching [step (c)], an insulating layer 105 is deposited thereon [step (a)]. The insulating layer is made of a material such as silicon nitride SiO 2 or Al 2 O 3 formed by CVD or LPCVD. Next, contact holes 106 for the source and drain electrodes are opened [step (e)], and the upper electrode gate, source and drain are wired [step (f) and
(g)〕Complete. The following method was used to measure changes over time to determine the stability of the polycrystalline silicon thin film transistor of the present invention. A TFT with the structure shown in the following figure 2 was fabricated, and the gate 20
1, a gate voltage, V D = 40 V, and a drain voltage, V D = 40 V, are applied between the source 203 and the drain 202, and the drain current I D flowing between the source 203 and the drain is measured using an electrometer 208 (Keithley).
610C electrometer) to measure the temporal change in drain current. The rate of change over time is
The amount of variation in drain current after 500 hours of continuous operation was divided by the initial drain current, multiplied by 100, and expressed as a percentage. The threshold voltage of the TFT was defined by the point where the straight line portion of the V D −√ D curve, which is usually done for MOSFETs, was extrapolated and intersected with the horizontal axis. Changes in V TH before and after the change over time were also examined, and the amount of change was expressed in volts. Next, examples of the present invention will be described. Example 1 In this example, a polycrystalline silicon thin film was formed on a substrate by a glow discharge decomposition method, and a TFT was created using it.
The device shown in the figure was used. Board 300
Corning glass #7059 (0.5 mm thick) was used. First, after cleaning the substrate 300, HF/HNO 3 /
After lightly etching the surface with a CH 3 COOH mixture and drying, a substrate heating holder (area
452cm 2 )302. Thereafter, the Belgear 301 was evacuated to a background vacuum of 2.0×10 -6 Torr or less using a diffusion pump 309. At this time, care must be taken because if the degree of vacuum is low, not only will the reactive gas not work effectively for film deposition, but also O and N will be mixed into the film, significantly changing the resistance of the film. Next, the temperature of the substrate 300 was maintained at 500℃ by increasing T s (the substrate temperature was
3). Next, while controlling the H 2 gas with the mass flow controller 308,
1 to clean the surface of the substrate 300, and then the reactive gas was introduced. Substrate temperature
T s was set at 350°C. Belgear 30 during discharge
The pressure inside 1 was maintained at Torr. In this example, the reactive gas introduced was diluted to 3 vol% with easily handled H2 gas.
SiH 4 gas (abbreviated as SiH 4 (3)/H 2 ) was used.
The gas flow rate was controlled by a mass flow controller 304 so that it was 5 SCCM.
The pressure inside the bell gear 301 was set to a desired pressure by adjusting the pressure regulating valve 310 on the exhaust side of the bell gear 301 and using the absolute pressure gauge 312. After the pressure inside the bell jar 301 stabilizes, a 13.56MHz high frequency electric signal is applied to the cathode electrode 313 from the power source 314.
was added to start a glow discharge. At this time, the voltage was 0.7KV, the current was 60mA, and the RF discharge power was 20W. Under these conditions, the discharge was continued for 60 minutes, and after the formation of the polycrystalline silicon film was completed, the discharge was stopped and the inflow of the source gas was also stopped. Next, the substrate temperature was lowered to 180°C and maintained in preparation for the next process. The silicon film deposition rate under this condition is 0.9
It was Å/sec. The thickness of the formed film is 3000Å
When a circular ring-shaped outlet was used, the uniformity was within ±10% for a substrate size of 3 inches by 3 inches. Further, this polycrystalline silicon film was of n-type and had a resistance value of ~10 7 Ω·cm. Next, using this film, a thin film transistor (TFT) was fabricated according to the process shown in Figure 1. In order to achieve good ohmic contact between the source and drain of the TFT, the n + silicon layer was formed as follows while keeping the substrate temperature at 180°. 100vol with hydrogen gas
PH 3 gas diluted to ppm (PH 3 (100ppm)/
(abbreviated as H2 ) was diluted to 10 vol% with H2 .
For SiH 4 (abbreviated as SiH 4 (10)/H 2 ) gas,
Bergier 301 at a mol ratio of 5×10 -3
The pressure inside the bell gear 301 is
Step (b) in which the P-doped n + layer 102 was formed to a thickness of 500 Å by performing glow discharge at a pressure of 0.12 Torr. Next, Al was deposited, and then, as in step (c), Al and the n + layer 102 were removed by photoetching except for the source electrode 103 region and the drain electrode 104 region. Next, in order to form a gate insulating film, the above-mentioned substrate was again loaded into the heating holder 302 on the anode side inside the bell jar 301. As in the case of manufacturing polycrystalline silicon, the Bergier 301 was evacuated and the substrate temperature T3 was set at 250°C.
Introduce 20 SCCM of NH 3 gas and 5 SCCM of SiH 4 (SiH 4 (10)/H 2 ) gas to generate glow discharge.
The SiNH film 105 was deposited to a thickness of 2500 Å. Next, the source electrode 1 is etched by a photo-etching process.
03. Drill contact holes 106-1 and 106-2 for the drain electrode 104, and then SiNH
After forming an electrode film 107 by vapor depositing Al on the entire surface of the film 105, the Al electrode film 107 is processed by a photoetching process to form the source electrode extraction electrode 10.
8. A drain electrode extraction electrode 109 and a gate electrode 101 were formed. After this, in H2 atmosphere
Heat treatment was performed at 250℃. TFT formed according to the above conditions and process (channel length L = 20μ,
The channel width W = 650 μ) was stable and showed good characteristics. Figure 4 shows an example of the characteristics of the TFT prototyped in this manner. Figure 4 shows the relationship between drain current I D and drain voltage V D using gate voltage V G as a parameter.
Examples of TFT characteristics are shown. The gate threshold voltage is as low as 5V, and V G = 0 at V G = 20V.
The ratio of current values is said to be three digits or more. TFT
The results of measuring the amount of hydrogen in the polycrystalline silicon thin film used to create the polycrystalline silicon thin film and the mixed solution (mixing ratio,
Table 1 shows the results of examining the etching rate using hydrofluoric acid: nitric acid: glacial acetic acid = 1:3:6). Regarding the substrate temperature Ts, the results are shown when only the substrate temperature was changed between 500° C. and 450° C. and 400° C., and other conditions were kept the same. The effective mobilities (μeff) of TFTs fabricated using these polycrystalline silicon thin films are also shown in the table. A film with a high substrate temperature of Ts = 500°C has a small hydrogen content of 0.5 atomic% and an etching rate of 15 Å/sec, and the μeff of a TFT made using this film is 8 cm 2 /v.sec. Good characteristics with no change over time were obtained. In this example, Corning #7059 glass was used as the substrate, but similar characteristics could be achieved by using ultra-hard glass or quartz glass as the substrate even if the heat treatment temperature and substrate temperature were increased. Therefore, according to the present invention, the substrate temperature Ts can be freely selected from a wide range from a low temperature side to a high temperature side, depending on the substrate material, and because there is a remarkable degree of freedom in selecting the substrate material, it is possible to achieve excellent characteristics. A TFT storage circuit can be easily produced at a lower cost and using a simpler device.

【表】 実施例 2 実施例1と同様の手順によつて、多結晶シリコ
ン膜をグロー放電分解の基板温度Tsを400、450、
500℃と変化させ、RF放電パワー50W、及びシラ
ンガス(SiH4(3)/H2)流量を10SCCM、圧力を
0.05Torrと一定にして形成した後に、それを素
材として作成したTFTの特性(μeff)と素材の
水素量、エツチング速度、及び配向性の関係につ
いて第2表に示した。
[Table] Example 2 Using the same procedure as in Example 1, the substrate temperature Ts for glow discharge decomposition of a polycrystalline silicon film was set to 400, 450,
500℃, RF discharge power 50W, silane gas (SiH 4 (3)/H 2 ) flow rate 10SCCM, and pressure
Table 2 shows the relationship between the characteristics (μeff) of the TFT made from the TFT after forming it at a constant value of 0.05 Torr, the amount of hydrogen in the material, the etching rate, and the orientation.

【表】 実施例 3 実施例1と同様の手順によつて、多結晶シリコ
ン膜をグロー放電分解の基板温度Tsを400、450、
500℃と変化させ、放電パワー100W及びシランガ
ス(SiH4(3)/H2)流量を10SCCM、圧力を
0.05Torrと一定にして形成した後にそれを素材
として作成したTFTの特性(μeff)と素材の水素
量、エツチング速度、及び配向性の関係について
第3表に示した。
[Table] Example 3 Using the same procedure as in Example 1, a polycrystalline silicon film was decomposed by glow discharge at a substrate temperature Ts of 400, 450,
The temperature was changed to 500℃, the discharge power was 100W, the silane gas (SiH 4 (3)/H 2 ) flow rate was 10SCCM, and the pressure was
Table 3 shows the relationship between the characteristics (μ eff ) of the TFT made from the TFT formed at a constant 0.05 Torr, the hydrogen content of the material, the etching rate, and the orientation.

【表】 上記のトランジスタの特性は、基板温度が500
℃の場合(試料No.3−3)μeff=5.5で経時変化の
ない良好な特性であつた。 実施例 4 実施例1と同様に準備された同等のコーニング
ガラス基板300をベルジヤー301内の上部ア
ノード側の基板加熱ホルダー302に密着して固
定し、下部カソード313の電極板上に基板と対
向するように多結晶シリコン板(図示しない:
99.99%)を静置した。ベルジヤー301を拡散
ポンプ309で真空状態とし、2×10-6Torrま
で排気し、基板加熱ホルダー302を加熱して基
板300の表面温度を450℃に保つた。続いて高
純度H2ガスをマスフローメーター308によつ
て0.5SCCMベルジヤー内に導入し、更にAr/He
(容量比で5/95比)混合ガスをマスフローメー
ター307によつて50SCCMの流量でベルジヤー
301内に導入し、メインバルブ310を絞つて
ベルジヤー内圧を0.05Torrに設定した。 ベルジヤー内圧が安定してから、下部カソード
電極313に13.56MHzの高周波電源314によ
によつて、1.5VK印加してカソード312上の結
晶シリコン板とアノード(基板加熱ホルダー)3
02間にグロー放電を生起させた。RF放電パワ
ー(進行波−反射波)は120であつた。この条件
でシリコン膜の成長速度は0.2Å/secであり、4
時間成長させて約0.3μ膜を形成した。 シリコン層中に含有するH量は0.5、エツチン
グ速度は19Å/secであつた。 続いて実施例1と同様の工程((a)〜(g))によつ
てTFTを作製した。この素子の実効モビリテイ
ーは、1.0(cm2/v.sec)であり、VG=40V、VD
40Vの条件でID及びVthの変化を測定したが、500
時間でIDは0.1%以下、Vthは全く不変であり、経
時のDC動作特性は良好であつた。 実施例 5 実施例1と同様に準備されたコーニング7059ガ
ラス基板500を2×10-11Torrまで減圧される
超高真空槽501内の基板ホルダー502に装填
し真空槽内の圧力が5×10-11Torr以下の圧力に
まで減圧した後、タンタルヒーター503により
基板温度を350℃に設定した(第5図参照)。つづ
いて電子銃504を8KVの加速電圧で動作させ、
発射する電子ビームをシリコン蒸発体405に照
射させ、シリコン蒸発体を蒸発させ、つづいてシ
ヤツター507を開き、基板500に膜厚0.5μ厚
になるよう水晶振動子膜厚計506でコントロー
ルし、多結晶シリコン膜を形成した。このときの
蒸着中の圧力は1×10-9Torr、蒸着速度は1.4
Å/secであつた(試料No.5−1)。 他方、洗滌したコーニング7059ガラス基板を再
び基板ホルダー502に固定し、真空槽501内
の圧力が5×10-11Torr以下の圧力まで減圧した
後、高純度水素ガス(99.9999%)をバリアブル
リークバルブ508により真空槽内に導入し、槽
501内圧力を5×10-11Torrに設定した。基板
温度を400℃に設定し、蒸着速度を1.0Å/secに
なるように電子銃504をコントロールし0.5μ厚
の多結晶シリコン薄膜を形成した(試料No.5−
2)。 試料No.5−1、No.5−2について各々の水素
量、エツチング速度、配向性、及び実施例1と同
様のプロセスによつて作成したTFTの実効移動
度μeffを表4に示した。
[Table] The characteristics of the above transistor are as follows:
℃ (sample No. 3-3), μ eff = 5.5, showing good characteristics with no change over time. Example 4 An equivalent Corning glass substrate 300 prepared in the same manner as in Example 1 is tightly fixed to the substrate heating holder 302 on the upper anode side in the bell gear 301, and placed on the electrode plate of the lower cathode 313 facing the substrate. Polycrystalline silicon plate (not shown:
99.99%) was allowed to stand still. The bell jar 301 was evacuated to 2×10 -6 Torr using a diffusion pump 309, and the substrate heating holder 302 was heated to maintain the surface temperature of the substrate 300 at 450°C. Next, high-purity H2 gas was introduced into the 0.5SCCM bell jar using the mass flow meter 308, and then Ar/He gas was introduced into the 0.5SCCM bell gear.
A mixed gas (5/95 ratio by volume) was introduced into the bell gear 301 at a flow rate of 50 SCCM by the mass flow meter 307, and the main valve 310 was throttled to set the internal pressure of the bell gear to 0.05 Torr. After the internal pressure of the bell gear is stabilized, 1.5VK is applied to the lower cathode electrode 313 by the 13.56MHz high frequency power supply 314 to connect the crystal silicon plate on the cathode 312 and the anode (substrate heating holder) 3.
Glow discharge was generated during 02 hours. The RF discharge power (forward wave - reflected wave) was 120. Under these conditions, the growth rate of the silicon film is 0.2 Å/sec, which is 4
A film of approximately 0.3μ was formed by growing for a period of time. The amount of H contained in the silicon layer was 0.5, and the etching rate was 19 Å/sec. Subsequently, a TFT was produced by the same steps ((a) to (g)) as in Example 1. The effective mobility of this element is 1.0 (cm 2 /v.sec), V G = 40V, V D =
The changes in I D and V th were measured under the condition of 40V, but the
I D was 0.1% or less, V th remained unchanged over time, and the DC operating characteristics over time were good. Example 5 A Corning 7059 glass substrate 500 prepared in the same manner as in Example 1 was loaded into a substrate holder 502 in an ultra-high vacuum chamber 501 whose pressure was reduced to 2×10 -11 Torr, and the pressure in the vacuum chamber was reduced to 5×10 After reducing the pressure to -11 Torr or less, the substrate temperature was set at 350°C using a tantalum heater 503 (see Figure 5). Next, the electron gun 504 is operated at an accelerating voltage of 8KV,
The emitted electron beam is irradiated onto the silicon evaporator 405 to evaporate the silicon evaporator, and then the shutter 507 is opened and the film is controlled by the crystal oscillator film thickness meter 506 so that the film thickness is 0.5μ on the substrate 500. A crystalline silicon film was formed. At this time, the pressure during deposition was 1×10 -9 Torr, and the deposition rate was 1.4
Å/sec (Sample No. 5-1). On the other hand, the cleaned Corning 7059 glass substrate is again fixed on the substrate holder 502, and after the pressure inside the vacuum chamber 501 is reduced to 5×10 -11 Torr or less, high purity hydrogen gas (99.9999%) is pumped through a variable leak valve. 508 into a vacuum chamber, and the pressure inside the chamber 501 was set to 5×10 −11 Torr. The substrate temperature was set at 400°C, and the electron gun 504 was controlled so that the deposition rate was 1.0 Å/sec to form a 0.5 μ thick polycrystalline silicon thin film (Sample No. 5-
2). Table 4 shows the amount of hydrogen, etching rate, orientation, and effective mobility μ eff of TFT prepared by the same process as in Example 1 for Samples No. 5-1 and No. 5-2. .

【表】 表4からわかるように試料No.5−1、5−2と
もにエツチング速度、配向性はほぼ同一値を示
し、良好であつた。実効移動度(μeff)は1桁以
上試料No.5−2は試料No.5−1に比べ大きく、
TFT用の半導体層として試料No.5−2の薄膜の
方がより好ましいことが判つた。 実施例 6 本発明第6図に示すイオンプレーテイング堆積
装置を用いて多結晶シリコン薄膜を作製し、該薄
膜を素材として薄膜トランジスターを作製した例
を以下に述べる。 初めに減圧しうる堆積室603内にnon−dope
多結晶シリコンのシリコン蒸発体606をボード
207内に置き、コーニング#7059基板を支持体
に設置し、堆積室内をベースプレツシヤーが約1
×10-7Torrになるまで排気した後、ガス導入管
505を通じて純度99.999%のH2ガスを水素分
圧PHが1×10-4Torrになる様にして堆積室内に
導入した。使用したガス導入管505は内径2mm
で、先のループ状の部分にガス吹き出し口が2cm
間隔で0.5mmの孔が開いているものを使用した。 次に、高周波コイル610(直径5mm)に
13.56MHzの高周波を印加して、出力を100Wに設
定して、コイル内部分に高周波プラズマ雰囲気を
形成した。 他方、支持体611−1,611−2は回転さ
せながら、加熱装置612を動作状態にして約
475℃に加熱しておいた。 次に、蒸発体606にエレクトロガン608よ
り照射し、加熱したシリコン粒子を飛翔させた。
このときのエレクトロガンのパワーは約0.5KW
であつた。 この様にして50分間で5000Åの多結晶シリコン
薄膜が形成された。 この薄膜を用いて前記の実施例と同様なプロセ
スで薄膜トランジスターを作製した。下表に本実
施例における膜中に含まれる水素量及び膜のエツ
チング速度、薄膜トランジスタの実効移動度を示
した。同時に、水素分圧が4×10-4Torrの場合
と水素を導入しないで膜で形成した場合について
のデータも示した。
[Table] As can be seen from Table 4, both sample Nos. 5-1 and 5-2 had almost the same etching rate and orientation, and were good. The effective mobility (μ eff ) is more than one order of magnitude larger in sample No. 5-2 than in sample No. 5-1.
It was found that the thin film of sample No. 5-2 was more preferable as a semiconductor layer for TFT. Example 6 An example in which a polycrystalline silicon thin film was produced using the ion plating deposition apparatus shown in FIG. 6 of the present invention, and a thin film transistor was produced using the thin film as a material will be described below. First, a non-dope is placed in the deposition chamber 603 which can be depressurized.
A silicon evaporator 606 of polycrystalline silicon is placed within the board 207, a Corning #7059 substrate is mounted on the support, and a base pressure of approximately 1 is maintained in the deposition chamber.
After exhausting to a pressure of ×10 −7 Torr, H 2 gas with a purity of 99.999% was introduced into the deposition chamber through the gas introduction pipe 505 so that the hydrogen partial pressure P H became 1×10 −4 Torr. The gas introduction pipe 505 used has an inner diameter of 2 mm.
There is a 2cm gas outlet in the loop-shaped part at the end.
I used one with holes of 0.5 mm at intervals. Next, the high frequency coil 610 (diameter 5 mm)
A high frequency of 13.56 MHz was applied and the output was set to 100 W to form a high frequency plasma atmosphere inside the coil. On the other hand, while the supports 611-1 and 611-2 are being rotated, the heating device 612 is put into operation and the heating device 612 is turned on.
It was heated to 475°C. Next, the evaporator 606 was irradiated with an electrogun 608 to cause the heated silicon particles to fly.
The power of the electrogun at this time is approximately 0.5KW
It was hot. In this way, a 5000 Å thick polycrystalline silicon thin film was formed in 50 minutes. Using this thin film, a thin film transistor was fabricated using the same process as in the previous example. The table below shows the amount of hydrogen contained in the film, the etching rate of the film, and the effective mobility of the thin film transistor in this example. At the same time, data for the case where the hydrogen partial pressure was 4×10 -4 Torr and the case where the film was formed without introducing hydrogen were also shown.

【表】 PH2=1×10-4Torrの水素分圧で膜を形成した
トランジスタでは、ドレイン電圧VD、ゲート電
圧VGを40Vで連続印加後の電流変化(経時変化)
が全くなく、移動度も2.4と大きく良好なトラン
ジスタ特性を示した。それに対し水素量の多い場
合は経時変化が大きく、水素の少ない場合は移動
度が小さいという結果を得た。
[Table] Current change (change over time) after continuous application of drain voltage V D and gate voltage V G of 40 V in a transistor formed with a hydrogen partial pressure of P H2 = 1 × 10 -4 Torr
It exhibited excellent transistor characteristics with no loss of energy and a mobility of 2.4. On the other hand, when the amount of hydrogen is large, the change over time is large, and when the amount of hydrogen is small, the mobility is small.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の半導体素子を作製するため
の工程を説明する模式的工程図、第2図は本発明
の半導体素子の特性を測定する為の回路を模式的
に示した説明図、第3図、第5図、第6図は各々
本発明に係わる半導体膜作製装置の例を説明する
為の模式的説明図、第4図は本発明の半導体素子
のVD−ID特性の一例を示す説明図である。 100……基板、101……半導体層、102
……電極層、105……絶縁層。
FIG. 1 is a schematic process diagram illustrating the steps for manufacturing the semiconductor device of the present invention, and FIG. 2 is an explanatory diagram schematically showing a circuit for measuring the characteristics of the semiconductor device of the present invention. FIG. 3, FIG. 5, and FIG. 6 are schematic explanatory diagrams for explaining an example of the semiconductor film manufacturing apparatus according to the present invention, and FIG. 4 is a diagram showing the V D -I D characteristics of the semiconductor element of the present invention. It is an explanatory diagram showing an example. 100...Substrate, 101...Semiconductor layer, 102
... Electrode layer, 105 ... Insulating layer.

Claims (1)

【特許請求の範囲】 1 3atomic%以下の水素原子を含有し、且つ混
合比が容量比で1:3:6の弗酸(50vol%水溶
液):硝酸(d=1.38、60vol%水溶液):氷酢酸
から成るエツチング液によるエツチング速度が
20A゜/sec以下の特性を有する多結晶シリコン薄
膜半導体層でその主要部が構成されている事を特
徴とする半導体素子。 2 前記半導体層のX線回折パターン又は電子線
回折パターンによる(220)の回折強度の全回折
強度に対する割合が30%以上である特許請求の範
囲第1項記載の半導体素子。 3 前記半導体層の平均結晶粒径が200A゜以上で
ある特許請求の範囲第1項に記載の半導体素子。 4 前記半導体層がガラス製基板に形成されてあ
る特許請求の範囲第1項に記載の半導体素子。
[Claims] Hydrofluoric acid (50 vol% aqueous solution): Nitric acid (d=1.38, 60 vol% aqueous solution): Ice, containing 1.3 atomic% or less hydrogen atoms and having a mixing ratio of 1:3:6 by volume. The etching speed with etching solution consisting of acetic acid is
A semiconductor device characterized in that its main part is composed of a polycrystalline silicon thin film semiconductor layer having a characteristic of 20 A°/sec or less. 2. The semiconductor device according to claim 1, wherein the ratio of the diffraction intensity of (220) to the total diffraction intensity according to the X-ray diffraction pattern or the electron beam diffraction pattern of the semiconductor layer is 30% or more. 3. The semiconductor device according to claim 1, wherein the average crystal grain size of the semiconductor layer is 200 A° or more. 4. The semiconductor device according to claim 1, wherein the semiconductor layer is formed on a glass substrate.
JP56182653A 1981-11-13 1981-11-13 Semiconductor element Granted JPS5884465A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56182653A JPS5884465A (en) 1981-11-13 1981-11-13 Semiconductor element
DE19823241959 DE3241959A1 (en) 1981-11-13 1982-11-12 Semiconductor component
US07/188,677 US4905072A (en) 1981-11-13 1988-04-29 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56182653A JPS5884465A (en) 1981-11-13 1981-11-13 Semiconductor element

Publications (2)

Publication Number Publication Date
JPS5884465A JPS5884465A (en) 1983-05-20
JPH021366B2 true JPH021366B2 (en) 1990-01-11

Family

ID=16122071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56182653A Granted JPS5884465A (en) 1981-11-13 1981-11-13 Semiconductor element

Country Status (1)

Country Link
JP (1) JPS5884465A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066825A (en) * 1983-09-22 1985-04-17 Toshiba Corp Manufacture of semiconductor device
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511329A (en) * 1978-07-08 1980-01-26 Shunpei Yamazaki Semiconductor device
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS55154726A (en) * 1979-05-22 1980-12-02 Shunpei Yamazaki Manufacture of semiconductor device
JPS56138929A (en) * 1980-03-31 1981-10-29 Canon Inc Component solution for etching
JPH021367A (en) * 1988-06-09 1990-01-05 Fuji Photo Film Co Ltd Thermal recording material
JPH021365A (en) * 1988-06-09 1990-01-05 Honshu Paper Co Ltd Thermal recording material

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5511329A (en) * 1978-07-08 1980-01-26 Shunpei Yamazaki Semiconductor device
JPS5550663A (en) * 1978-10-07 1980-04-12 Shunpei Yamazaki Semiconductor device and method of fabricating the same
JPS55151329A (en) * 1979-05-14 1980-11-25 Shunpei Yamazaki Fabricating method of semiconductor device
JPS55154726A (en) * 1979-05-22 1980-12-02 Shunpei Yamazaki Manufacture of semiconductor device
JPS56138929A (en) * 1980-03-31 1981-10-29 Canon Inc Component solution for etching
JPH021367A (en) * 1988-06-09 1990-01-05 Fuji Photo Film Co Ltd Thermal recording material
JPH021365A (en) * 1988-06-09 1990-01-05 Honshu Paper Co Ltd Thermal recording material

Also Published As

Publication number Publication date
JPS5884465A (en) 1983-05-20

Similar Documents

Publication Publication Date Title
JP4392477B2 (en) Polycrystalline semiconductor member and method for producing the same
US5965904A (en) Semiconductor device comprising silicon semiconductor layer
US4905072A (en) Semiconductor element
JPS58199564A (en) Semiconductor element
US4625224A (en) Thin film transistor having polycrystalline silicon layer with 0.01 to 5 atomic % chlorine
US4804640A (en) Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film
US4741964A (en) Structure containing hydrogenated amorphous silicon and process
US5479875A (en) Formation of highly oriented diamond film
TW200842199A (en) Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP2000012870A (en) Multistage cvd method for thin-film transistor
US6326226B1 (en) Method of crystallizing an amorphous film
Zhou et al. Growth of amorphous-layer-free microcrystalline silicon on insulating glass substrates by plasma-enhanced chemical vapor deposition
JPH04218928A (en) Thin film semiconductor device and manufacture thereof, and method for depositing silicon thin film
JPH021367B2 (en)
JPH021366B2 (en)
JPH021365B2 (en)
JPH0628313B2 (en) Semiconductor element
Chung et al. Microstructure and electric properties of the PZT thin films fabricated by ECR PECVD: the effects of an interfacial layer and rapid thermal annealing
JPH05259458A (en) Manufacture of semiconductor device
JPH04318973A (en) Thin film transistor and manufacture thereof
KR100786801B1 (en) The method for fabricating high-quality polycrystalline silicon thin films by applying the epitaxial silicon layer and electronic device comprising the same
GB2179679A (en) Forming a dielectric film and semiconductor device including said film
JP2856533B2 (en) Method for manufacturing polycrystalline silicon thin film
KR860000161B1 (en) In-sb compound crystal semiconductor and method of its manufacturing
JPH0562913A (en) Deposition film forming method