JPH02135822A - アナログ／ディジタル変換装置 - Google Patents
アナログ／ディジタル変換装置Info
- Publication number
- JPH02135822A JPH02135822A JP29053188A JP29053188A JPH02135822A JP H02135822 A JPH02135822 A JP H02135822A JP 29053188 A JP29053188 A JP 29053188A JP 29053188 A JP29053188 A JP 29053188A JP H02135822 A JPH02135822 A JP H02135822A
- Authority
- JP
- Japan
- Prior art keywords
- sum
- analog signal
- addition
- conversion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、アナログ／ディジタル変換装置、特にワン
チップマイクロコンピュータに内蔵されるのに適してい
るアナログ／ディジタル変換装置（以下Ａ／Ｄコンバー
タと記す）に関する。
チップマイクロコンピュータに内蔵されるのに適してい
るアナログ／ディジタル変換装置（以下Ａ／Ｄコンバー
タと記す）に関する。
〈従来の技術〉
近年、マイクロコンピュータが各種機器の制御に利用さ
れるようになっており、特に安価な８ビツトのワンチッ
プマイクロコンピュータがよく普及している。マイクロ
コンピュータにはＡ／Ｄコンバータが内蔵されているが
、その分解能はマイクロコンピュータ自身のビット数に
対応したものとなるので、８ビツトのマイクロコンピュ
ータの場合にはＡ／Ｄコンバータの分解能も８ビツトに
対応したものとなり、それより高い分解能は得られない
のが普通である。
れるようになっており、特に安価な８ビツトのワンチッ
プマイクロコンピュータがよく普及している。マイクロ
コンピュータにはＡ／Ｄコンバータが内蔵されているが
、その分解能はマイクロコンピュータ自身のビット数に
対応したものとなるので、８ビツトのマイクロコンピュ
ータの場合にはＡ／Ｄコンバータの分解能も８ビツトに
対応したものとなり、それより高い分解能は得られない
のが普通である。
〈発明が解決しようとする課題〉
このように、Ａ／Ｄコンバータの分解能はそのビット数
によって制約されるため、それ以上の分解能が要求され
るシステムの場合には、別に高分解能のＡ／Ｄコンバー
タを付加し、あるいは変換範囲を限定して使用する等の
手段が採られており。
によって制約されるため、それ以上の分解能が要求され
るシステムの場合には、別に高分解能のＡ／Ｄコンバー
タを付加し、あるいは変換範囲を限定して使用する等の
手段が採られており。
コストアップの一因となったり、制御機能が制約された
りするという問題があった。
りするという問題があった。
この発明はこのような問題点に着目し、マイクロコンピ
ュータのビット数に対応する以上の分解能を持つＡ／Ｄ
コンバータを得ることを目的としてなされたものである
。
ュータのビット数に対応する以上の分解能を持つＡ／Ｄ
コンバータを得ることを目的としてなされたものである
。
〈課題を解決するための手段〉
上述の目的を達成するために、この発明では、加算値を
微小幅ずつ変化させる加算値切換回路と、入力されるア
ナログ信号にこの加算値切換回路により生成された加算
値を加算する加算回路とを設け、加算値が変化するごと
に、加算値が加算されたアナログ信号をディジタル（ｉ
号に変換するようにしている。加算値を変化させる幅は
、例えばマイクロコンピュータのビット数から決まる分
解能に相当する最小のアナログ信号幅の整数分の−の大
きさとすることが望ましく、加算値をこの変化幅で順次
変化させながらアナログ信号に加算し、加算値の変化の
各段階ごとにＡ／Ｄ変換するという操作を上記の整数（
以下ｎとする）回繰り返すのである。
微小幅ずつ変化させる加算値切換回路と、入力されるア
ナログ信号にこの加算値切換回路により生成された加算
値を加算する加算回路とを設け、加算値が変化するごと
に、加算値が加算されたアナログ信号をディジタル（ｉ
号に変換するようにしている。加算値を変化させる幅は
、例えばマイクロコンピュータのビット数から決まる分
解能に相当する最小のアナログ信号幅の整数分の−の大
きさとすることが望ましく、加算値をこの変化幅で順次
変化させながらアナログ信号に加算し、加算値の変化の
各段階ごとにＡ／Ｄ変換するという操作を上記の整数（
以下ｎとする）回繰り返すのである。
〈作用〉
加算値の変化の各段階ごとにＡ／Ｄ変換するという操作
がｎ回繰り返されるので、従来は１個のディジタル信号
しか得られなかったある値のアナログ信号に対して、ｎ
個のディジタル信号が得られ、このｎ個のディジタル値
は、加算処理される前のアナログ信号の大きさに応じて
途中から最終桁に１がプラスされた値となる。すなわち
、従来の処理の場合の１ ／ ｎの幅でアナログ信号を
きざんでＡ／Ｄ変換したことになり、実質的には分解能
がｎ倍に向上したことと同等な結果が得られるのである
。
がｎ回繰り返されるので、従来は１個のディジタル信号
しか得られなかったある値のアナログ信号に対して、ｎ
個のディジタル信号が得られ、このｎ個のディジタル値
は、加算処理される前のアナログ信号の大きさに応じて
途中から最終桁に１がプラスされた値となる。すなわち
、従来の処理の場合の１ ／ ｎの幅でアナログ信号を
きざんでＡ／Ｄ変換したことになり、実質的には分解能
がｎ倍に向上したことと同等な結果が得られるのである
。
〈実施例〉
次に一実施例について説明する。
第１図において、ｌはマイクロコンピュータであり、Ｃ
ＰＵ（図示せず）によって制御される加算値制御ポート
２、アナログ入力ポート３、Ａ／Ｄ変換回路４等を備え
ている。また５は加算値切換回路、６は加算回路、７は
アナログ信号入力部である。
ＰＵ（図示せず）によって制御される加算値制御ポート
２、アナログ入力ポート３、Ａ／Ｄ変換回路４等を備え
ている。また５は加算値切換回路、６は加算回路、７は
アナログ信号入力部である。
加算値切換回路５は加算値制御ポート２からの制御出力
に応じて加算電圧を出力し、この加算電圧が加算回路６
でアナログ信号入力部７から入力されたアナログ信号に
加算される。そして入力ポート３に入力されてＡ／Ｄ変
換回路４でディジタル信号に変換される。この操作は加
算電圧が微小幅ずつ変化するごとに繰り返されるのであ
り、加算電圧の波形は、図に例示したように例えば一定
量ずつ段階的に増加して元に戻るという形状となる。
に応じて加算電圧を出力し、この加算電圧が加算回路６
でアナログ信号入力部７から入力されたアナログ信号に
加算される。そして入力ポート３に入力されてＡ／Ｄ変
換回路４でディジタル信号に変換される。この操作は加
算電圧が微小幅ずつ変化するごとに繰り返されるのであ
り、加算電圧の波形は、図に例示したように例えば一定
量ずつ段階的に増加して元に戻るという形状となる。
第２図にこのようなＡ／Ｄ変換手順のサブルーチンの一
例を示す。ここで、Ｃは加算電圧、ＡＤはＡ／Ｄ変換で
得られたディジタル値、δは加算電圧のきざみ値、ｎは
加算及び変換の繰り返し回数である。
例を示す。ここで、Ｃは加算電圧、ＡＤはＡ／Ｄ変換で
得られたディジタル値、δは加算電圧のきざみ値、ｎは
加算及び変換の繰り返し回数である。
次に具体的な数字を挙げて説明する。８ビツトＡ／Ｄコ
ンバータを内蔵したマイクロコンピュータにおいて、例
えばＯｖ〜５．１０ＶをＡ／Ｄ変換範囲と考えた場合、
分解能は０．０２Ｖ（＝５゜１０Ｖ／２５５）となる、
そこで加算値制御ポート４の制御出力を操作して、０．
０２Ｖを４等分した５ｍＶを加算定数（上述の加算電圧
のきざみ値δ）として用い、これをＯｖに順次前えなか
らＡ／Ｄ変換を４回繰り返すと、得られたディジタル信
号の個数の和は何も操作を行わない場合の４倍となる。
ンバータを内蔵したマイクロコンピュータにおいて、例
えばＯｖ〜５．１０ＶをＡ／Ｄ変換範囲と考えた場合、
分解能は０．０２Ｖ（＝５゜１０Ｖ／２５５）となる、
そこで加算値制御ポート４の制御出力を操作して、０．
０２Ｖを４等分した５ｍＶを加算定数（上述の加算電圧
のきざみ値δ）として用い、これをＯｖに順次前えなか
らＡ／Ｄ変換を４回繰り返すと、得られたディジタル信
号の個数の和は何も操作を行わない場合の４倍となる。
これは、１０ビツトＡ／Ｄコンバータを使用した場合と
同等の結果であり、それだけ分解能が向上されたことに
なるのである。
同等の結果であり、それだけ分解能が向上されたことに
なるのである。
なお、この操作に要する時間はこのような操作を行わな
い場合の約４倍となるので、入力されるアナログ信号の
変化が激しく、これを細かい時間間隔で精度よく監視す
るような用途には適していない、しかし、通常のワンチ
ップマイクロコンピュータはＡ／Ｄ変換の所要時間が数
十μｓｅｃ程度と相当高速であるから、かなりの用途に
は支障なく使用することができる。また、変換精度は１
〜３ ＬＳＢで高い精度は保証されていないのが実態で
あるが、現在市販されているものの実力は非常に優れて
いるので、高分解能Ａ／Ｄコンバータと同等の性能を得
ることも可能であり、更に多段階制御やリニア制御化へ
の有効な手段としても応用することが可能である。
い場合の約４倍となるので、入力されるアナログ信号の
変化が激しく、これを細かい時間間隔で精度よく監視す
るような用途には適していない、しかし、通常のワンチ
ップマイクロコンピュータはＡ／Ｄ変換の所要時間が数
十μｓｅｃ程度と相当高速であるから、かなりの用途に
は支障なく使用することができる。また、変換精度は１
〜３ ＬＳＢで高い精度は保証されていないのが実態で
あるが、現在市販されているものの実力は非常に優れて
いるので、高分解能Ａ／Ｄコンバータと同等の性能を得
ることも可能であり、更に多段階制御やリニア制御化へ
の有効な手段としても応用することが可能である。
〈発明の効果〉
上述の実施例から明らかなように、この発明のＡ／Ｄコ
ンバータは、微小幅ずつ変化する加算値を入力されるア
ナログ信号に加算し、加算値が変化するごとにＡ／Ｄ変
換するようにしたものであり、通常の処理によって得ら
れる分解能よりも高い分解能を得ることができる。
ンバータは、微小幅ずつ変化する加算値を入力されるア
ナログ信号に加算し、加算値が変化するごとにＡ／Ｄ変
換するようにしたものであり、通常の処理によって得ら
れる分解能よりも高い分解能を得ることができる。
特に最も普及している８ビツトワンチツプマイクロコン
ピユータに内蔵されているＡ／Ｄコンバータに応用すれ
ば、８ビツトを越えるビット数のものに匹敵する分解能
を得ることができる。従って、高分解能のＡ／Ｄコンバ
ータを付加したり、変換範囲を限定して制御機能が制約
されたりするということもなく、普及率が高く安価であ
るという特長を生かしながら、ワンチップマイクロコン
ピュータを使用してより高精度な制御を行うことが可能
となるのである。
ピユータに内蔵されているＡ／Ｄコンバータに応用すれ
ば、８ビツトを越えるビット数のものに匹敵する分解能
を得ることができる。従って、高分解能のＡ／Ｄコンバ
ータを付加したり、変換範囲を限定して制御機能が制約
されたりするということもなく、普及率が高く安価であ
るという特長を生かしながら、ワンチップマイクロコン
ピュータを使用してより高精度な制御を行うことが可能
となるのである。
第１図はこの発明の一実施例の要部のブロック図、第２
図はサブルーチンの制御手順を示すフローチャートであ
る。 １・・・マイクロコンピュータ、４・・・Ａ／Ｄ変換回
路、５・・・加算値切換回路、６・・・加算回路、７・
・・アナログ信号入力部。
図はサブルーチンの制御手順を示すフローチャートであ
る。 １・・・マイクロコンピュータ、４・・・Ａ／Ｄ変換回
路、５・・・加算値切換回路、６・・・加算回路、７・
・・アナログ信号入力部。
Claims (1)
- （１）加算値を微小幅ずつ変化させる加算値切換回路と
、 入力されるアナログ信号に上記加算値切換回路により生
成された加算値を加算する加算回路と、加算値が変化す
るごとに、加算値が加算されたアナログ信号をディジタ
ル信号に変換する変換回路、 とを備えたことを特徴とするアナログ／ディジタル変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29053188A JPH02135822A (ja) | 1988-11-16 | 1988-11-16 | アナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29053188A JPH02135822A (ja) | 1988-11-16 | 1988-11-16 | アナログ／ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135822A true JPH02135822A (ja) | 1990-05-24 |
Family
ID=17757233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29053188A Pending JPH02135822A (ja) | 1988-11-16 | 1988-11-16 | アナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135822A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567521A (en) * | 1979-07-02 | 1981-01-26 | Kenkichi Tsukamoto | Ad conversion system |
| JPS6048622A (ja) * | 1983-08-29 | 1985-03-16 | Shimadzu Corp | Ａ／ｄ変換装置 |
| JPS6064525A (ja) * | 1983-07-29 | 1985-04-13 | ア−ル・アラン・ベルチヤ− | Ａ−ｄ変換及びｄ−ａ変換方法及び装置 |
-
1988
- 1988-11-16 JP JP29053188A patent/JPH02135822A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567521A (en) * | 1979-07-02 | 1981-01-26 | Kenkichi Tsukamoto | Ad conversion system |
| JPS6064525A (ja) * | 1983-07-29 | 1985-04-13 | ア−ル・アラン・ベルチヤ− | Ａ−ｄ変換及びｄ−ａ変換方法及び装置 |
| JPS6048622A (ja) * | 1983-08-29 | 1985-03-16 | Shimadzu Corp | Ａ／ｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980079445A (ko) | 바이폴라 소자균분 디지탈아날로그 신호변환을 수행하는 방법 및 장치 | |
| US4668989A (en) | Fading circuit for video signals | |
| JPH02135822A (ja) | アナログ／ディジタル変換装置 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| JPS63290413A (ja) | ディジタル信号処理回路 | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| JPH0446418A (ja) | ディジタル／アナログコンバータ装置 | |
| US4346368A (en) | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input | |
| JPH0582784B2 (ja) | ||
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| US4866443A (en) | A/D converter having multiplication function | |
| JPH08195677A (ja) | Ｄ／ａ変換器 | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| JPH04170225A (ja) | Ａ／ｄ変換装置 | |
| SU809540A1 (ru) | Цифро-аналоговый преобразователь | |
| JPS57123730A (en) | Da converting circuit | |
| KR900007135Y1 (ko) | 인버터의 다단속도 제어회로 | |
| SU1241476A1 (ru) | Логарифмический цифроаналоговый преобразователь | |
| JPS6128423Y2 (ja) | ||
| JPS6217771B2 (ja) | ||
| JPH0214606A (ja) | 可変減衰器 | |
| JPH0758640A (ja) | Ｄ／ａコンバータ | |
| JPS62132430A (ja) | 除算型ｄａコンバ−タ | |
| JPH0736490B2 (ja) | 任意波形発生装置 |