JPH02133969A - ツェナダイオード - Google Patents
ツェナダイオードInfo
- Publication number
- JPH02133969A JPH02133969A JP28728188A JP28728188A JPH02133969A JP H02133969 A JPH02133969 A JP H02133969A JP 28728188 A JP28728188 A JP 28728188A JP 28728188 A JP28728188 A JP 28728188A JP H02133969 A JPH02133969 A JP H02133969A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode
- zener
- junction
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052787 antimony Inorganic materials 0.000 abstract description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 2
- 230000032683 aging Effects 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 10
- 230000005669 field effect Effects 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 125000002346 iodo group Chemical group I* 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は種々の電子回路に用いられる・ンエナダイオー
ド、とくに集積回路装置内に組み込むに適するツェナダ
イオードに関する。
ド、とくに集積回路装置内に組み込むに適するツェナダ
イオードに関する。
周知のようにツェナダイオードは、電子回路内にその動
作点を決める基準電圧の設定1回路部分に対する過電圧
保護等の目的で組み込まれる回路要素であって、個別素
子あるいは集積回路装置内に組み込まれた形で広く利用
されるが、よく知られているようにその構成は非常に簡
単なもので、本質的には互いに逆の導電形の2個の半導
体層間に不純物濃度が急変するpn接合である゛ツェナ
接合を形成し、2個の半導体層の不純物濃度差で決まる
このツェナ接合のアバランシェブレークダウン電圧をツ
ェナ電圧とするものである。第5図にこのツェナダイオ
ードの一般的な構造を示す。
作点を決める基準電圧の設定1回路部分に対する過電圧
保護等の目的で組み込まれる回路要素であって、個別素
子あるいは集積回路装置内に組み込まれた形で広く利用
されるが、よく知られているようにその構成は非常に簡
単なもので、本質的には互いに逆の導電形の2個の半導
体層間に不純物濃度が急変するpn接合である゛ツェナ
接合を形成し、2個の半導体層の不純物濃度差で決まる
このツェナ接合のアバランシェブレークダウン電圧をツ
ェナ電圧とするものである。第5図にこのツェナダイオ
ードの一般的な構造を示す。
第5図において、基板やエピタキシャル層である半導体
領域13はこの例ではn形であって、その表面から一方
のダイオード層としてp形層14がかなり高い不純物濃
度例えば10I#原子/ cd程度の濃度で拡散され、
このp形層14内に他方のダイオード層としてn形層1
5がより高い不純物濃度例えば1Qffl原子/ cj
程度の濃度でかつ図示のようにより浅く拡散される。こ
のP形層14とn形1115との間のρn接合がツェナ
接合であって、従来のツェナダイオード構造ではこのツ
ェナ接合を形成するために、一方のダイオード層内に他
方のダイオード層をいわば入れ子構造で拡散するので、
後から拡散する他方のダイオード層の方の不純物濃度値
が一方のダイオード層の不純物濃度値よりも常に2〜3
桁程度以上高く選定される。
領域13はこの例ではn形であって、その表面から一方
のダイオード層としてp形層14がかなり高い不純物濃
度例えば10I#原子/ cd程度の濃度で拡散され、
このp形層14内に他方のダイオード層としてn形層1
5がより高い不純物濃度例えば1Qffl原子/ cj
程度の濃度でかつ図示のようにより浅く拡散される。こ
のP形層14とn形1115との間のρn接合がツェナ
接合であって、従来のツェナダイオード構造ではこのツ
ェナ接合を形成するために、一方のダイオード層内に他
方のダイオード層をいわば入れ子構造で拡散するので、
後から拡散する他方のダイオード層の方の不純物濃度値
が一方のダイオード層の不純物濃度値よりも常に2〜3
桁程度以上高く選定される。
第4図はこのツェナ接合のもつツェナ電圧Vzを後から
拡散する他方のダイオード層この例ではn形層15の不
純物濃度Cの関数として示すもので、図かられかるよう
にこのn形層15の不純物濃度つまり両ダイオード層1
4および15の不純物濃度差を制御することによって所
望値のツェナ電圧Vzを得ることができる。なおこの際
、ツェナ接合の両側の半導体層間の不純物濃度差が大き
ければ大きい程、この接合のツェナ電圧Vxは図示のよ
うに低下する(噴量がある。
拡散する他方のダイオード層この例ではn形層15の不
純物濃度Cの関数として示すもので、図かられかるよう
にこのn形層15の不純物濃度つまり両ダイオード層1
4および15の不純物濃度差を制御することによって所
望値のツェナ電圧Vzを得ることができる。なおこの際
、ツェナ接合の両側の半導体層間の不純物濃度差が大き
ければ大きい程、この接合のツェナ電圧Vxは図示のよ
うに低下する(噴量がある。
このように構成されたツェナダイオードでは、半導体領
域130表面を覆う酸化lllI20に明けた窓を介し
てアルミ等の電極M16をp形層14およびn形層15
にそれぞれ導電接触させることにより、それ用の1対の
接続端子が導出される。
域130表面を覆う酸化lllI20に明けた窓を介し
てアルミ等の電極M16をp形層14およびn形層15
にそれぞれ導電接触させることにより、それ用の1対の
接続端子が導出される。
ところが上述の従来のツェナダイオードでは、外気の影
響を受けてツェナ電圧が経時的に変化したり、非導通動
作時に僅かではあるが漏洩電流が流れたりする間nがあ
り、この原因は以下に説明するようにいずれもツェナ接
合の半導体表面部の状態にあると考えられる。
響を受けてツェナ電圧が経時的に変化したり、非導通動
作時に僅かではあるが漏洩電流が流れたりする間nがあ
り、この原因は以下に説明するようにいずれもツェナ接
合の半導体表面部の状態にあると考えられる。
第5図において、ツェナ接合を形成するP形層14およ
びn形層15のいずれも不純物濃度はもちろん半導体表
面部において最も高くなり、従って接合の両側の不純物
濃度差はこの表面部において最も大きくなる。さて前述
のようにこの不純物濃度差が大きい程ツェナ電圧は低下
するから、この従来構造のツェナダイオードでは、ツェ
ナ接合のもつツェナ電圧はその半導体表面部において最
も低く、従ってそのツェナ電圧Vzは半導体表面部のツ
ェナ接合によって決定されていると考えられる。
びn形層15のいずれも不純物濃度はもちろん半導体表
面部において最も高くなり、従って接合の両側の不純物
濃度差はこの表面部において最も大きくなる。さて前述
のようにこの不純物濃度差が大きい程ツェナ電圧は低下
するから、この従来構造のツェナダイオードでは、ツェ
ナ接合のもつツェナ電圧はその半導体表面部において最
も低く、従ってそのツェナ電圧Vzは半導体表面部のツ
ェナ接合によって決定されていると考えられる。
ところが、よく知られているようにこの半導体表面部は
最も外気の影響を受けやすい所で、酸化膜20等を介し
て外気中の水分等が半導体表面のツェナ接合部に侵入す
ると、ツェナ電圧がその影響を受けて変化しやすくなる
のである。
最も外気の影響を受けやすい所で、酸化膜20等を介し
て外気中の水分等が半導体表面のツェナ接合部に侵入す
ると、ツェナ電圧がその影響を受けて変化しやすくなる
のである。
また、この半導体表面部のツェナ接合では、その両側の
P形層14およびn形層15の不純物準位がそれらに接
する酸化膜の影響を受けて変化しやすいので元々漏洩電
流がこの部分に発生しやすく、さらに外気の影響がそれ
に加わると漏洩電流が無視できない程度に大きくなって
しまうことが生じうるのである。
P形層14およびn形層15の不純物準位がそれらに接
する酸化膜の影響を受けて変化しやすいので元々漏洩電
流がこの部分に発生しやすく、さらに外気の影響がそれ
に加わると漏洩電流が無視できない程度に大きくなって
しまうことが生じうるのである。
本発明はかかる問題点を解決して、ツェナ電圧や非導通
時の漏洩電流の経時変化が少ないツェナダイオードを提
供することを目的とする。
時の漏洩電流の経時変化が少ないツェナダイオードを提
供することを目的とする。
この目的は本発明によれば、ツェナダイオードを一方の
導電形の半導体領域と、この半導体領域の表面からそれ
より高い不純物濃度で拡散された一方の導電形の一方の
ダイオード層と、この一方のダイオード層の表面部を取
り込んでそれより浅く半導体領域の表面から拡散された
他方の導電形の他方のダイオード層とで構成し、両ダイ
オード眉間のpn接合をツェナ接合とし、半導体領域お
よび他方のダイオード層からツェナダイオード用の接続
端子をそれぞれ導出することによって達成される。
導電形の半導体領域と、この半導体領域の表面からそれ
より高い不純物濃度で拡散された一方の導電形の一方の
ダイオード層と、この一方のダイオード層の表面部を取
り込んでそれより浅く半導体領域の表面から拡散された
他方の導電形の他方のダイオード層とで構成し、両ダイ
オード眉間のpn接合をツェナ接合とし、半導体領域お
よび他方のダイオード層からツェナダイオード用の接続
端子をそれぞれ導出することによって達成される。
上記構成中の一方および他方のダイオード層はいずれも
半導体領域の表面から拡散されるが、本発明では他方の
ダイオード層を一方のダイオード層よりも不純物濃度を
高くかつ浅く拡散して、方のダイオード層の半導体表面
部をその中に取り込ませてしまうことにより、ツェナ接
合を他方のダイオード層の底面と一方のダイオード層と
の間にだけ形成し、このツェナ接合が半導体表面部には
形成されないようにする。vA言すれば、本発明による
ツェナダイオードではツェナ接合が専ら半導体内部に形
成されるので、外気の影響や半導体表面上の酸化膜の影
響を受けることがなくなり、ツェナ電圧の経時的変化や
ツェナ接合の漏洩電流を実質上なくすことができる。
半導体領域の表面から拡散されるが、本発明では他方の
ダイオード層を一方のダイオード層よりも不純物濃度を
高くかつ浅く拡散して、方のダイオード層の半導体表面
部をその中に取り込ませてしまうことにより、ツェナ接
合を他方のダイオード層の底面と一方のダイオード層と
の間にだけ形成し、このツェナ接合が半導体表面部には
形成されないようにする。vA言すれば、本発明による
ツェナダイオードではツェナ接合が専ら半導体内部に形
成されるので、外気の影響や半導体表面上の酸化膜の影
響を受けることがなくなり、ツェナ電圧の経時的変化や
ツェナ接合の漏洩電流を実質上なくすことができる。
なお、本発明においても一方および他方のダイオード層
はもちろん互いに逆導電形とされるが、本発明ではこの
内の一方のダイオード層の導電形は半導体領域と同じ一
方の導電形とされ、ツェナダイオード用の接続端子はこ
の一方の導電形の半導体領域と他方の導電形の他方のダ
イオード層からそれぞれ導出される。さらに本発明では
上記の構成にいうように、一方のダイオード層の不純物
濃度を同じ一方の導電形の半導体領域の不純物濃度より
も高くすることにより、不純物濃度の低い方の半導体領
域と他方のダイオード層との間のpn接合のアバランシ
ェブレークダウン電圧を不純物濃度の高い一方のダイオ
ード層と他方のダイオード層との間のpn接合のアバラ
ンシェブレークダウン電圧より高めて、ツェナ電圧がつ
ねに後者の電圧によって決まるようにする。
はもちろん互いに逆導電形とされるが、本発明ではこの
内の一方のダイオード層の導電形は半導体領域と同じ一
方の導電形とされ、ツェナダイオード用の接続端子はこ
の一方の導電形の半導体領域と他方の導電形の他方のダ
イオード層からそれぞれ導出される。さらに本発明では
上記の構成にいうように、一方のダイオード層の不純物
濃度を同じ一方の導電形の半導体領域の不純物濃度より
も高くすることにより、不純物濃度の低い方の半導体領
域と他方のダイオード層との間のpn接合のアバランシ
ェブレークダウン電圧を不純物濃度の高い一方のダイオ
ード層と他方のダイオード層との間のpn接合のアバラ
ンシェブレークダウン電圧より高めて、ツェナ電圧がつ
ねに後者の電圧によって決まるようにする。
以下、図を参照しながら本発明の詳細な説明する。第1
図は本発明によるツェナダイオードZDを完成時の状態
で例示するもので、それを構成する各半導体層の不純物
濃度Cの深さχに関する拡散プロフィルの例が第2図に
示されている。
図は本発明によるツェナダイオードZDを完成時の状態
で例示するもので、それを構成する各半導体層の不純物
濃度Cの深さχに関する拡散プロフィルの例が第2図に
示されている。
第1図において、半導体基板ないしはエピタキシャル層
である半導体領域5は、例えばボロンを不純物とするこ
の例ではn形であって、その不純物濃度は第2図のよう
に例えば1014原子/C−程度とされる。この半導体
領域1の表面から、一方のダイオード層7およびコンタ
クト層8が、いずれも半導体領域1と同じボロンを不純
物とするn形で、ただしそれよりは高い例えば第2図の
ように1OIa〜1019原子/C−程度の表面不純物
濃度で同時拡散され、その深さは例えば図のように2.
5〜3−とされる、他方のダイオード層10はもちろん
これとは逆のn形とされ、例えば砒素ないしはアンチモ
ンを不純物として、一方のダイオード層7より大きなパ
ターンで、かつこの例ではそれよりさらに高い第2図の
ように10!I原子/c−d程度の表面不純物濃度で拡
散され、その拡散深さは一方のダイオード層7よりは浅
く、例えば第2図のように1.5〜2−とされる。
である半導体領域5は、例えばボロンを不純物とするこ
の例ではn形であって、その不純物濃度は第2図のよう
に例えば1014原子/C−程度とされる。この半導体
領域1の表面から、一方のダイオード層7およびコンタ
クト層8が、いずれも半導体領域1と同じボロンを不純
物とするn形で、ただしそれよりは高い例えば第2図の
ように1OIa〜1019原子/C−程度の表面不純物
濃度で同時拡散され、その深さは例えば図のように2.
5〜3−とされる、他方のダイオード層10はもちろん
これとは逆のn形とされ、例えば砒素ないしはアンチモ
ンを不純物として、一方のダイオード層7より大きなパ
ターンで、かつこの例ではそれよりさらに高い第2図の
ように10!I原子/c−d程度の表面不純物濃度で拡
散され、その拡散深さは一方のダイオード層7よりは浅
く、例えば第2図のように1.5〜2−とされる。
なお、上述の一方および他方のダイオード層7およびl
Oは、いずれも通例のように気相拡散法やイオン注入法
を利用して拡散することができ、その実際上の工程順序
はいずれを先にしてもよい。
Oは、いずれも通例のように気相拡散法やイオン注入法
を利用して拡散することができ、その実際上の工程順序
はいずれを先にしてもよい。
また、前述のように一方のダイオード層7用のP形不純
物にボロンを、他方のダイオード層lO用のn形不純物
に砒素を用いる場合には、通例のようにそれらの拡散係
数の差を利用して両層の熱拡散工程を共通化しながら、
それらの拡散深さを上述のように互いに異ならせること
ができる。
物にボロンを、他方のダイオード層lO用のn形不純物
に砒素を用いる場合には、通例のようにそれらの拡散係
数の差を利用して両層の熱拡散工程を共通化しながら、
それらの拡散深さを上述のように互いに異ならせること
ができる。
さて、上述のように他方のダイオード層10の方の不純
物濃度が一方のダイオード層7よりも高いので、n形の
一方のダイオード層7の図の上部である半導体表面部は
n形の他方のダイオード層10内に取り込まれてしまい
、両者間に形成されるpn接合の両側では両層7および
10とも第2図かられかるようにこの例ではlQl#、
IQI!原子/cj程度の不純物濃度を有する。一方、
n形の半導体領域5とn形の他方のダイオード層lOと
の間にももう一つのpn接合が形成されるが、この接合
の両側では両層とも第2図かられかるように上の場合よ
りも低いこの例では10′6原子/C−程度の不純物濃
度を有する。従って、前者のpn接合の方のアバランシ
ェブレークダウン電圧の方が後者のpn接合よりも低く
、従ってこの一方および他方のダイオード層7および1
0間のpn接合がツェナ接合となり、この実施例ではそ
のツェナ電圧は前の第4図を参照すればわかるように6
〜9vとなる。
物濃度が一方のダイオード層7よりも高いので、n形の
一方のダイオード層7の図の上部である半導体表面部は
n形の他方のダイオード層10内に取り込まれてしまい
、両者間に形成されるpn接合の両側では両層7および
10とも第2図かられかるようにこの例ではlQl#、
IQI!原子/cj程度の不純物濃度を有する。一方、
n形の半導体領域5とn形の他方のダイオード層lOと
の間にももう一つのpn接合が形成されるが、この接合
の両側では両層とも第2図かられかるように上の場合よ
りも低いこの例では10′6原子/C−程度の不純物濃
度を有する。従って、前者のpn接合の方のアバランシ
ェブレークダウン電圧の方が後者のpn接合よりも低く
、従ってこの一方および他方のダイオード層7および1
0間のpn接合がツェナ接合となり、この実施例ではそ
のツェナ電圧は前の第4図を参照すればわかるように6
〜9vとなる。
以上のように構成された第1図のツェナダイオードZD
の1対の接続端子PおよびNは、半導体表面上の酸化膜
20に明けた窓を介して半導体領域5と同じn形のコン
タクト層8およびn形の他方のダイオード層10にそれ
ぞれ図示のように導電接触する電極膜16から導出され
る。
の1対の接続端子PおよびNは、半導体表面上の酸化膜
20に明けた窓を介して半導体領域5と同じn形のコン
タクト層8およびn形の他方のダイオード層10にそれ
ぞれ図示のように導電接触する電極膜16から導出され
る。
第3図は、本発明によるツェナダイオードZDをnチャ
ネルおよびpチャネル電界効果トランジスタ↑nおよび
tpとともに作り込んだ集積回路装置を例示するもので
ある。この例における基板1はP形で、その表面にn形
の埋込層2を拡散して置いた上で、エピタキシャル層3
をn形で成長させ、その表面から通例のようにn形の分
離層4を基板1に達する、ように深く拡散させてエピタ
キシャル層3を複数個の領域に接合分離し、図示のよう
にツェナダイオードZDをこの接合分離領域の一つに作
り込み、電界効果トランジスタTnおよびipを他の接
合骨gll fil域に作り込む、この内のnチャネル
電界効果トランジスタTn用には、通例のようにこのn
形の接合骨j!I fin域内にp形のウェル5をあら
かじめ拡散して置く要があるので、この工程を利用して
ツェナダイオードzO用の接合分離領域内にもウェル5
を同時拡散し、このp形のウェル5を本発明によるツェ
ナダイオードZDを作り込むための半導体領域とする。
ネルおよびpチャネル電界効果トランジスタ↑nおよび
tpとともに作り込んだ集積回路装置を例示するもので
ある。この例における基板1はP形で、その表面にn形
の埋込層2を拡散して置いた上で、エピタキシャル層3
をn形で成長させ、その表面から通例のようにn形の分
離層4を基板1に達する、ように深く拡散させてエピタ
キシャル層3を複数個の領域に接合分離し、図示のよう
にツェナダイオードZDをこの接合分離領域の一つに作
り込み、電界効果トランジスタTnおよびipを他の接
合骨gll fil域に作り込む、この内のnチャネル
電界効果トランジスタTn用には、通例のようにこのn
形の接合骨j!I fin域内にp形のウェル5をあら
かじめ拡散して置く要があるので、この工程を利用して
ツェナダイオードzO用の接合分離領域内にもウェル5
を同時拡散し、このp形のウェル5を本発明によるツェ
ナダイオードZDを作り込むための半導体領域とする。
ついで、電界効果トランジスタTnおよびtpを作り込
むべき表面範囲上に通例のようにゲート酸化膜を介して
ゲート6を設け、これをマスクとするイオン注入法によ
りまず例えばpチャネル電界効果トランジスタtp用に
ソース・ドレイン層9をp形で拡散するが、この例では
この際同時にツェナダイオードZD用に一方のダイオー
ド層7およびコンタクト層8を拡散する。この際の不純
物濃度は第1図の場合と同程度とし、その拡散深さは例
えば0.5tm程度とする。
むべき表面範囲上に通例のようにゲート酸化膜を介して
ゲート6を設け、これをマスクとするイオン注入法によ
りまず例えばpチャネル電界効果トランジスタtp用に
ソース・ドレイン層9をp形で拡散するが、この例では
この際同時にツェナダイオードZD用に一方のダイオー
ド層7およびコンタクト層8を拡散する。この際の不純
物濃度は第1図の場合と同程度とし、その拡散深さは例
えば0.5tm程度とする。
同様に、nチャネル電界効果トランジスタTn用にゲー
ト6をマスクとしてn形のソース・ドレイン層12をイ
オン注入法で拡散すると同時に・ツェナダイオードzO
用にも他方のダイオード層10をn形で拡散し、さらに
この例ではツェナダイオード用の接合骨if 領域であ
るn形のエピタキシャル層3の表面にもコンタクト層1
1をn形で拡散する。
ト6をマスクとしてn形のソース・ドレイン層12をイ
オン注入法で拡散すると同時に・ツェナダイオードzO
用にも他方のダイオード層10をn形で拡散し、さらに
この例ではツェナダイオード用の接合骨if 領域であ
るn形のエピタキシャル層3の表面にもコンタクト層1
1をn形で拡散する。
この不純物濃度は第1図と同程度とされが、その拡散深
さは前より浅(例えば0.2−とされる。これで半導体
層の拡散が終わって図示のように端子がそれぞれ導出さ
れるが、図では煩雑を避けるため酸化膜や電極膜が省略
されていることを了承されたい。
さは前より浅(例えば0.2−とされる。これで半導体
層の拡散が終わって図示のように端子がそれぞれ導出さ
れるが、図では煩雑を避けるため酸化膜や電極膜が省略
されていることを了承されたい。
この集積回路装置は、基板1および分離層4を端子Eを
介して通常のように接地した状態で使用される。電界効
果トランジスタTnおよびTpは、もちろんそれらのソ
ース端子S、ドレイン端子りおよびゲートGに所望の接
続を行なった上で使用されるが、この例でのツェナダイ
オードZDは、それ用の接合分離領域から導出した端子
Vに正の電源電圧を掛けた状態で使用する。これによっ
てツェナダイオードZDは接地電位から完全に電位的に
浮いた状態になるので、電子回路の任意の個所にこのツ
ェナダイオードZDを挿入ないしは接続して使用するこ
とができる。もちろんこの際には、ツェナダイオードZ
Dはその端子Nの方を正側にした状態で使用される。
介して通常のように接地した状態で使用される。電界効
果トランジスタTnおよびTpは、もちろんそれらのソ
ース端子S、ドレイン端子りおよびゲートGに所望の接
続を行なった上で使用されるが、この例でのツェナダイ
オードZDは、それ用の接合分離領域から導出した端子
Vに正の電源電圧を掛けた状態で使用する。これによっ
てツェナダイオードZDは接地電位から完全に電位的に
浮いた状態になるので、電子回路の任意の個所にこのツ
ェナダイオードZDを挿入ないしは接続して使用するこ
とができる。もちろんこの際には、ツェナダイオードZ
Dはその端子Nの方を正側にした状態で使用される。
この例からもわかるように、本発明によるツェナダイオ
ードは上述の実施例のばか種々の態様で実施しないしは
使用することができる。
ードは上述の実施例のばか種々の態様で実施しないしは
使用することができる。
以上述べたように本発明においては、一方の導電形の半
導体領域と、この半導体領域の表面からそれより高い不
純物濃度で拡散された一方の導電形の一方のダイオード
層と、この一方のダイオード層より浅く半導体領域の表
面から拡散された他方の導電形の他方のダイオード層と
でツェナダイオードを構成して、両ダイオード層間のp
n接合をツェナ接合とし、半導体領域および他方のダイ
オード層からそれぞれ接続端子を導出するようにしたの
で、他方のダイオード層内に一方のダイオード層の半導
体表面部を取り込ませて、ツェナ接合を他方のダイオー
ド層の底面と一方のダイオード層との間の半導体内部に
形成することにより、このツェナ接合を外気の影響や半
導体表面上の酸化膜の影響から有効に保護することがで
き、従ってツェナ電圧に経年変化がなくかつ漏洩電流が
非常に少ない高信頼性で高性能のツェナダイオードを本
発明により提供することができる。
導体領域と、この半導体領域の表面からそれより高い不
純物濃度で拡散された一方の導電形の一方のダイオード
層と、この一方のダイオード層より浅く半導体領域の表
面から拡散された他方の導電形の他方のダイオード層と
でツェナダイオードを構成して、両ダイオード層間のp
n接合をツェナ接合とし、半導体領域および他方のダイ
オード層からそれぞれ接続端子を導出するようにしたの
で、他方のダイオード層内に一方のダイオード層の半導
体表面部を取り込ませて、ツェナ接合を他方のダイオー
ド層の底面と一方のダイオード層との間の半導体内部に
形成することにより、このツェナ接合を外気の影響や半
導体表面上の酸化膜の影響から有効に保護することがで
き、従ってツェナ電圧に経年変化がなくかつ漏洩電流が
非常に少ない高信頼性で高性能のツェナダイオードを本
発明により提供することができる。
本発明はB i CMO3形等の集積回路装置内への組
み込み用ツェナダイオードにとくに通し、実施例からも
わかるように集積回路装置の製造プロセスをなんら変更
することなく本発明によるツェナダイオードをそれに組
み込んで上述の効果を発揮することができる。
み込み用ツェナダイオードにとくに通し、実施例からも
わかるように集積回路装置の製造プロセスをなんら変更
することなく本発明によるツェナダイオードをそれに組
み込んで上述の効果を発揮することができる。
第1図から第4図までが本発明に関し、第1図は本発明
によるツェナダイオードの一実施例の断面図、第2図は
それを構成する各半導゛体層の不純物拡散プロフィルを
例示する線図、第3図は本発明によるツェナダイオード
を集積回路装置に組み込んだ例の断面図、第4図はダイ
オード層の不純物濃度とツェナ電圧との相関線図である
。第5図は従来技術によるツェナダイオードの断面図で
ある。図において、
によるツェナダイオードの一実施例の断面図、第2図は
それを構成する各半導゛体層の不純物拡散プロフィルを
例示する線図、第3図は本発明によるツェナダイオード
を集積回路装置に組み込んだ例の断面図、第4図はダイ
オード層の不純物濃度とツェナ電圧との相関線図である
。第5図は従来技術によるツェナダイオードの断面図で
ある。図において、
Claims (1)
- 一方の導電形の半導体領域と、この半導体領域の表面か
らそれより高い不純物濃度で拡散された一方の導電形の
一方のダイオード層と、この一方のダイオード層の表面
部を取り込んでそれより浅く半導体領域の表面から拡散
された他方の導電形の他方のダイオード層とを備えてな
り、両ダイオード層間のpn接合をツェナ接合とし、半
導体領域および他方のダイオード層からそれぞれ接続端
子を導出してなるツェナダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28728188A JPH02133969A (ja) | 1988-11-14 | 1988-11-14 | ツェナダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28728188A JPH02133969A (ja) | 1988-11-14 | 1988-11-14 | ツェナダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02133969A true JPH02133969A (ja) | 1990-05-23 |
Family
ID=17715369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28728188A Pending JPH02133969A (ja) | 1988-11-14 | 1988-11-14 | ツェナダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02133969A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4978484A (ja) * | 1972-11-30 | 1974-07-29 | ||
JPS51120675A (en) * | 1975-04-16 | 1976-10-22 | Nippon Denso Co Ltd | Double diffusion type diode |
JPS5543861A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Zener diode |
-
1988
- 1988-11-14 JP JP28728188A patent/JPH02133969A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4978484A (ja) * | 1972-11-30 | 1974-07-29 | ||
JPS51120675A (en) * | 1975-04-16 | 1976-10-22 | Nippon Denso Co Ltd | Double diffusion type diode |
JPS5543861A (en) * | 1978-09-25 | 1980-03-27 | Hitachi Ltd | Zener diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
KR950012705A (ko) | 정전방전 보호회로의 트랜지스터 및 그 제조방법 | |
CN1152436C (zh) | 绝缘体基硅场效应晶体管及其形成工艺和绝缘体基硅网络 | |
US5113234A (en) | Semiconductor device having reduced contact resistance between diffusion regions and wiring layer | |
KR20190140220A (ko) | 정전기 방지 회로를 구비하는 반도체 집적 회로 장치 및 그 제조방법 | |
US7323750B2 (en) | Bipolar transistor and semiconductor device using same | |
KR970053846A (ko) | 정전기 보호회로의 트랜지스터 및 그의 제조방법 | |
US4868621A (en) | Input protection circuit | |
JPH02133969A (ja) | ツェナダイオード | |
US6114746A (en) | Vertical PNP transistor and relative fabrication method | |
TW373338B (en) | A semiconductor device having an SOI structure and a method for manufacturing the same | |
JPH1168124A (ja) | 半導体装置及びその製造方法 | |
US6306717B1 (en) | Method of manufacturing an avalanche diode with an adjustable threshold | |
JPS6237816B2 (ja) | ||
JPH02218153A (ja) | 抵抗とmis型トランジスタ | |
JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
JP3030183B2 (ja) | 半導体装置及びその製造方法 | |
JPH0222858A (ja) | 半導体装置 | |
JPH0387072A (ja) | 半導体装置 | |
JPH09181335A (ja) | 半導体装置 | |
KR930011223A (ko) | 바이씨모스 트랜지스터 및 그 제조방법 | |
JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
JPH04129274A (ja) | 半導体装置 | |
JPH09181336A (ja) | 半導体装置 | |
KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 |