JPH02133966A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は個別素子ないしは集積回路装置内への組込素子
として用いられる電界効果トランジスタであって、とく
に高耐圧用の縦形構造の電界効果トランジスタに適する
ものに関する。

〔従来の技術〕

電界効果トランジスタないしＭＯＳ）ランジスタは、周
知のとおりとくに集積回路装置の基本回路要素として広
く利用されているが、種々の負荷回路を直接に駆動する
用途にも利用されており、かかる用途では高速動作機能
のほかに負荷回路電圧に応じた高耐圧性能がこれに要求
されるので、縦形構造が採用されることが多い、第３図
に高耐圧かつ大電流用に適するこの縦形電界効果トラン
ジスタの代表的な構造を示す。

第１図において、例えばｐ形の基板１の表面の電界効果
トランジスタを作り込むべき範囲に埋込Ｎ２を強いｎ形
であらかじめ拡散して置いた後、その上にエピタキシャ
ル層４をｎ形で成長させ、さらにその表面から強いｎ形
のコンタクト層６を埋込層２に達するように拡散する。

いずれもｎ形のエピタキシャル層４．埋込層２およびコ
ンタクト層６は縦形電界効果トランジスタのドレインを
構成する。

ついでエピタキシャル層４の表面にｐ形の外側チャネル
形成層７を環状パターンで拡散し、その内側の表面上に
薄いゲート酸化膜２３を介してゲー）１１を設けた後、
それをマスクとするイオン注入法によりｐ形の内側チャ
ネル形成層８および強いｎ形のソース層９をいずれも環
状パターンで図示のように二重に拡散する。最後に酸化
膜２２お、よび２４に明けた窓部にソース端子Ｓ、ドレ
イン端子りおよびゲート端子Ｇ用の電極膜３０が設けら
れる。

なお、ソース端子Ｓ用の電極１１３０は外側チャネル形
成層７およびソース層９を短絡するように設けられる。

この構造の電界効果トランジスタはその内側チャネル形
成層８とソース層９とが二重拡散されるので、二重拡散
ＭＯ３ないしはＤＭＯＳ）ランジスタとも呼ばれ、ゲー
ト端子Ｇに与える電圧でゲ−［１の下の内側チャネル形
成層８０表面に形成されるこの例ではｎ形のチャネルを
制御することにより、ソース端子Ｓとドレイン端子りと
の間に流れる電流を開閉ないし制御することができる。

この電流がエピタキシャル層４内を縦方向に流れるので
、この電界効果トランジスタの構造は縦形と呼ばれてお
り、電流断時に空乏層を主にエピタキシャル層４内に広
がらせて、それにソース・ドレイン両端子間に掛かる電
圧を負担させることにより、例えば２５０ｖ程度の高耐
圧値をこれに持たせることができる。

〔発明が解決しようとする！ｉｌｌり 上述の縦形構造の電界効果トランジスタは高耐圧に適す
る構造を有するが、そのオン抵抗を下げあるいはその電
流容量を増すためにその各部寸法を大きくして行くと、
ゲート制御性能が不良になることがある。

よく知られているように、電界効果トランジスタの電流
容量はいわゆるチャネル幅によって決まるから、オン抵
抗を減らしあるいは電流容量を増すには、環状の内側チ
ャネル形成層８ないしはソース層９の内周長を増す要が
あり、その値を大きくして行くと上の問題が発生しやす
くなる。ゲート制御が不良ないしは不能になったものを
調べると、ゲート耐圧が低下ないしは消失しているのが
認められる。なお、ゲート酸化膜２３の厚みは０．１−
程度で、その耐圧値は７０〜８０Ｖがふつうであるが、
その半分程度に低下している場合もあり得るものと考え
られる。

従って、問題の解決にはゲート酸化膜の厚みを増やすの
が最も簡単であるが、これではゲートの制御性能、より
正確にはゲート電圧対ドレイン電流特性の勾配で定義さ
れるトランスコンダクタンス値を低下させてしまうこと
になる。

本発明はかかる問題点を解決して、ゲートの制御性能を
落とすことなくオン抵抗を下げあるいは電流容量を上げ
ることができる電界効果トランジスタを得ることを目的
とする。

〔課題を解決するための手段〕

上記の目的は本発明によれば、環状のチャネルと、チャ
ネルとその環の内側をともに覆うゲートと、ゲート下の
チャネル部を覆うゲート酸化膜とを備える上述の縦形電
界効果トランジスタに対して、環状チャネルの内側中央
部のゲート下に絶縁膜を設け、この絶縁膜をゲート酸化
膜より厚く形成することによって達成される。

なお、環状のチャネルはその環の形状を必要に応じて細
長に形成し、この環の短い方の差し渡し寸法を電界効果
トランジスタの開状態において環の内側の全域に空乏層
を広がらせるに必要−な限界寸法以下に選定するのが望
ましい、また、集積回路装置内に作り込む電界効果トラ
ンジスタに対しては、上記構成にいう絶縁膜を集積回路
装置の接合分離層等の上に設けられるフィールド酸化膜
ないしはｔｏｃｏｓｌを利用して作り込むのが、製作工
程を節単化する上で有利である。

〔作用］ 縦形の電界効果トランジスタでは、前述のようにその間
杖態時に掛かる電圧は、主にエピタキシャル層内に広が
る空乏層によって負担される。この空乏層は環状のチャ
ネルから環の内側に向かって広がり、その広がりの範囲
は電界効果トランジスタに掛かる電圧が高い程大きくな
る。さて、よく知られているように空乏層内の電圧降下
は非常に大きいが、空乏層が広がっていない範囲での電
圧降下はこれに比べるとごく僅かである。これを前の第
３図について見ると、エピタキシャル層４の空乏層が広
がっていない範囲内の電圧降下が上のように僅かである
から、この範囲内の電位はその下側の埋込層２と接続さ
れているドレイン端子りの電位と実質上同じであること
になる。

第２図（ａ）はこの様子をゲート下部を中心に簡略に示
すもので、空乏層ＤＲがハツチラグ部によって示されて
いる。この空乏層ＤＲはｐ形の外側チャネル形成層７お
よび内側チャネル形成層８とｎ形のエピタキシャル層４
との間の接合から広がり、チャネル形成層７および８の
内部にも若干は広がるが、図示のように主にエピタキシ
ャル層４内に広がり、この空乏層Ｄｌ＋が広がっていな
い範囲のエピタキシャル層４の電位は上述のようにドレ
イン端子りの電位とほぼ等しい。

さて、縦形電界効果トランジスタのオン抵抗を下げある
いは電流容量を上げるため、前述のようにチャネル幅つ
まり環状の内側チャネル形成層８の環の周囲長を増して
、第２図（ａ）にＷで示された環の内側幅が大きくなる
と、空乏層ＤＲは環の内側の全域に広がりきれなくなる
ので、その中央部のゲーＮＯの下のエピタキシャル層４
の表面電位はドレイン端子りの電位とほぼ等しくなり、
ゲート１０がソース端子Ｓと同電位にあるとその下のゲ
ート酸化膜２３に高電圧が掛かることになる。もちろん
ゲー１−１０がソース端子Ｓと直接接続されることはあ
まりなく、高抵抗を介して同電位になるだけであるから
、ゲート酸化膜２３に高電圧が掛かっても直ちに絶縁破
壊することは少ないが、長期間後にはその絶縁性能が漸
次低下して行き、これが従来の問題点の原因と考えられ
る。

本発明はこの点に着目したもので、ゲート酸化膜２３に
高電圧が掛かりやすい環の内側中央部にゲート酸化＃２
３よりも厚い絶縁膜２ｏを図示のように設けて、高電圧
が掛かってもその絶縁性能が低下したり絶縁破壊するお
それがないようにしたものである。この絶縁Ｍ２０は酸
化膜であってよ（、例えばその厚みを１−とすれば、そ
の性能にがなりばらつきがあっても最低５００■の耐圧
値を保証でき、従って使用電圧が２５０ｖの場合でも２
倍の余裕を持たせることができる。もちろん、この絶縁
膜は環状チャネルの環の内側中央部にのみ設けられるの
で、ゲートｌＯと内側チャネル形成層８との間のゲート
酸化Ｈ２３は本発明においても従来どおり薄く形成して
、電界効果トランジスタのトランスコンダクタンス値を
高く保って、良好なゲート制御性能を保証することがで
きる。

（実施例〕 以下、第１図を参照しながら本発明の詳細な説明する。

同図（ａｌは本発明による縦形電界効果トランジスタを
集積回路装置内に組み込んだ状態を断面で示すもので、
この例では電界効果トランジスタは前の第３図と同じく
ｎチャネル形であり、これと共通の符号が付されている
。第１図（ｂ）はその主な部分の平面的なパターンが示
す。

第１図（ａ）において、この例での集積回路装置の基板
ｌはｐ形で、その比抵抗は例えば３００ｃｍ程度とされ
る。この基板ｌの表面にドレインの一部を構成する埋込
層２用にｎ形の不純物を９接合分離用の埋込層３用にＰ
形の不純物をそれぞれ高不純物濃度で拡散した上で、そ
の上にエピタキシャル層４をｎ形で成長させる。を界効
果トランジスタの耐圧値が２５０ｖ程度の場合、このエ
ピタキシャル層４の厚みは２５−程度としその比抵抗は
８ΩＣ１前後とするのがよい、ついで、集積回路装置の
場合、このエピタキシャル層４の表面からｐ形の接合分
離層５を高不純物濃度で埋込層３に達するよウニ深く拡
散することにより、再ビタキシャル層４を複数個の電位
的に独立した領域に分離し、この分離された領域内に本
発明による縦形電界効果トランジスタを作り込む。

なお、上述の接合骨ＭＮ５の拡散の際に、その表面には
通例のようにフィールド酸化膜がｔｏｃｏｓ法等で１μ
程度の厚みで形成されるので、この実施例ではこの際の
高温熱拡散工程を利用して、本発明を構成する絶縁膜２
０を接合分離されたエピタキシャル層４の表面の中央部
に同じフィールド酸化膜で作り込む、このｔｏｃｏｓｌ
である絶縁１１ａ２０のは、この実施例では第１図（ｂ
）に示すような細長なパターンに形成される。

縦形電界効果トランジスタの作り込みに当たっては、ま
ず上述のように分離されたエピタキシャル１１４の表面
からドレイン用のｎ形のコンタクト層６を高不純物濃度
で埋込層２に達するように深く拡散する。なお、場合に
よってはこのコンタクト層６のかわりに、電界効果トラ
ンジスタを外側から取り囲むように環状のウオール層が
同様にｎ形の高不純物濃度で埋込層２に達するように拡
散される。ついで、エピタキシャル層４の表面からプロ
セス酸化Ｍ２２をマスクとしてｐ形の外側チャネル形成
１１７を環状のパターンで拡散する。この外側チャネル
形成層７の不純物濃度は表面濃度で１０１６原子／ｄ程
度と比較的低くするのがよく、その拡散深さは例えば９
４程度と比較的深めにするのがよい。

つぎに、この外側チャネル形成層７およびその内側のエ
ピタキシャル層４の表面に薄いゲート酸化Ｔａ２３を例
えば０．１ｘ程度の厚みで付け、その上に多結晶シリコ
ン等のゲート１０を設ける。この実施例におけるゲート
１０は、第１図（ｂ）にハシチッグを付して示されたよ
うにやや細長なパターンで形成される。いずれも環状の
ｐ形の内側チャネル形成層８およびｎ形のソース層９は
、通例のようにゲートｌＯをマスクとするいわゆるセル
ファライン方式のイオン注入法によって拡散される。内
側チャネル形成層８は、例えば２ｘｌＯ”原子／　ｃ４
の不純物濃度で３−程度の深さで拡散され、ソース層９
は例えば２　ｘ　１０ＩＭ原子／ｄの不純物濃度で１．
５μ程度の深さに拡散される。

最後に前表面を酸化１１１２４で覆い、その要所に明け
た窓部にソース端子Ｓ、ドレイン端子りおよびゲート端
子Ｃ用に電極膜３０が設けられる。この内のソース端子
Ｓ用の電極膜３０は環状に形成され、前述のように外側
チャネル形成層７およびソース層９の表面を短絡するよ
うに設けられる。

以上のように構成された縦形電界効果トランジスタでは
、第１図（ｂｌに示すように、ゲート１０の下のｎ形の
ソース層９の内縁とドレイン層としてのｎ形のエピタキ
シャル層４との間のｐ形の内側チャネル形成層８の環状
の表面にｎ形のチャネルｃｈが形成される。この環状チ
ャネルｃｈはもちろんゲートｔｏの電圧によりその開閉
ないしは導通状態が制御されるが、本発明においてもゲ
ート酸化膜２３を０．１−程度とごく薄く形成して、ト
ランスコンダクタンス値を充分高めることができる。

また、本発明では環状チャネルｃｈの環の内側中央部に
このゲート酸化膜２３よりも厚い絶縁膜２０が設けられ
ているので、ゲート１０とドレイン端子りとの間に掛か
り得る高電圧は、前述のようにすべてこの厚い絶縁膜２
０に掛かって薄いゲート酸化膜２３の方に掛かることが
なく、これによってゲート酸化膜の絶縁性能の低下や絶
縁破壊が完全に防止される。しかし、本発明の実施に当
たっては、さらにチャネルｃｈの環の形状を図示のよう
に縦長にし、その内周幅Ｗを前の第３図の場合よりも狭
（形成することにより、空乏層がチャネルｃｈから絶縁
膜２０の部分を含む環の内域全体に充分に広がるように
するのが一層望ましい。

第２図ら）はかかる実施例における空乏層ＤＲが広がる
範囲を前に説明した同図（ａ）と対比して示すもので、
空乏層ＤＩ？を図示のように絶縁膜２０の下側にも広が
らせることにより、絶縁ＷＡ２０に掛かる電圧を大幅に
減少させることができる。計算結果によれば、エピタキ
シャル層４の比抵抗が前述のように１０Ω１前後で、電
界効果トランジスタのオフ時にソース端子Ｓとドレイン
端子りとの間に掛かる電圧が２５０　Ｖの場合、輻Ｗを
８−とすれば絶縁膜２０にかかる電圧が１０〜２０Ｖ程
度にまで減少する。

もちろん、かかる電界効果トランジスタのオフ状態でチ
ャネルの環の内側の全域に空乏層を広がらせるに必要な
限界寸法は、エピタキシャル層４の比抵抗やチャネル形
成層７および８の拡散形状によって異なってくるが、チ
ャネルの環の内側幅ないしは差し渡し寸法Ｗをこの限界
寸法以下に選定することにより、絶１１１１２０が劣化
ないし破壊するおそれを実際上皆無にすることができる
。

これからもわかるように、本発明は上述の実施例に限ら
ず種々の態様で実施して、縦形電界効果トランジスタの
高トランスコンダクタンス値と高動作信鎖性とを両立さ
せることができる。

（発明の効果〕 以上述べたとおり本発明による縦形電界効果トランジス
タでは、その環状のチャネルと、チャネルとその環の内
側をともに覆うゲートと、ゲート下のチャネル部を覆う
ゲート酸化膜とに加えて、ゲート下のチャネルの環の内
側中央部を覆うようにゲート酸化膜より厚く形成された
絶縁膜を設けることにより、ゲート酸化膜の厚みを従来
どおり充分薄く形成して電界効果トランジスタのトラン
スコンダクタンス値を高く保ちながら、そのオフ状態時
にゲートと半導体表面との間に高電圧が掛かってもそれ
を厚い絶縁膜にすべて負担させ、ゲート酸化膜の絶縁性
能の低下もしくは絶縁破壊を完全に防止して、ゲート制
御が不良ないし不能になるおそれをなくすことができる
。

かかる効果をもつ本発明は、集積回路装置内に組み込ま
れる高耐圧で大電流を扱う縦形電界効果トランジスタに
とくに適し、実施例に述べたように従来と実質上変わら
ない工程でこれを集積回路装置内に作り込んで、その動
作借問性を格段に向上させる著効を奏することができる
。

【図面の簡単な説明】

第１図および第２図が本発明に関し、第１図は集積回路
装置内に組み込まれた本発明による電界効果トランジス
タの実施例の断面図およびその要部の上面図、第２図は
この電界効果トランジスタ内の空乏層の広がり状態を例
示するその要部の断面図である。第３図は第１図に対応
する従来の電界効果トランジスタの断面図である。これ
らの図において、 １：集積回路装置の基板、２：電界効果トランジスタ用
埋込層、３：接合分離用埋込層、４：エピタキシャル層
ないし電界効果トランジスタのドレイン層、５：接合分
離層、６：ドレイン端子用コンタクト層、７：外側チャ
ネル形成層、８：内側チャネル形成層、９：ソース層、
ｌＯ：ゲート、１１：従来のゲート、２０；絶縁膜、２
１：フィールド酸化膜ないしはＬＯＣＯ５膜、２２：プ
ロセス酸化膜、２３：ゲート酸化膜、２４：電極腰下用
酸化膜、３０：電極膜、Ｃｈ：チャネル、Ｄニドレイン
端子、Ｇ：ゲート端子、Ｓ二ソース端子、Ｗ二チャネル
の環の内側幅、である。 第一１図 第３図

Claims (1)

【特許請求の範囲】
1. 環状のチャネルと、チャネルとその環の内側をともに覆
   うゲートと、ゲート下のチャネル部を覆うゲート酸化膜
   と、ゲート下のチャネルの環の内側中央部を覆いゲート
   酸化膜より厚く形成された絶縁膜とを備えてなる電界効
   果トランジスタ。