JPH02132980A - Tv receiver - Google Patents
Tv receiverInfo
- Publication number
- JPH02132980A JPH02132980A JP28719388A JP28719388A JPH02132980A JP H02132980 A JPH02132980 A JP H02132980A JP 28719388 A JP28719388 A JP 28719388A JP 28719388 A JP28719388 A JP 28719388A JP H02132980 A JPH02132980 A JP H02132980A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- scanning lines
- memory
- field memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＣＣＩＲ方式とＮＴＳＣ方式等の方式の異な
る映像信号を同時に受像することのできるＴＶ受像機に
関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a TV receiver that can simultaneously receive video signals of different systems such as CCIR system and NTSC system.
本発明はＴＶ受像機に関し、方式の異なる２つの映像信
号を共通のフィールドメモリに半分ずつ書込むと共に、
走査線数の多い方式の映像信号を略５／６倍に縮小して
書込むことにより、画面の欠落やノイズ発生等のない良
好な表示を行うことかできるようにしたものである。The present invention relates to a TV receiver, in which half of two video signals of different formats are written into a common field memory, and
By reducing a video signal of a system with a large number of scanning lines to approximately 5/6 times and writing it, it is possible to perform a good display without screen defects or noise generation.
従来から、映像信号を記憶する画像メモリ（フィールド
メモリ）を使用して、２つの映像信号を水平走査方向に
並べて表示するＴＶ受像機が提案されている（特開昭５
３−２９０１９号公報、実開昭５７３６０６８号公報等
参照）。Conventionally, a TV receiver has been proposed that displays two video signals side by side in the horizontal scanning direction using an image memory (field memory) that stores video signals (Japanese Patent Application Laid-Open No. 5-11101).
(See Japanese Utility Model Publication No. 3-29019, Japanese Utility Model Application Publication No. 5736068, etc.).
［発明が解決しようとする課Ｂ］
ところで現在実施されている映像信号には、垂直周波数
５０七走査線数６２５木のいわゆるＣＣＩＲ方式の信号
と、垂直周波数６０七走査線数５２５木のＮＴＳＣ方式
の信号とが存在している。そこでこのような異なる方式
の映像信号が混在している地域では、これらの映像信号
を共に受像できるようにしたＴＶ受像機が実施されてい
る。[Question B to be solved by the invention] By the way, the video signals currently in use include the so-called CCIR system signal with a vertical frequency of 50 and 7 scanning lines and 625 trees, and the NTSC system with a vertical frequency of 60 and 7 scanning lines and 525 trees. There is a signal. Therefore, in areas where video signals of different systems coexist, TV receivers that can receive both of these video signals are being implemented.
ところがこのような異なる方式を受像するＴＶ受像機に
おいて、上述の２つの映像信号を水平走査方向に並べて
表示することを考えると、１フィールドの走査線数が異
なるために良好な表示を行うことができなくなってしま
うおそれがある。However, when considering displaying the above two video signals side by side in the horizontal scanning direction on a TV receiver that receives images using these different systems, it is difficult to achieve good display because the number of scanning lines in one field is different. There is a possibility that you will not be able to do it.
すなわち例えば第４図に示すようにＮＴＳＣ方弐の映像
信号ＡとＣＣＩＲ方式の映像信号Ｂとがあった場合に、
これらを水平走査方向に並べて表示するにはフィールド
メモリの表示の右半分及び左半分に相当する範囲ごとに
それぞれの映像信号を水平走査方向に一に縮小して書込
み、このメモりを任意の映像信号に準拠した同期信号で
読出して表示することになる。そこでこのようなメモリ
を例えばＮＴＳＣ方式の同期信号で読出した場合方式の
同期信号で読出した場合には同図Ｄに示すようにＮＴＳ
Ｃ方弐の走査線数の少い分の範囲に表示すべき信号が無
くなり、空信号によるノイズが表示されたり以前の例え
ばＣＣＩＲ方弐の信号が書込まれたときの映像の一部が
残留して表示されるおそれもある。That is, for example, if there is a video signal A of the NTSC system and a video signal B of the CCIR system as shown in FIG.
To display these side by side in the horizontal scanning direction, each video signal is reduced to one level in the horizontal scanning direction for each range corresponding to the right half and left half of the field memory display, and this memory is used to display any video It will be read out and displayed using a synchronization signal based on the signal. Therefore, if such a memory is read out using a synchronizing signal of the NTSC system, for example, as shown in FIG.
There is no longer a signal to be displayed in the area with a small number of scanning lines in C direction 2, and noise due to the empty signal is displayed, or a part of the image from when the signal of CCIR direction 2 was written remains, for example. There is also a possibility that it will be displayed.
従っていずれの場合においても良好な表示を行うことが
できな《なってしまっていた。Therefore, in either case, good display cannot be achieved.
この出願はこのような点に鑑みてなされたものである。This application was filed in view of these points.
〔課題を解決するための手段］
本発明において、課題を解決するための第１の手段は、
１フィールドが第１の走査線数で構成される第１の映像
信号（ＣＣＩＲ）と、上記第１の走査線数より少い第２
の走査線数で構成される第２の映像信号（ＮＴＳＣ）と
が同時に受像されるＴＶ受像機において、上記第１及び
第２の映像信号を同一画面上で水平走査方向に並べて表
示する際に、上記第１及び第２の映像信号を共通のフイ
ールドメモリ（２１）に半分ずつ書込むと共に、上記第
１の映像信号の書込時には上記第２の映像信号に比して
垂直方向に略５／６倍に縮小して書込みを行う手段（メ
モリコントローラ（２０） ）を設け、上記フィールド
メモリからの読出時には上記第２の映像信号として（偏
向回路（１１） ）全体の読出しを行って映像表示手段
（受像管（９））に供給するようにしたことを特徴とす
るＴＶ受像機である。[Means for solving the problem] In the present invention, the first means for solving the problem is:
A first video signal (CCIR) in which one field has a first number of scanning lines, and a second video signal (CCIR) in which one field has a first number of scanning lines.
In a TV receiver that simultaneously receives a second video signal (NTSC) consisting of a number of scanning lines, when displaying the first and second video signals side by side in the horizontal scanning direction on the same screen. , the first and second video signals are written in halves into the common field memory (21), and when writing the first video signal, it is approximately 5 times larger in the vertical direction than the second video signal. A means (memory controller (20)) is provided for writing in a 6-fold reduction, and when reading from the field memory, the whole (deflection circuit (11)) is read out as the second video signal and the image is displayed. This is a TV receiver characterized in that the image is supplied to the picture tube (9).
第２の手段は、上記同一画面上で水平走査方向に並べて
表示する映像信号が共に第１の走査線数で構成される映
像信号とされたときは、上記フィールドメモリへの書込
時に縮小を行わず、読出時に上記第１の映像信号として
読出しを行うと共に、上記フィールドメモリが上記第１
の走査線数で構成される映像信号の１フィールドに相当
する記憶容量とされた上記第１の手段に記載のＴＶ受像
機である。A second means is that when the video signals to be displayed side by side in the horizontal scanning direction on the same screen are both video signals composed of the first number of scanning lines, reduction is performed when writing to the field memory. At the time of readout, the field memory is read out as the first video signal, and the field memory is read out as the first video signal.
The TV receiver according to the first means has a storage capacity corresponding to one field of a video signal consisting of a number of scanning lines.
これによれば、走査線数の多い映像信号を縮小してフィ
ールドメモリに書込むことにより、欠落やノイズ等を生
じることなく、良好に走査線数の異なる映像信号を水平
走査方向に並べて表示することができる。According to this, by reducing a video signal with a large number of scanning lines and writing it into a field memory, video signals with different numbers of scanning lines can be displayed side by side in the horizontal scanning direction without causing dropouts or noise. be able to.
第１図において、アンテナ（１）からの信号が第１のチ
ューナ（２）に供給され、受信された信号がセレクタ（
３）に供給されて外部入力端子（４） （５） （６）
からの信号と選択されて復調回路（７）に供給される。In Figure 1, a signal from an antenna (1) is fed to a first tuner (2) and a received signal is sent to a selector (
3) and external input terminals (4) (5) (6)
The selected signal is supplied to the demodulation circuit (7).
この復調信号がセレクタ（８）を通じて受像管（ＣＲＴ
）（９）に供給される。また復調信号がセレクタ（１０
）を通じて偏向回路（１１）に供給され、これによって
チューナ（２）で受信された信号または外部入力端子（
４）〜（６）からの信号の受像が行われる。This demodulated signal passes through the selector (8) to the picture tube (CRT).
) (9). Also, the demodulated signal is sent to the selector (10
) to the deflection circuit (11), thereby allowing the signal received by the tuner (2) or the external input terminal (
Signals from 4) to (6) are received.
さらにアンテナ（１）からの信号がバッファ回路（１２
）を通じて第２のチューナ（１３）に供給され、受信さ
れた信号と外部入力端子（４）〜（６）からの信号とが
セレクタ（１４）で選択されて復調回路（ｌ５）に供給
される。この復調回路（１５）からの信号と復調回路（
７）からの信号とがセレクタ（１６）に供給される。Furthermore, the signal from the antenna (1) is transmitted to the buffer circuit (12).
) is supplied to the second tuner (13), and the received signal and signals from the external input terminals (4) to (6) are selected by the selector (14) and supplied to the demodulation circuit (l5). . The signal from this demodulation circuit (15) and the demodulation circuit (
7) is supplied to the selector (16).
一方マイクロコンピュータ等を内蔵するコントローラ（
１７）が設けられ、このコントローラ（１７）は操作手
段（１８）からの指示に従って所定の制御信号を発生す
る。On the other hand, a controller with a built-in microcomputer, etc.
17) is provided, and this controller (17) generates a predetermined control signal in accordance with instructions from the operating means (18).
そしてこのコントローラ（１７）において、例えばＮＴ
ＳＣ方弐の映像信号とＣＣＩＲ方式の映像信号とを水平
走査方向に並べて表示する指示が行われたときは、例え
ば第２図Ａ，Ｂに示すそれぞれの垂直同期信号（偏向信
号で示す）に対してセレクタ（１６）の選択が同図Ｃに
示すように制御される。In this controller (17), for example, NT
When an instruction is given to display an SC-2 video signal and a CCIR video signal side by side in the horizontal scanning direction, for example, each vertical synchronization signal (indicated by a deflection signal) shown in FIGS. 2A and B is On the other hand, the selection of the selector (16) is controlled as shown in FIG.
このセレクタ（１６）からの信号がＡＤ変換回路（１９
）を通してメモリコントローラ（２０）に供給され、フ
ィールドメモリ（２１）に書込まれる。ここでメモリコ
ントローラ（２０）にもコントローラ（１７）からの制
御信号が供給されている。The signal from this selector (16) is transmitted to the AD conversion circuit (19).
) is supplied to the memory controller (20) and written to the field memory (21). Here, a control signal from the controller (17) is also supplied to the memory controller (20).
そしてこのメモリコントローラ（２０）において、例え
ば第３図に示すようなＮＴＳＣ方式の映像信号ＡとＣＣ
ＩＲ方式の映像信号Ｂがあった場合に、セレクタ（１６
）で映像信号Ａが選択されたときはこの信号が水平走査
方向に一に縮小されてフィールドメモリ（２１）の例え
ば表示の右半分に相当する範囲に書込まれると共に、セ
レクク（１６）で映像信号範囲に書込まれるように制御
が行われる。これによってフィールドメモリ（２１）上
には同図Ｃに示すような表示に相当する信号が書込まれ
る。In this memory controller (20), for example, NTSC video signals A and CC as shown in FIG.
When there is an IR video signal B, selector (16
), when the video signal A is selected, this signal is reduced to 1 in the horizontal scanning direction and written to a range corresponding to the right half of the display in the field memory (21), and the video signal is selected using the select button (16). Control is performed so that the signal range is written. As a result, a signal corresponding to the display shown in FIG. 2C is written onto the field memory (21).
さらに復調回路（７）（１５）においては、ＮＴＳＣ方
式及びＣＣＩＲ方弐について共通に映像信号の復調が行
われるものであって、さらにＣＣＩＲ方式ではＰＡＬ方
式及びＳＥＣＡＭ方式の復調も共通に行われると共に、
例えばＮＴＳＣ方式のときに１ ，ＣＣＩＲ方式のと
きに“ ０ ″となる判別信号が形成されるものである
。この復調回路（１５）からの判別信号と、コントロー
ラ（ｌ７）からの並べて表示を行うとき“ １ ″で静
止画表示を行うときＯ”となる制御信号とがアンド回路
（２２）に供給され、このアンド出力と復調回路（７）
からの判別信号とがオア回路（２３）に供給され、この
オア出力が同期発生回路（２４）に供給されて、オア出
力が“ １のときＮＴＳＣ方式の同期信号が発生され、
オア出力が“ ０”のときＣＣＩＲ方式の同期信号が発
生される。Furthermore, in the demodulation circuits (7) and (15), demodulation of the video signal is performed in common for both the NTSC system and the CCIR system, and in the case of the CCIR system, demodulation for the PAL system and SECAM system is also performed in common. ,
For example, a discrimination signal is formed that is 1 in the case of the NTSC system and "0" in the case of the CCIR system. The determination signal from the demodulation circuit (15) and the control signal from the controller (l7) which is "1" when performing side-by-side display and "O" when performing still image display are supplied to the AND circuit (22), This AND output and demodulation circuit (7)
The discrimination signal from the OR circuit (23) is supplied to the OR circuit (23), the OR output is supplied to the synchronization generation circuit (24), and when the OR output is "1", an NTSC system synchronization signal is generated.
When the OR output is "0", a CCIR synchronization signal is generated.
この同期発生回路（２４）からの信号がセレクタ（１０
）に供給され、コントローラ（１７）からの制御信号に
よって上述の並べての表示及び静止画表示のときに発生
回路（２４）からの同期信号が選択されるようにセレク
タ（１０）が制御される。The signal from this synchronization generation circuit (24) is transmitted to the selector (10
), and the selector (10) is controlled by the control signal from the controller (17) so that the synchronization signal from the generation circuit (24) is selected during the above-mentioned side-by-side display and still image display.
このセレクタ（１０）からの信号が偏向回路（ｌ１）を
通じて受像管（９）に供給されると共に、この偏向回路
（１ｌ）からの信号の一部がメモリコントローラ（２０
）に供給され、この信号に従ってフィールドメモリ（２
１）の読出しが行われる。そして読出された信号がＤＡ
変換回路（２５）を通じてセレクタ（８）に供給され、
このフィールドメモリ（２ｌ）が読出されている期間に
セレクタ（８）がＤＡ変換回路（２５）側を選択するよ
うに制御が行われ、このセレクタ（８）からの信号が受
像管（９）に供給される。The signal from this selector (10) is supplied to the picture tube (9) through the deflection circuit (11), and a part of the signal from this deflection circuit (1l) is supplied to the memory controller (20).
), and according to this signal, the field memory (2
1) reading is performed. Then, the read signal is DA
is supplied to the selector (8) through the conversion circuit (25),
While this field memory (2l) is being read, the selector (8) is controlled to select the DA conversion circuit (25) side, and the signal from this selector (8) is sent to the picture tube (9). Supplied.
これによって上述のメモリ（２１）に書込まれた信号が
表示される。そしてこの場合に上述の装置によれば、走
査線数の多い映像信号を縮小してフィールドメモリに書
込むことにより、欠落やノイズ等を生じることなく、良
好に走査線数の異なる映像信号を水平走査方向に並べて
表示することができるものである。This causes the signal written in the above-mentioned memory (21) to be displayed. In this case, according to the above-mentioned device, by reducing the video signal with a large number of scanning lines and writing it into the field memory, the video signal with a different number of scanning lines can be easily converted horizontally without causing dropouts or noise. These images can be displayed side by side in the scanning direction.
なお上述の装置において、ＮＴＳＣ方弐の映像信号とＣ
ＣＩＲ方式の映像信号とを並べて表示する場合には、通
常走査線を間引いて縮小する処理が容易であるのでＮＴ
ＳＣ方式に合せるようにするが、両方がＣＣＩＲ方式で
ある場合にはこのような縮小を行うことは好ましくない
。そこで上述の装置においてはオア回路（２３）の出力
が“０′のときはＮＴＳＣ方式が含まれていないことを
意味しており、この信号がコントローラ（１７）に供給
されて、メモリコントローラ（２０）での垂直方向の縮
小が行われないようにされている。なおこの場合にフィ
ールドメモリ（２１）の記憶容量はＣＣＩＲ方式の１フ
ィールドに相当する容量が必要となる。In addition, in the above-mentioned device, NTSC video signal and C
When displaying CIR video signals side by side, it is easy to thin out and reduce the normal scanning lines, so NT
Although it is attempted to match the SC method, it is not preferable to perform such reduction when both are CCIR methods. Therefore, in the above device, when the output of the OR circuit (23) is "0", it means that the NTSC system is not included, and this signal is supplied to the controller (17), and the output of the OR circuit (23) is "0". ) is prevented from being reduced in the vertical direction.In this case, the storage capacity of the field memory (21) is required to be equivalent to one field in the CCIR system.
また上述の装置において、フィールドメモリ（２１）を
用いていわゆる静止画表示を行うことができる。その場
合に上述の例えば復調回路（７）で復調された映像信号
のみ静止画表示可能とされ、この信号がＮＴＳＣ方式の
ときは゜ １ ”の判別信号が入力回路（２３）を通じ
て同期発生回路（２４）に供給されてＮＴＳＣ方式の同
期信号が発生されると共に、復調回路（７）の復調がＣ
ＣＩＲ方式でこの信号が静止画表示されているときに、
復調回路（ｌ５）の復調がＮＴＳＣ方式となって“ １
″の判別信号が出力されても、この信号はアンド回路
（２２）で遮断されて誤動作が生じないようにされてい
るものである。Furthermore, in the above-described apparatus, so-called still image display can be performed using the field memory (21). In that case, for example, only the video signal demodulated by the demodulation circuit (7) described above can be displayed as a still image, and if this signal is in the NTSC system, a discrimination signal of 1'' is sent to the synchronization generation circuit (24) through the input circuit (23). ) to generate an NTSC synchronization signal, and the demodulation circuit (7)
When this signal is displayed as a still image using the CIR method,
The demodulation circuit (l5) uses the NTSC method and the
Even if the determination signal '' is output, this signal is blocked by the AND circuit (22) to prevent malfunction.
さらに上述の装置においては、同期発生回路（２４）を
設けたことにより、一方の復調が無信号あるいは弱電界
であってもそれに影響を受けることなく安定な表示を得
ることができる。Furthermore, in the above-mentioned apparatus, by providing the synchronization generating circuit (24), even if one demodulation has no signal or a weak electric field, a stable display can be obtained without being affected by it.
この発明によれば、走査線数の多い映像信号を縮小して
フィールドメモリに書込むことにより、欠落やノイズ等
を生じることなく、良好に走査線数の異なる映像信号を
水平走査方向に並べて表示することができるようになっ
た。According to this invention, by reducing a video signal with a large number of scanning lines and writing it into a field memory, video signals with different numbers of scanning lines can be displayed side by side in the horizontal scanning direction without causing dropouts or noise. Now you can.
第１図は本発明の一例の構成図、第２図，第３図はその
説明のための図、第４図は従来の技術の説明のための図
である。
（１）はアンテナ、（２）（１３）はチューナ、（３）
（８）（１０）（１４．） （１６）はセレクタ、（４
）〜（６）は外部入力端子、（７）（１５）は復調回路
、（９）は受像管、（１１）は偏向回路、（１２）はバ
ッファ、（１７）はコントローラ、（１８）は操作手段
、（１９）はＡＤ変換回路、（２０）はメモリコントロ
ーラ、（２１）はフィールドメモリ、（２２）はアンド
回路、（２３）はオア回路、（２４）は同期発生回路、
（２５）はＤＡ変換回路である。FIG. 1 is a block diagram of an example of the present invention, FIGS. 2 and 3 are diagrams for explaining the same, and FIG. 4 is a diagram for explaining a conventional technique. (1) is the antenna, (2) (13) is the tuner, (3)
(8) (10) (14.) (16) is a selector, (4
) to (6) are external input terminals, (7) and (15) are demodulation circuits, (9) are picture tubes, (11) are deflection circuits, (12) are buffers, (17) are controllers, and (18) are Operating means, (19) is an AD conversion circuit, (20) is a memory controller, (21) is a field memory, (22) is an AND circuit, (23) is an OR circuit, (24) is a synchronization generation circuit,
(25) is a DA conversion circuit.
Claims (1)
映像信号と、上記第１の走査線数より少い第２の走査線
数で構成される第２の映像信号とが同時に受像されるＴ
Ｖ受像機において、上記第１及び第２の映像信号を同一
画面上で水平走査方向に並べて表示する際に、 上記第１及び第２の映像信号を共通のフィールドメモリ
に半分ずつ書込むと共に、上記第１の映像信号の書込時
には上記第２の映像信号に比して垂直方向に略５／６倍
に縮小して書込みを行う手段を設け、 上記フィールドメモリからの読出時には上記第２の映像
信号として全体の読出しを行って映像表示手段に供給す
るようにしたことを特徴とするＴＶ受像機。 ２、上記同一画面上で水平走査方向に並べて表示する映
像信号が共に第１の走査線数で構成される映像信号とさ
れたときは、 上記フィールドメモリへの書込時に縮小を行わず、読出
時に上記第１の映像信号として読出しを行うと共に、 上記フィールドメモリが上記第１の走査線数で構成され
る映像信号の１フィールドに相当する記憶容量とされた
上記特許請求の範囲第１項記載のＴＶ受像機。[Claims] 1. A first video signal in which one field has a first number of scanning lines, and a second video signal in which one field has a second number of scanning lines smaller than the first number of scanning lines. T when the video signal of T is received at the same time.
In the V receiver, when displaying the first and second video signals side by side in the horizontal scanning direction on the same screen, writing half of the first and second video signals into a common field memory, and When writing the first video signal, there is provided means for reducing the size of the second video signal by approximately 5/6 times in the vertical direction, and when reading from the field memory, the second video signal A TV receiver characterized in that the entire image signal is read out and supplied to image display means. 2. When the video signals to be displayed side by side in the horizontal scanning direction on the same screen are both video signals composed of the first number of scanning lines, the reading is performed without reduction when writing to the field memory. Claim 1, wherein the field memory is read out as the first video signal at times, and the field memory has a storage capacity corresponding to one field of the video signal composed of the first number of scanning lines. TV receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28719388A JPH02132980A (en) | 1988-11-14 | 1988-11-14 | Tv receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28719388A JPH02132980A (en) | 1988-11-14 | 1988-11-14 | Tv receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02132980A true JPH02132980A (en) | 1990-05-22 |
Family
ID=17714277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28719388A Pending JPH02132980A (en) | 1988-11-14 | 1988-11-14 | Tv receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02132980A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05507596A (en) * | 1990-06-01 | 1993-10-28 | トムソン コンシユーマ エレクトロニクス インコーポレイテツド | display system |
| WO1998011720A1 (en) * | 1996-09-11 | 1998-03-19 | Sony Corporation | Special effect device, picture processing method, and objective picture generating method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129419A (en) * | 1973-04-11 | 1974-12-11 | ||
| JPS5329019A (en) * | 1976-08-30 | 1978-03-17 | Toshiba Corp | Color relevision receiver set |
| JPS63263893A (en) * | 1987-04-21 | 1988-10-31 | Sony Corp | Television receiver |
-
1988
- 1988-11-14 JP JP28719388A patent/JPH02132980A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49129419A (en) * | 1973-04-11 | 1974-12-11 | ||
| JPS5329019A (en) * | 1976-08-30 | 1978-03-17 | Toshiba Corp | Color relevision receiver set |
| JPS63263893A (en) * | 1987-04-21 | 1988-10-31 | Sony Corp | Television receiver |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05507596A (en) * | 1990-06-01 | 1993-10-28 | トムソン コンシユーマ エレクトロニクス インコーポレイテツド | display system |
| WO1998011720A1 (en) * | 1996-09-11 | 1998-03-19 | Sony Corporation | Special effect device, picture processing method, and objective picture generating method |
| US6195470B1 (en) | 1996-09-11 | 2001-02-27 | Sony Corporation | Special effect system, image processing method, and symmetrical image generating method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6292692A (en) | Multi-image display television receiver | |
| JPH05183833A (en) | Display device | |
| JP3008416B2 (en) | Video output device | |
| US5680176A (en) | Apparatus for controlling caption display on a wide aspect ratio | |
| GB2259219A (en) | Captioning apparatus for VCR | |
| US5173777A (en) | Circuit configuration for inset-image keying in a television set having only one tuner | |
| JPH09501806A (en) | Method and circuit arrangement for reducing flicker for a television device | |
| JPH02132980A (en) | Tv receiver | |
| JPH04249988A (en) | Video signal processor | |
| JP2669546B2 (en) | Television receiver | |
| JPH01221067A (en) | Picture display device | |
| JP2001103392A (en) | Image frame generating circuit and digital television system using it | |
| JPH05268543A (en) | Picture-in-picture system | |
| JPH0547024B2 (en) | ||
| JP2687346B2 (en) | Video processing method | |
| JPH04322574A (en) | Television signal converter | |
| JPH0525432B2 (en) | ||
| JPH0662339A (en) | Two-screen display television receiver | |
| JPH01303996A (en) | Television signal system converter | |
| JPH0759056A (en) | Television receiver | |
| JP3363480B2 (en) | Two-screen display method | |
| JPH0759024A (en) | Multi-screen television receiver | |
| JPS61159881A (en) | Television transmission system | |
| JP2000175116A (en) | Television receiver | |
| JP3043198B2 (en) | Scan conversion circuit |