JPH02128496A - 低温焼成多層基板 - Google Patents

低温焼成多層基板

Info

Publication number
JPH02128496A
JPH02128496A JP63280409A JP28040988A JPH02128496A JP H02128496 A JPH02128496 A JP H02128496A JP 63280409 A JP63280409 A JP 63280409A JP 28040988 A JP28040988 A JP 28040988A JP H02128496 A JPH02128496 A JP H02128496A
Authority
JP
Japan
Prior art keywords
conductor
gold
low
multilayer board
low temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63280409A
Other languages
English (en)
Inventor
Keiichi Kawakami
圭一 川上
Mitsuo Takahata
高畠 満夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP63280409A priority Critical patent/JPH02128496A/ja
Publication of JPH02128496A publication Critical patent/JPH02128496A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野コ 本発明は、低温焼成の多層基板に関するものである。
[従来の技術] 従来ICのへアーチツブの搭載用の低温焼成多層基扱け
、該低温焼成多層基板の表面に金を形成し、内部は金(
Au)導体又は銀−パラジウム(Ag−Pd )等の導
体を使用していたが、表面に金導体のみを形成させてい
る場合は、1cのベアーデツプの搭載とワイヤーボンデ
ィングは容易に行なえるが、特殊な半田付を使用しない
限り他の部品の半田付けができないという欠点があった
また、別の従来例として第2図に示すように低温焼成多
層基板の表面にAg−Pd導体13を形成し、セラミッ
クス層16.17.18.19の間にAg−Pd導体I
I、+5を形成したものではICデツプ14の実装は、
半田12によってICチップ14のピンとAg−Pd導
体13とを接着させることが行なわれ、ヘアーチップの
実装は容易にできなかった。
[発明の解決しようとする課題] 本発明の目的は、従来技術が有していた前述の欠点を解
消しようとするものであり従来知られていなかった低温
焼成多層基板を新規に提供することを目的とする。
[課題を解決するだめの手段] 本発明は、前述の課題を解決すべくなされたものであり
、低温焼成多層基板の表面に半田付は用の金属導体と金
導体を有することを特徴とする低温焼成多層基板を提供
するものである。
以下本発明について詳細に説明する。本発明は低温焼成
多層基板の内部には金と金以外の金属の少なくとも一方
により導体を形成し、該低温焼成多層基板の表面にはベ
アーチップ搭載用の金導体と半田付は部品用の金以外の
金属導体を形成することによって、ベアーチップの搭載
と半田付は用の部品の両方搭載を確実にしたものである
。第1図は本発明の低温焼成多層基板の一例の断面図を
示す。第1図において1は、金以外の金属導体、2は金
線、3は金導体、4はベアーデツプ、5はピアホール内
の導体であるビア導体6.7.8.9は低温焼成多層基
板のセラミックス層、10は低温焼成多層基板表面の金
以外の金属導体、11は半田付は用の部品である。
金導体3は金導体ペーストを焼成して得られるが、現在
実用化されている金導体ペーストは、該金導体ペースト
が含んでいる有機バインダーの飛散のために空気等の酸
化性雰囲気中で焼成する必要があるため、金属導体l、
10が上記酸化性雰囲気中で酸化せず焼成可能な金属で
あるAgかPdの少なくとも一方が通常使用される。ま
たビア導体5は、上記と同様の理由で酸化性雰囲気中で
も酸化されない。金又はAgかPdの少なくとも一方が
通常使用される。セラミックス層6、7.8.9の材質
は、ベアーチップ5の材質であるシリコンとほぼ同じ熱
膨張率のもので1000℃以下で焼成できるものなら特
に限定されず使用できる。−・例を掲げると5i02−
A1203−8203−BaO系のガラスとA1□03
及び2Mg0・SiO□からなる以下のものが使用でき
る。尚、%は特に記載しない限り重量%を意味する。上
記のガラス成分の割合は5in2: 30〜50% A1□0.]:55〜13 %2O3:30〜40% BaO:5〜25% である。
低温焼成多層基板のセラミックス材料は」−記ガラス 
   25〜65% AI□0320〜60% 2Mg0・5i025〜40% からなる。
本発明にかかる低温焼成多層基板は次のように製造され
る。」1記したようなアルミナ粉末、ガラスフリット等
のセラミックスの原料粉にブヂラール樹脂、アクリル樹
脂等の有機バインダフタル酸ジブデル、フタル酸ジオク
チル、フタル酸ブチル−ベンジル等の可塑剤、トルエン
、アルコール等の溶剤を添加して混練してスラリーを作
成する。そして、該スラリーをシート状に成形し、いわ
ゆるグリーンシートが作成される。該グリーンシートに
ピアホール用等の孔を開け、表面に配線用等のΔu、 
Cu、Ag、 Ag−Pd等の導体ペーストを所定の回
路に印刷する。この時、ピアホールにはAu、 Cu、
 Ag、 Ag−Pd等の導体ペストが満たされる。次
にこれらの印刷されたグリーンシートを金以外の金属導
体ペーストと金導体ペーストを同一表面上に印刷したグ
リンシートが最上段にくるように所定の枚数重ね合わせ
熱圧着により積層化し、焼成して低温焼成多層基板とな
る。このようにして製造された低温焼成多層基板は回路
が絶縁基板を介して多層に積層されたものとなる。
尚、低温焼成多層基板の表面に金導体3を形成する他の
方法は」1記の如く行なうことによって表面に金属導体
10を形成し金導体3を形成していない焼成済の低温焼
成多層基板を製造し、この低温焼成多層基板の表面に金
導体ペーストを印加して酸化性雰囲気中で再焼成しても
よい。また、この場合逆に表面に金導体3が形成され金
属導体10を形成していない焼成済の低温焼成多層基板
の表面に金属導体10用のペーストを印刷して上記の如
く再焼成してもよい。また、表面に導体を全く形成して
いない焼成後の低温焼成基板の表面に金属導体IO用の
ペーストと金導体ペーストの印刷を2度にわたって行な
い、上記の如く再焼成してもよい。
尚、金属導体10と金導体3は低温焼成多層基板の両面
に形成してもよい。
非酸化性雰囲気中で有機バインダーが飛散可能な金導体
ペーストが開発された後は、金属導体1.IOとビア導
体5は銅(Cu)も使用でき、この場合は、低温焼成多
層基板の焼成は酸素濃度20ppm以下の窒素(N2)
等の非酸化性雰囲気で行なうのが望ましい。
[実施例] 実施例1 ガラス組成5iOz 45%、 AI□0310%、B
J335%、Ba010%とし、ガラス40%、アルミ
ナ50%、フ1ルステライト10%の組成のガラスセラ
ミック粉末88%と、アクリル樹脂9%とフタル酸エス
テル3%よりなるグリーンシートと、Ag 95%、P
d5%の粉末85%、グリーンシート中のガラスと同組
成のガラス2%、ビヒクル13%からなるAg−Pdペ
ーストとAu粉末85%、グリーンシート中のガラスと
同組成のガラス2%、ビヒクル13%からなる金導体ペ
ーストを用意した。
まず、4枚のグリーンシートにピアホール用の孔を開け
、Ag−Pd導体ペーストを印刷によりピアホールへつ
める。次に最上層以外のグリンシートに回路パターンを
Ag−Pd導体ペーストで印刷する。一方、最上層のグ
リーンシートに金導体ペーストとAg−Pd導体ペース
トで回路パターンなどを印刷する。次に4枚のグリーン
シトを80℃、 l00kg/cm2で熱圧着し、ベル
ト炉で最高温度900℃で焼成した。このようにして得
られた低温焼成多層基板のAg−Pd導体上に第1図に
示すように部品を半田付けし、更に金導体」−に9%5
mmのシリコンのベアーチップを、Au−3i共品45
0℃で接着し、−55℃−4150℃のヒートサイクル
を、1000回行なった後、該接着の界面付近の接着状
態を顕微鏡観察したところ、クラック等の異状は認めら
れなかった。表面金導体特性として、ワイヤボンディン
グ性とダイボンディング性を評価した。ワイヤボンディ
ングは、25μmφ金ワイヤをに&S社製、超音波併用
熱圧着ボンダーでボンディングを行ない、 150℃、
l000hrsの高温放置後の引張り強度を測定し、平
均8.3g、最小5.1gであったので問題はない。
以上の特性評価結果より、本発明の低温焼成多層基板は
ワイヤボンディング信頼性に問題はなく、サイズの大き
なシリコンチップのダイボンディングも信頼性のあるも
のとなってなり、非常に優れていることがわかる。
実施例2 実施例1と同一組成のグリーンシートとAgI’d導体
ペーストを用意した。該グリーンシート4枚にピアホー
ル用の孔を開け、Ag−Pd導体ペーストを印刷により
孔へつめる。次に、これら4枚のグリーンシートに回路
パターンをAg−Pd導体ペーストで印刷する。次に、
4枚のグリーンシートを80℃、 100kg/cm2
で熱圧着し、最高温度900℃のベルト炉で焼成した。
更に焼成後、この低温焼成多層基板のAg−Pd導体が
形成されである最上層の表面に、山中マッセイ社製金導
体ペーストTR−1+4Hを印刷し最高温度850℃の
ベルト炉で焼成した。
以上の工程で製造した低温焼成多層基板の特性を、実施
例1と同様な方法でベアーチップを実装し評価した。そ
の結果、ワイヤボンディング強度は、 150℃、10
00hr後で平均8.7g、最小5、5gであり問題は
なく、ダイボンディング信頼性試験結果でも異状は認め
られなかったので、回路基板として非常に優れているこ
とがわかる。
比較例1 比較例としてアルミナ多層基板の場合を示す。Al1o
396%、 5I022.5%、 MgO1,5%組成
のセラミックス粉末と、実施例1と同様の有機物よりな
るグリーンシートと、タングステン(W)粉末85%、
ビヒクル15%よりなるW導体ペーストを用意した。
まず、該グリーンシート4枚にピアホール用の孔を開け
、W導体ペーストを印刷により該孔へつめる。次に、こ
れら4枚のグリーンシートにW導体ペーストで回路パタ
ーンを印刷する。
更に、4枚のグリーンシートに金導体ペーストとAg−
Pd導体ペーストで回路パターンγj r、7a−fl
JIll Tる。次に4枚のグリーンシートを80℃、
]00kg/cm2で熱圧着し、N2−N2雰囲気炉で
最高温度1550℃で焼成した。焼成後のアルミナ多層
基板の最上層の表面のW導体上にNi電解メツキ3μm
、更にAu電解メツキを 1.5μm施して回路基板を
作った。
以上の工程で製造したアルミナ多層基板上に実施例1で
使用したのベアーデツプを実施例1と同様に実装しその
特性を実施例1と同様に評価した。その結果、アルミナ
多層基板は、ワイヤボンディング強度は、 150℃、
1000hr後で平均8.5g、最小5.6gであり問
題はないが、グイボンディング信頼性試験結果ではシリ
コンチップとしてアルミナ基板の熱膨張係数の差(シリ
コン35XlO−7/’C、アルミナ?7X 10−’
/ ’C)が原因と思われるクラックが、界面に認めら
れた。
よって、アルミナ多層基板は高速回路で大きなベアーチ
ップを搭載するような基板には不向きである。認められ
なかったので、回路基板として非常に優れていることが
わかろう 比較例2 もう1つの比較例として従来の低温焼成多層基板の場合
を示す。実施例1と同一組成のグリI −ンシートとAg−Pd導体ペーストを用意した。
該グリーンシート4枚にピアホール用の孔を開け、Ag
−Pd導体ペーストを印刷によりビアポル用の孔へつめ
る。次に、十記4枚のグリーンシートにAg−Pd導体
ペーストで回路パターンを印刷する。次に、4枚のグリ
ーンシートを80℃、I 00kg/cm2で熱圧着し
、最高温度900 ℃のベルト炉で焼成した。
以上の工程で製造した低温焼成多層基板の最上層のAd
−Pd導体上にベアーチップを実装し、その特性を実施
例1と同様に評価した。その結果、この低温焼成多層基
板のワイヤボンディング強度は、 IFIO℃、l00
0hr後で平均5.0g、最小2.2gと低くバラツキ
も大きく、実用には供しえない。また、Au−3i共品
のグイボンディングはできないので、銀導体ペーストで
ベアーチップを接着したので熱伝導率が悪く発熱の大き
いICチップの場合、熱抵抗が大きいので信頼性上問題
である。
比較例3 実施例1においてグリーンシート組成を変えた場合を実
施した。ガラス組成をSi0□50%。
B20.10%、PbO2Q%、  Ca1l  10
%、Na2O1o%とし、ガラス50%とアルミナ50
%からなるセラミック粉末88%と、アクリル樹脂9%
とフタル酸エステル3%よりなるグリーンシートと、実
施例1と同様のAg−Pd導体ペースト、金導体ペース
トを用意する。以下の工程を実施例】と同様にしてベア
ーチップを実装した低温焼成多層基板を作製した。
まず、この低温焼成多層基板の熱膨張係数を測定したと
ころ75XlO−’/℃あり、アルミナ基板とほぼ同等
であった。以下に実施例1と同様に評価したところワイ
ヤボンディング強度は(150℃、100(lhr後)
、平均8.4g、最小5.5gであり、ともに問題はな
いが、グイボンディング信頼性試験では比較例1と同様
クラックが認められ、大型サイズのへアーチツブの搭載
には使用できない。
[作用・発明の効果] 本発明の低温焼成多層基板は、表面に半田付は用の金属
導体と金導体の両方が形成されているので、金導体上に
は表面がシリコンのベアーップを搭載させ加熱すること
によって金導体とペアチップのシリコーンとの間に共晶
を生じさせ、ベアーチップと低温焼成多層基板の活着を
確実にするとともに金のワイヤーボンディングも信頼性
が高くなる効果も認められる。また上記金属導体上には
へアーチツブ以外の半田付は用に部品を実装できる。更
に、ヘアーチップのシリコンとほぼ同じ熱膨張率の等し
いセラミックス材料を使用することにより、クラックな
どが発生しにくいという効果も認められる。
【図面の簡単な説明】
第1N:本発明の低温焼成多層基板の一例の断面図。 第2図:導体としてAg−Pdを使用した従来の低温焼
成多層基板の断面図。 1:金属導体 2 : 金線 3 : 金導体 第 園

Claims (1)

    【特許請求の範囲】
  1. 1.低温焼成多層基板の表面に半田付け用の金属導体と
    金導体を有することを特徴とする低温焼成多層基板。
JP63280409A 1988-11-08 1988-11-08 低温焼成多層基板 Pending JPH02128496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63280409A JPH02128496A (ja) 1988-11-08 1988-11-08 低温焼成多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63280409A JPH02128496A (ja) 1988-11-08 1988-11-08 低温焼成多層基板

Publications (1)

Publication Number Publication Date
JPH02128496A true JPH02128496A (ja) 1990-05-16

Family

ID=17624637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63280409A Pending JPH02128496A (ja) 1988-11-08 1988-11-08 低温焼成多層基板

Country Status (1)

Country Link
JP (1) JPH02128496A (ja)

Similar Documents

Publication Publication Date Title
JPH0728128B2 (ja) セラミック多層配線基板とその製造方法
US5138426A (en) Ceramic joined body
JP3401102B2 (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2002362937A (ja) ガラス組成物、ガラス焼結体およびそれを用いた配線基板
JP2002043758A (ja) 多層基板及びその製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JPS60178687A (ja) 高熱伝導性回路基板
JPH02128496A (ja) 低温焼成多層基板
JPH11284296A (ja) 配線基板
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
KR970004545B1 (ko) 금 전도체 조성물
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP2002016176A (ja) 配線基板およびその接続構造
JPH11186727A (ja) 配線基板およびその製造方法
JP2652014B2 (ja) 複合セラミック基板
JP3426920B2 (ja) 配線基板
JP2669033B2 (ja) セラミック回路基板の製造方法
JP2001077511A (ja) セラミック基板の製造方法
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JP3905991B2 (ja) ガラスセラミック配線基板
JPH0286188A (ja) 低温焼成セラミック配線基板
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2002124590A (ja) セラミック回路基板及びその製造方法
JPH05139849A (ja) セラミツク多層基板の製造方法
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法