JPH02126296A - Musical sound information storage device - Google Patents

Musical sound information storage device

Info

Publication number
JPH02126296A
JPH02126296A JP63281099A JP28109988A JPH02126296A JP H02126296 A JPH02126296 A JP H02126296A JP 63281099 A JP63281099 A JP 63281099A JP 28109988 A JP28109988 A JP 28109988A JP H02126296 A JPH02126296 A JP H02126296A
Authority
JP
Japan
Prior art keywords
data
waveform
reading
envelope
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63281099A
Other languages
Japanese (ja)
Other versions
JP2997470B2 (en
Inventor
Tsutomu Saito
勉 斉藤
Yutaka Washiyama
鷲山 豊
Yoichi Nagashima
洋一 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP63281099A priority Critical patent/JP2997470B2/en
Publication of JPH02126296A publication Critical patent/JPH02126296A/en
Application granted granted Critical
Publication of JP2997470B2 publication Critical patent/JP2997470B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

PURPOSE:To make a storage device compact and simplify the circuit constitution, and to easily read out information by storing data on a musical sound and a program in an integrated storage device. CONSTITUTION:A ROM 20 is stored with the program for generating a musical sound signal, musical sound data regarding the waveform and envelope, and waveform data RD itself, and a ROM address control circuit 31 controls a read address to switch a read of the processing program or timbre data and a read of waveform data RD. The processing program read out of the ROM 20 is processed variously by the CPU 300 of a key assigner circuit 30, timbre data regarding the waveform and envelope are written in an area of an assignment circuit 32 corresponding to free channels, and waveform data RD is sent to a waveform data expanding circuit 50. Consequently, the storage device is made compact to simplify the circuit constitution and the information is easily read out.

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、楽音を生成するための情報を記憶する楽音情
報記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application 1] The present invention relates to a musical tone information storage device that stores information for generating musical tones.

[発明の概要] 本発明は、楽音についてのデータとプログラムとを一体
の記憶手段に記憶することにより、記憶装置をコンパク
トにするものである。
[Summary of the Invention] The present invention makes the storage device more compact by storing data regarding musical tones and programs in an integrated storage means.

3従来技術1 従来、楽音の内容を表すデータと、楽音を生成放音する
ための処理プログラムとは、別々の記憶装置に記憶して
、各々別々の読出装置によってデータとプログラムとを
読み出していた。この場合、各読出装置の読出アドレス
データは、各マまったく独立に制御されていた。
3. Prior Art 1 Conventionally, data representing the content of musical tones and processing programs for generating and emitting musical tones were stored in separate storage devices, and the data and programs were read out by separate reading devices. . In this case, the read address data of each read device is controlled completely independently.

r発明が解決しようとする課題] しかしながら、データ用の記憶装置と10グラJ、用の
記憶装置とを別々に設けることは、それだけ回路構成が
複雑となり、コストアンプの原因にらなっていた iな
、このように別々の記憶装置を設けることは、読出アド
レスデータをまったく独立に制御しなくてはならず、情
報処理か複雑化していた。
[Problems to be Solved by the Invention] However, providing a data storage device and a 10G storage device separately increases the complexity of the circuit configuration and increases costs. Note that providing separate storage devices in this manner requires that read address data be controlled completely independently, complicating information processing.

本発明は、上述した課題を解決するためになされたしの
であり、回路構成か簡ψ、で、しから情報力3た出赳理
が簡易な楽)情報記憶装置を提供することを目的として
いる。
The present invention was made in order to solve the above-mentioned problems, and an object of the present invention is to provide an information storage device that has a simple circuit configuration, has high information power, and is easy to operate. There is.

七課題を解決するための手段〕 上記目的を達成するたy)に本発明においては、楽音の
内容を表すデータを記憶するデータ記憶手段と、楽音を
生成放音するための処理プログラムを記憶するプログラ
ム記憶手段とを一体に設け、両記憶手段の読み出しを切
り換える切換手段等とを備えたものである。
Means for Solving Seven Problems] In order to achieve the above object, the present invention stores data storage means for storing data representing the content of musical tones, and a processing program for generating and emitting musical tones. The program storage means is provided integrally with the program storage means, and is provided with switching means for switching the reading of both storage means.

[作用] これにより、データとプログラムとを1つの記憶手段に
記憶できるし、読出アドレスデータをデータとプログラ
ムの記憶されているエリアのアドレスの差だけ切り換え
るだけで、データとプログラムの読出切り換えを行うこ
とができる。この−例が、第4図のMMUラッチ310
、セレクタ312、ROM2]こよるものて゛、プログ
ラム=売出のときCP tJアドレスCAL〜15が選
択され、音色データ読出のとき上記CPUアドレスCA
L2〜15のみM M tJアドレスに変更され、波形
データ読出のとき全て周波数ナンバ累X値に切り換えら
れる。
[Function] With this, data and programs can be stored in one storage means, and reading of data and programs can be switched by simply changing the read address data by the difference between the addresses of the areas where data and programs are stored. be able to. An example of this is MMU latch 310 in FIG.
, selector 312, ROM2] This is because when the program is on sale, the CPtJ address CAL~15 is selected, and when the tone data is read, the above CPU address CA is selected.
Only L2 to L15 are changed to M M tJ addresses, and all are switched to frequency number cumulative X values when reading waveform data.

[実施例] 以下、本発明を具体化した一実施例を図面を参照して詳
述する。
[Example] Hereinafter, an example embodying the present invention will be described in detail with reference to the drawings.

≦全体回路ン 第1図は、本発明の全体回路図を示すもので、キーボー
ド1の各キー及び音色スイッチ2の各スイゾチは、キー
アサイナ回路30によって走査され、操作キーに応じた
音高で、操作音色スィッチに応じた音色の楽音か16チ
ヤンネルの楽音生成糸め空チャンネルに割り当てられる
。このチャン゛i、ル割り当て内容は、アサイメントメ
モリ回路32に記憶される。
≦Overall circuit Figure 1 shows an overall circuit diagram of the present invention, in which each key of the keyboard 1 and each pitch of the tone switch 2 are scanned by the key assigner circuit 30, and the pitches corresponding to the operated keys are scanned. The musical tone of the tone corresponding to the operated tone color switch is assigned to the empty channel of the 16 channels of musical tone generation. The channel assignment contents are stored in the assignment memory circuit 32.

ROM20内は、楽音1六号を生成するための処理プロ
グラムと、波形及びエンベロープに関するn色データと
、波形データRDそのものが記憶されており、ROMア
ドレス制御回路31によって読出アドレスが制御され、
処理プログラム又は音色データの読み出しと、波形デー
タRDの読み出しとが切り換えられる。ROM20より
読み出された処理プログラムは、キーアサイナ回路30
の後述するCPU300に送られて各種処理か実行され
、また同じ(ROM20より読み出された波形やエンベ
ロープに関する音色データは、アサイメン1へメモリ回
路32の空チャンネルに応じたエリアに書き込まれ、さ
らに同じ<ROM20より読み出された波形データRD
そのものは波形データ伸長補間回路50へと送られる。
The ROM 20 stores a processing program for generating musical tone No. 16, n-color data regarding the waveform and envelope, and the waveform data RD itself, and the readout address is controlled by the ROM address control circuit 31.
Reading of the processing program or tone data and reading of the waveform data RD are switched. The processing program read from the ROM 20 is executed by the key assigner circuit 30.
It is sent to the CPU 300, which will be described later, to execute various processes, and the same (timbre data regarding the waveform and envelope read from the ROM 20 is written to the Assignment 1 in the area corresponding to the empty channel of the memory circuit 32, and then the same <Waveform data RD read from ROM20
The data itself is sent to the waveform data expansion interpolation circuit 50.

アサイメントメモリ回路32には、キーボード1の操作
キーに応じた周波数ナンバスピードデータFSら空チャ
ンネルに応じたエリアに書き込まれる。
In the assignment memory circuit 32, frequency number and speed data FS corresponding to the operation keys of the keyboard 1 are written into areas corresponding to empty channels.

この周波数ナンバスピードデータFSは、周波数ナンバ
累算器40で各チャンネルごとにlllj次累算され、
ROMアドレス制御回路31を介してROM 20に読
出アドレスデータとして与えられ、波形データRDか周
波数ナンバスピードデータFSに応じた速度、すなわち
音高に応じた速度で読み出され、波形データ伸長補間回
路50に入力される。読み出される波形データRDはR
OM20内に多数記憶されており、これらの選択はアサ
イメントメモリ回路32より読み出されるバンクデータ
によって行われる。L泥波形データ伸長補間回路50で
は、データ圧縮された状態でROM20より読み出され
てきた差分データが伸長されるとともに、各波形データ
RDのサンプルポイント地点の間の補間地点ら求められ
て乗算回路70に送られる。この補間は周波数ナンバ累
算器40か、Zの周波数ナンバ累3E値FAの一部を使
って行われる。
This frequency number speed data FS is accumulated lllj times for each channel by a frequency number accumulator 40,
It is given as read address data to the ROM 20 via the ROM address control circuit 31, and is read out at a speed according to the waveform data RD or frequency number speed data FS, that is, at a speed according to the pitch, and the waveform data expansion interpolation circuit 50 is input. The waveform data RD to be read is R
A large number of bank data are stored in the OM 20, and selection thereof is made by bank data read out from the assignment memory circuit 32. In the L waveform data expansion interpolation circuit 50, the difference data read out from the ROM 20 in a data compressed state is expanded, and the difference data is obtained from interpolation points between the sample points of each waveform data RD and sent to the multiplication circuit. Sent to 70. This interpolation is performed using the frequency number accumulator 40 or a portion of the frequency number accumulator 3E value FA of Z.

また、アサイメントメモリ回路32からのエンベロープ
に関するデータは、エンベロープ発生器60へ送られて
エンベロープ波形が生成され、上記乗算回路70へ送ら
れる9乗算回路70では、上記伸長補間波形データIP
の各サンプル値とエンベロープ波形の各サンプル値EA
とが乗算され、シフト回v@80でデータシフトが行わ
れて、系列累算回路90で系列ごとに累算され、D−A
変換器100を介してサウンドシステム110より放音
出力される。
Further, data related to the envelope from the assignment memory circuit 32 is sent to an envelope generator 60 to generate an envelope waveform, and sent to the multiplication circuit 70.
Each sample value of the envelope waveform and each sample value EA of the envelope waveform
is multiplied, data is shifted at shift time v@80, and accumulated for each series at series accumulation circuit 90, and D-A
Sound is output from the sound system 110 via the converter 100.

上記エンベロープ発生器60より、アサイメントメモリ
回路32には、エンベロープ波形の現在のフェーズ値P
 Hが送られ、次の新しいフェースに関するエンベロー
プデータを出力するように働きかける。またエンベロー
プ発生器60より、周波数ナンバ累算器40には、キー
オンのタイミングでオンイベント信号が送られ、周波数
ナンバスピードデータFSの累算が開始される。さらに
エンベロープ発生器60より、波形データ伸長補間回路
50にはデータ長信号D816が送られ、波形データR
Dの補間を行うか、行わないかの選択が行われる。デー
タ長信号D816は、波形データRDが8ビヅトのサン
プル値2つよりなるか、10ビツトのサンプル値と6ビ
ツトの差分データよりなるかの区別を示すもので、10
ピントのサンプル値と6ビツトの差分データが読み出さ
れたとき、波形データRDの補間が行われる。
The envelope generator 60 stores the current phase value P of the envelope waveform in the assignment memory circuit 32.
H is sent to cause the envelope data for the next new face to be output. Further, an on event signal is sent from the envelope generator 60 to the frequency number accumulator 40 at the key-on timing, and the accumulation of frequency number speed data FS is started. Furthermore, a data length signal D816 is sent from the envelope generator 60 to the waveform data expansion interpolation circuit 50, and the waveform data R
A selection is made as to whether or not to interpolate D. The data length signal D816 indicates whether the waveform data RD consists of two 8-bit sample values or a 10-bit sample value and 6-bit difference data.
When the focused sample value and 6-bit difference data are read out, interpolation of the waveform data RD is performed.

−F記シフI−回路80は、乗算後の楽音データをエン
ベロープ累算fIiEAの上位ビットであるエンベロー
プパワーデータEA12〜15の大きさに応じてシフト
ダウンし、デイゲイ、リリースの減衰時の立下りをエク
スポーネンシャルな特性に1−て、自然音に近づけるた
めのらのである。
The shift I circuit 80 shifts down the multiplied musical tone data according to the magnitude of the envelope power data EA12 to EA15, which are the upper bits of the envelope accumulation fIiEA, and shifts the musical tone data after the multiplication to This is because it gives an exponential characteristic and brings it closer to natural sounds.

また上記D−A変換器100には、4つの楽音生成系が
時分割により形成されており、系列累算回IIB90に
おいて、アサイメントメモリ回路32からの系列データ
cRに応じて、いずれの生成系に楽音データを送り込む
かが決定される。この系列累算回路90には、周波数ナ
ンバ累算器40から、波形折返し信号FDUも与えられ
ており、この波形折返し信号FDUは波形データの一波
形のうち前半の半波形の生成か終わって、後半の半波形
の生成にはいるときハイレベルとなり、これにより系列
累算回路90では、楽音データをプラスマイナス反転し
た値とされる。また、系列累算回路90には、キーアサ
イナ回路30より、D−Aゲート信号も与えられており
、DA2換器100への楽音データ出力コントロールが
行われる。
Further, in the D-A converter 100, four musical tone generation systems are formed in a time-division manner, and in the sequence accumulation time IIB90, which generation system is selected according to the sequence data cR from the assignment memory circuit 32. It is determined whether musical tone data is to be sent to. The series accumulation circuit 90 is also supplied with a waveform return signal FDU from the frequency number accumulator 40, and this waveform return signal FDU is generated after the generation of the first half waveform of one waveform of the waveform data. When entering the generation of the latter half waveform, it becomes a high level, and as a result, the series accumulation circuit 90 takes a value obtained by inverting the musical tone data plus or minus. The sequence accumulator circuit 90 is also supplied with a DA gate signal from the key assigner circuit 30, and controls the output of musical tone data to the DA2 converter 100.

システムクロック発生器10から、第1図の各回路30
.40.50.60.90には、第2図に示すようなり
ロック信号等が与えられており、各回路のタイミングコ
ントロールが行われる。
From the system clock generator 10 to each circuit 30 in FIG.
.. 40, 50, 60, and 90 are given a lock signal, etc. as shown in FIG. 2, and timing control of each circuit is performed.

< ROM 20 > 第3図はROM20の記憶内容を示すもので、このRO
M20には楽f信号を生成するため処理プログラムと、
波形及びエンベロープの内容t iU択決定するだめの
音色データと、波形の各サンプル値よりなる波形データ
RDとが記憶されている。
<ROM 20> Figure 3 shows the memory contents of the ROM 20.
M20 includes a processing program to generate the Raku f signal,
Contents of the waveform and envelope t iU Tone color data to be selected and waveform data RD consisting of each sample value of the waveform are stored.

音色データの記憶エリアは処理プログラムの記憶エリア
より、後述するMMUアドレスデータ分たけすれた67
、2にある。音色データは、バンクデータ、データ長信
号データD816、系列データGR、イニシャル周波数
ナンバデータ、ループトラフ1データ、ループエンドデ
ータ、エンベロープデータよりなり、エンベ17−プデ
ータは、さらにフェーズレベルデータP L、エンベロ
ープ加減信号データEDU、シンアウトデータTH、エ
ンベロー1スピードデータESよりなっている。
The storage area for tone data is 67 times larger than the storage area for the processing program by MMU address data, which will be described later.
, 2. The timbre data consists of bank data, data length signal data D816, series data GR, initial frequency number data, loop trough 1 data, loop end data, and envelope data, and the envelope data further includes phase level data PL and envelope data. It consists of addition/subtraction signal data EDU, thin-out data TH, and envelope 1 speed data ES.

バンクデータは、複数の波形データRDのうちの1つを
選択指定するためのらので、1つのチャンネルに割り当
てられる1つの音色につき、(A)(B)2つの波形が
選択され、データ長信号D816は、上述したように波
形データRDが8ビツトのサングル1ii2つよりなる
か、10ビットのサンプル値と6ビツトの差分データよ
りなるかの区別を示すもので、系列データGR0,1も
上述したように、上記乗算後の楽音データSTを4つの
いずれの楽音生成系に割り当てるかを示すものである。
Since the bank data is used to select and specify one of the plurality of waveform data RD, two waveforms (A) and (B) are selected for one tone assigned to one channel, and the data length signal D816 indicates whether the waveform data RD consists of two 8-bit samples 1ii, or a 10-bit sample value and 6-bit difference data, as described above, and the series data GR0, 1 also differ from each other as described above. This shows which of the four musical tone generation systems the musical tone data ST after the multiplication is to be assigned to.

イニシャル周波数ナンバデータは、第8図に示すように
、周波数ナンバスピードデータFSを順次累算して波形
データRDを読み出していくにあたってのスタート時点
の周波数ナンバ累算値を示し、ループエンドデータは、
周波数ナンバスピードデータFSの累算を加算方向から
減算方向へ折り返す地点の周波数ナンバ累算値FAを示
し、ループトングデータは、周波数ナンバスピードデー
タFSの累算方向を減算方向から加算方向へ折り返す地
点の周波数ナンバ累算値FAを示し、第8図に示すよう
にループトップとループエンドとの間で周波数ナンバ累
算値FAをループ変化させることにより、半波形外の波
形データを連続した波形の状態で読み出して行くことが
できる。
As shown in FIG. 8, the initial frequency number data indicates the frequency number accumulated value at the start point when reading out the waveform data RD by sequentially accumulating the frequency number speed data FS, and the loop end data is:
The frequency number cumulative value FA is shown at the point where the accumulation of frequency number speed data FS is turned around from the addition direction to the subtraction direction, and the loop tong data is the point at which the accumulation direction of the frequency number speed data FS is turned around from the subtraction direction to the addition direction. By loop-changing the frequency number accumulation value FA between the loop top and the loop end as shown in Fig. 8, waveform data outside the half waveform can be converted into a continuous waveform. It can be read out in the current state.

なお第8図の波形折返し信号FDUは、周波数ナンバ累
算値FAの最上位とットデータであり、波形データの一
波長のうち前半の半波長の生成が終わって、後半の半波
長の生成にはいるときハイレベルとなるものであって、
この信号FDUに基づいて周波数ナンバ累算値FAの加
減演算切換と、波形データ(楽音データ)のサンプル値
(振幅値)のプラスマイナス切換が行われる。
Note that the waveform return signal FDU in FIG. 8 is the most significant cut data of the frequency number cumulative value FA, and after the generation of the first half of one wavelength of the waveform data is completed, the generation of the second half of the waveform data is completed. It is at a high level when there is
Based on this signal FDU, addition/subtraction calculation switching of the frequency number cumulative value FA and plus/minus switching of the sample value (amplitude value) of the waveform data (musical tone data) are performed.

エンベロープデータの中のエンベロープレベルデータE
l−は第24図に示すように、エンベロープ波形のアッ
ク、デイケイ、サスティン、リリースの最終地点におけ
るエンベロープ累算値を示し、エンベローブ加減信号デ
ータEDUは、エンベロープ累算値EAを加算していく
のか、減算していくのかを示すものである。またエンベ
ロープデータのエンベロー1スピードデータESは、エ
ンベロープ累算値EAの加減速度を示すデータで、この
値が大きいほどエンベロープ波形の傾きが大きくなる。
Envelope level data E in envelope data
As shown in FIG. 24, l- indicates the envelope cumulative value at the final point of the envelope waveform's acknowledgment, decay, sustain, and release, and the envelope addition/subtraction signal data EDU adds the envelope cumulative value EA. , indicates whether to subtract. Further, the envelope 1 speed data ES of the envelope data is data indicating the acceleration/deceleration of the envelope cumulative value EA, and the larger this value is, the larger the slope of the envelope waveform is.

エンベロープスピードデータESとエンベロープレベル
データELとは、キーボード1のキーの押鍵速度、又は
押鍵圧力に応じたキータッチデータに応じて決定される
The envelope speed data ES and the envelope level data EL are determined according to the key press speed of the keys on the keyboard 1 or the key touch data corresponding to the key press pressure.

エンベロープの中のシンアウトデータTHは、エンベロ
ープ累算値EAの累算システムへのエンベロープ累算値
EAの収り入れラッチの間引き率を示すデータであり、
本来のエンベロープ累算値EAの取り入れラッチは、繰
り返し行われる全チャンネル分のタイムスロットに1回
行なわれる。
The thin-out data TH in the envelope is data indicating the thinning rate of the latch for receiving the envelope accumulated value EA into the accumulation system of the envelope accumulated value EA,
The original envelope accumulated value EA is taken in and latched once every repeated time slot for all channels.

このデータがrll」のとき間引きはなく、「10」の
とき4回に1回取り入れ、「01」のとき16回に1回
取り入れ、「00Jのとき64回に1回取り入れる。O
21は2@論理レベルのIQW、状態、h i gh状
態を示すものである。このシンアウト(収り入れラッチ
間引き)により、同じエンベロー1スピードデータでも
エンベロープのスピードを等倍、4倍、16倍、64@
に変化させることができる。このシンアウトデータTH
もキーボード1のキーの押鍵速度、又は押鍵圧力に応じ
たキータッチデータに応じて変化させても良い。
When this data is "rll", there is no thinning, when it is "10" it is taken in once every 4 times, when it is "01" it is taken in once every 16 times, and when it is "00J" it is taken in once every 64 times.
21 indicates the IQW, state, and high state of the 2@logic level. This thin-out (accumulation latch thinning) allows the envelope speed to be increased to 1x, 4x, 16x, and 64x even with the same envelope 1 speed data.
can be changed to This thin out data TH
may also be changed according to the key pressing speed of the keys on the keyboard 1 or key touch data corresponding to the key pressing pressure.

このようにROM20には、楽音を生成放音するための
処理10グラムと、楽音の内容を表わす楽音データとが
記憶されているので、プログラムとデータを記憶するメ
モリが1つで済み、その分回路構成を簡易なものとする
ことができる。
In this way, the ROM 20 stores 10 grams of processing for generating and emitting musical tones, and musical tone data representing the content of musical tones, so only one memory is required to store programs and data. The circuit configuration can be simplified.

くキーアサイナ回路30〉 第4図は、キーアサイナ回Wt30を示すもので、CP
U300は与えられるマスタクロック信号φ(CK2)
が、ハイレベルのときのみ動作可能なもので、第2図下
方に示すように、CPU300のデータバスライン及び
アドレスバスラインには、マスタクロック信号CK2が
ハイレベル「】」のとき、CPU300に関するデータ
が流れ、ローレベル「0」のとき、CPU300に無関
係なデータが流れる。
Key assigner circuit 30> Figure 4 shows the key assigner circuit Wt30.
U300 is the applied master clock signal φ (CK2)
is operable only when the master clock signal CK2 is at a high level, and as shown in the lower part of FIG. flows, and when the low level is "0", data unrelated to the CPU 300 flows.

(ROM7’ドレス制御回F#131)このCPU30
0からのROM20や各種メモリのアクセス用のアドレ
スデータCAO〜15は16とットデータであるが、最
下位ビットを除く下位11ビツトCAL〜11はセレク
タ313に与えられる。また、1位4ビツトCAl2〜
15は上位に’0OOOJの4とットデータが付加され
て、セレクタ312のB入力を通して]ユ記下位11ビ
ットCAL〜11とともに19ビツトのアドレスデータ
としてセレクタ313を介してROM20に与えられ、
主に処理プログラムの読み出しが行われる。またCPU
300が処理プログラム以外の音色データやその他デー
タを読み出す時には、CPU300より8ビツトのMM
Uアドレスデータがデータバスラインを通じて出力され
、これがMMUラッチ310を介して上記セレクタ31
2を通じ、上述の下位11ビツトCAI〜11に付加さ
れて、セレクタ313を介しROM 20に与えられる
(ROM7'dress control time F#131) This CPU30
The address data CAO~15 for accessing the ROM 20 and various memories from 0 is 16 bit data, but the lower 11 bits CAL~11 excluding the least significant bit are given to the selector 313. Also, 1st place 4 bit CA12~
15 has 4 bit data '0OOOJ added to the upper part and is given to the ROM 20 via the selector 313 as 19-bit address data together with the lower 11 bits CAL to 11 of [U] through the B input of the selector 312,
The processing program is mainly read. Also CPU
When the 300 reads tone data or other data other than the processing program, the CPU 300 reads the 8-bit MM data.
U address data is output through the data bus line, and this is sent to the selector 31 via the MMU latch 310.
2, it is added to the lower 11 bits CAI~11 mentioned above, and is applied to the ROM 20 via the selector 313.

このアドレスデータの切り換え状態を示したのが、第5
図であり、ROM20のアドレスデータは19ビツトで
あるにもかかわらず、CPU300のアドレスデータは
16ビツトであるため、roooojの付加や、MMU
アドレスデータの付加が行われる。
The fifth figure shows the switching state of this address data.
Although the address data of the ROM 20 is 19 bits, the address data of the CPU 300 is 16 bits, so the addition of roooooj and the MMU
Address data is added.

こうして、MMUアドレスを付加するか、「0000」
を付加するかで、プログラムの読み出しと音色データの
読み出しが簡単に切り換えられる。
In this way, add the MMU address or "0000"
By adding , you can easily switch between program reading and tone data reading.

またCPU300の読出アドレスデータがROM20の
読出アドレスデータより少ないビット数でも、ROM2
0の全領域の読み出しを行うことができる。
Furthermore, even if the read address data of the CPU 300 has fewer bits than the read address data of the ROM 20, the ROM 2
The entire area of 0 can be read.

上記、L位4ビットデータCAl2〜15はコンパレー
タ311にも与えられており、このコンパレータ311
には4ビツトのf (x)データも与えられており、両
データか一致しない時、「0000」と上位4ビツトア
ドレスデータCAl2〜15の方が選択される。また両
データが一致した時、一致信号がコンパレータ311か
ら上記セレクタ312に与えられて、MMUラッチ31
0の方が選択される。従って上位4ビツトのアドレスデ
ータCAl2〜15がf (x)データに一致していな
い時に、CPU300の処理プログラム等の読み出しが
行われ、一致した時は音色データ等が読み出される。こ
のf (x)データはCPU300によって選択設定し
てもよいし、予め固定された値でもよい。
Above, the L-order 4-bit data CAl2 to CAl15 is also given to the comparator 311, and this comparator 311
is also given 4-bit f(x) data, and when both data do not match, "0000" and the upper 4-bit address data CAl2-15 are selected. Further, when both data match, a match signal is given from the comparator 311 to the selector 312, and the MMU latch 31
0 is selected. Therefore, when the upper 4 bits of address data CAl2-15 do not match the f(x) data, the processing program etc. of the CPU 300 is read out, and when they do match, the timbre data etc. are read out. This f(x) data may be selectively set by the CPU 300, or may be a pre-fixed value.

上記セレクタ31.3には、後述するアサイメントメモ
リ320よりCPU300によって読み出されたバンク
データと周波数ナンバ累算器40からの周波数ナンバ累
算値FA12〜26も与えられ、このセレクタ313を
介してROM20に与えられ、対応するバンクの波形デ
ータRDが読み出される。セレクタ313における、デ
ータセレクト切換は、上記システムクロヅク発生器1−
0からのクロック信号CK2によって行われ、第2図下
方に示すように、処理プログラムの読み出しと波形デー
タRDのサンプル値との読み出しが切り換えられる。こ
のうち、処理プログラムの読み出しのタイミングにおい
ては、上記f (x)データに基づいて、処理プログラ
ムの読み出しと音色データの読み出しが切り換えられる
。そして、これらの読出処理が16チヤンネル分繰返し
行われて行く。
The selector 31.3 is also given bank data read out by the CPU 300 from an assignment memory 320, which will be described later, and frequency number cumulative values FA12 to FA26 from the frequency number accumulator 40. The waveform data RD of the corresponding bank is read out from the ROM 20 . Data selection switching in the selector 313 is performed by the system clock generator 1-
As shown in the lower part of FIG. 2, reading of the processing program and reading of the sample value of the waveform data RD are switched. Among these, at the timing of reading the processing program, the reading of the processing program and the reading of the timbre data are switched based on the f (x) data. Then, these readout processes are repeated for 16 channels.

ROM20より読み出されるデータのうち、波形データ
RDはそのまま波形データ伸長補間回路50へ送られ、
処理プログラムや音色データは、8ビツトデータずつに
2分割され、セレクタ314を介してCPU300に送
られたり、デー1−バッファ323を介してアサイメン
トメモリ320に送られたりする。セレクタ314にお
ける、データセレクト切換は、上記CPU300がらの
アドレスデータCAの最下位とy h CA Oに基づ
いて行われる。
Among the data read from the ROM 20, the waveform data RD is sent as is to the waveform data expansion interpolation circuit 50,
The processing program and tone color data are divided into two pieces of 8-bit data and sent to the CPU 300 via the selector 314 or to the assignment memory 320 via the data 1 buffer 323. Data selection switching in the selector 314 is performed based on the lowest address data CA from the CPU 300 and y h CA O.

これにより、CPU300の処理速度に追随してF?、
0M20からのデータ取り込みが行われる。
This allows F? to follow the processing speed of the CPU 300. ,
Data is taken in from 0M20.

また、CPU300のデータバスラインのピント数に対
しROM20からの読み出しデータのピント数が多くて
も、スムーズにデータ処理を行うことかできる。
Furthermore, even if the number of focuses on data read from the ROM 20 is greater than the number of focuses on the data bus line of the CPU 300, data processing can be performed smoothly.

(アサイメントメモリ回路32) 第6図は、アサイメントメモリ回路32のアサイメント
メモリ320の記憶内容を示すもので、アサイメントメ
モリ320は、16チヤンネル分の音色データのメモリ
エリアが形成されており、各チャンネルエリアにROM
20からの音色データかセットされる。この場合、セッ
トされる音色データのうちエンベロープデータはEGO
〜15の各エンベロー1グループエリアにセットされ、
それ以外のデータはCHO〜15の各チャンネルエリア
に分けてセットされる。CHO〜15にセソl〜される
データは、バンクデータ(A>(B)、エンベロープグ
ループデータ(A)(B)in数ナンバスピードデデー
FS、−¥−オン信号データ、データ長信号データD8
16.系列データGR、イニシャル周波数ナンバデータ
、ループトップデータ、ループエンドデータよりなって
おり、このうち周波数ナンバスピードデータFS、−’
r−オン信号データ、エンベロープグループデータ(A
)(B)以外のデータについては、ROM 20の記憶
内容のところで説明したとおりである。
(Assignment Memory Circuit 32) FIG. 6 shows the stored contents of the assignment memory 320 of the assignment memory circuit 32. The assignment memory 320 has a memory area for tone data for 16 channels. , ROM in each channel area
Tone data from 20 onwards is set. In this case, the envelope data of the tone data to be set is EGO.
~15 each envelope is set in one group area,
Other data is set separately for each channel area of CHO to 15. The data to be set to CHO~15 is bank data (A>(B), envelope group data (A) (B), number of inputs, speed data, FS, -\-ON signal data, data length signal data D8.
16. It consists of series data GR, initial frequency number data, loop top data, and loop end data, among which frequency number speed data FS, -'
r-on signal data, envelope group data (A
) Data other than (B) are as explained in the section about the storage contents of the ROM 20.

周波数ナンバスピードデータFSは、キーボード1の操
作キーの音高に応じたデータで波形データRDの読出ア
ドレスデータの累算ステップ値として用いられる。キー
オン信号データは、現在キーオン中であることを示すデ
ータで、キーオンで’1」、’r−オフで「OJとなる
。エンベロープグループデータ(A)(B)は、当該チ
ャンネルエリアの音色に応じたエンベロープデータの記
憶されているエンベロープグループエリアEGO〜・1
5のアドレスを示すデータであり、1つのチャンネルに
割り当てられる音色は2つの楽音よりなるものであるた
め、(A)(B)と2つ存在することになる。これに応
じて、波形データRDも2つ存在するため、バンクデー
タも(A)(B)2つの存在することになる。EGO〜
15にセットされるエンベロープデータについても上述
ROM2Oの記憶内容の説明のところで説明したとおり
である。
The frequency number speed data FS is data corresponding to the pitch of the operation keys of the keyboard 1 and is used as the cumulative step value of the read address data of the waveform data RD. The key-on signal data is data indicating that the key is currently on, and is '1' when the key is on, and 'OJ' when the key is off. Envelope group area EGO~・1 where envelope data is stored
This data indicates the address of No. 5, and since the tone assigned to one channel consists of two musical tones, there are two tones (A) and (B). Correspondingly, since there are two pieces of waveform data RD, there are also two pieces of bank data (A) and (B). EGO~
The envelope data set to 15 is also as explained in the explanation of the storage contents of the ROM2O above.

このアサイメントメモリ320より読み出されたデータ
はAM(アサイメントメモリ)バスを介して周波数ナン
バ累算器40やエンベロープ発生器60等へ送出された
り、ゲートバッファ322を介してCPU300に与え
られる。また・1ピントのエンベロープグループデータ
(A)(B)については、ランチ324を介し、エンベ
ロープ発生器60からのフェーズデータPAが2ビツト
上位に付加され、「1」が1ビツト上位に付加されて計
7ビソトとなり、セレクタ321を介し、再びアサイメ
ントメモリ320に与えられ、対応するエンベロープの
エンベロープレベルデータEL、シンアウトデータTH
、エンベロー1スピードデータES等か読み出されてエ
ンベロープ発生器60に送られる。このセレクタ321
を介してシステムクロック発生器10からのクロック信
号CKの集合である読出アドレスデータらアサイメント
メモリ320に与えられるほか、CPU300からのア
クセスアドレスデータも与えられる。
The data read from the assignment memory 320 is sent to the frequency number accumulator 40, envelope generator 60, etc. via the AM (assignment memory) bus, or provided to the CPU 300 via the gate buffer 322. Also, for the envelope group data (A) and (B) of 1 pin, the phase data PA from the envelope generator 60 is added to the upper 2 bits via the launch 324, and "1" is added to the 1 higher bit. The result is a total of 7 bits, which is then given to the assignment memory 320 again via the selector 321, and the envelope level data EL and thin-out data TH of the corresponding envelope are stored.
, envelope 1 speed data ES, etc. are read out and sent to the envelope generator 60. This selector 321
In addition to providing read address data, which is a set of clock signals CK, from the system clock generator 10 to the assignment memory 320 via the system clock generator 10, access address data from the CPU 300 is also provided.

これらのアドレスデータの切1fA状態を示したのが第
2図最下段のタイムチャートであり、クロンク信号群C
Kに基づいたバンクデータ(A>(B3とエンベロー1
グループデータ(A)(B)、これに続いて周波数ナン
バスピードデータFSの読み出しの後、上記エンベロー
プグループデータ(A>とフェーズデータPAに基づい
たエンベロー1スピードデータ(A)ESとエンベロー
プレベルデータ(A)ELの読み出しが行われ、この後
cl)U300のアクセスか行われる。そして同じくク
ロンク信号群CKに基づいたイニシャル周波数ナンバ、
キーオン、データ長信号データD816、系列データc
Rの各データと、これに続いてループドッグデータ、ル
ープエンドデータとが二売み出され、土、記エンベロー
ブグル−ブデータ(B )とフェーズデータPAに基づ
いたエンベロー1グル−プデータ(B)ESとエンベロ
ールベルデータ(B)ELの読み出しが行われ、このt
灸CP U 300のアクセスが行われる。そして、こ
れらのアクセス処理か16チヤンネル分繰り返し行われ
ていく。
The time chart at the bottom of Figure 2 shows the off 1fA state of these address data, and the clock signal group C
Bank data based on K (A>(B3 and envelope 1
After reading the group data (A) and (B), followed by the frequency number speed data FS, the envelope group data (A> and the envelope 1 speed data (A) based on the phase data PA) ES and the envelope level data ( A) EL is read, and then cl) U300 is accessed. And an initial frequency number also based on the Cronk signal group CK,
Key on, data length signal data D816, series data c
Each data of R, followed by loop dog data and loop end data are sold, followed by envelope groove data (B) and envelope 1 group data (B) based on phase data PA. The ES and envelope data (B) EL are read out, and this t
The moxibustion CPU 300 is accessed. These access processes are then repeated for 16 channels.

この場合、読出アドレスデータとして用いられるクロッ
ク信号群CKは第2図のCKI〜CKなどが用いられる
。セレクタ321における各アドレスデータのセレクト
はシステムクロック発生器10からのクロlり信号CK
ICK2に基づいて行われ、’004  ’OIJのタ
イミングで、クロック信号群CKが選択され、「10」
でラッチ324からのエンベロープグループデータとフ
工−ズデータPAが選択され、[11jでCPU300
からのアドレスデータが選択される。
In this case, as the clock signal group CK used as read address data, CKI to CK shown in FIG. 2 are used. The selector 321 selects each address data using the clock signal CK from the system clock generator 10.
The clock signal group CK is selected based on ICK2, and at the timing of '004' OIJ, the clock signal group CK is set to "10".
The envelope group data and function data PA from the latch 324 are selected in [11j], and the CPU 300
Address data from is selected.

RAM301には、各種中間処理データがメモリされ、
タイマ302は、CPU300が設定した周期でインタ
ラブト信号をCPU300に与え、リセット回FI?t
303は電源投入時にCPU300とアウトプットラッ
チ304にリセツトをかけるらのである。アウトプット
ラッチ304.306には音色スイッチ2、キーボード
1のサンプリングアドレスが一時セットされ、インプッ
トバッファ305.307には、そのサンプリング結果
が入力される。上記アウトプットラッチ304のサンプ
リングデータのうち1ビツトのみ上記D−A変換器10
0のゲート信号として用いられる。
Various intermediate processing data are stored in the RAM 301.
The timer 302 provides an interrupt signal to the CPU 300 at a cycle set by the CPU 300, and resets FI? t
303 resets the CPU 300 and output latch 304 when the power is turned on. The sampling addresses of the tone switch 2 and the keyboard 1 are temporarily set in the output latches 304 and 306, and the sampling results are input into the input buffers 305 and 307. Only one bit of the sampling data of the output latch 304 is transmitted to the D-A converter 10.
Used as a 0 gate signal.

く周波数ナンバ累算器40> 第7図は、周波数ナンバ累算器40を示すもので、上記
アサイメントメモリ回路32からの周波数ナンバスピー
ドデータFSは、ラッチ404を介し、イクスクルジブ
オアゲート群405を介して、アダー407で、それま
での周波数ナンバ累算値FAに累算され、上位8ビツト
FA19〜26はセレクタ413を介し、下位19とl
トFAO〜18はイクスクルシブオアゲート群414を
介し、ラッチ群415、セレクタ416を介して、上記
周波数ナンバ累算値FAとして再びアダー407に与え
られる。これにより、周波数ナンバ累算値FAが周波数
ナンバスピードデータFSの大きさに応じた速度で累算
され、この累算値FAはラッチ418を介し、上位の整
数部分にあたる15ビツトF A 1.2〜26が上記
ROMアドレス制御回路31に送られ、波形データRD
の読み出しが行われる。また小数部分の上位3ビツトF
A9〜11と最上位ビットの波形折返し信号F D L
Jは、上記波形データ伸長補間回路50へ送られて、波
形データRDのサンプル値の仲良と補間に用いられる。
Frequency number accumulator 40> FIG. 7 shows the frequency number accumulator 40, in which the frequency number speed data FS from the assignment memory circuit 32 is passed through a latch 404 to a group of exclusive or gates. 405, the adder 407 accumulates the frequency number accumulated value FA up to that point, and the upper 8 bits FA19 to FA26 are sent to the lower 19 and l via the selector 413.
FAO~18 is again given to the adder 407 as the frequency number cumulative value FA via the exclusive OR gate group 414, the latch group 415, and the selector 416. As a result, the frequency number accumulated value FA is accumulated at a speed corresponding to the size of the frequency number speed data FS, and this accumulated value FA is passed through the latch 418 to the upper integer part, 15 bits F A 1.2. ~26 is sent to the ROM address control circuit 31, and the waveform data RD
is read out. Also, the upper 3 bits of the decimal part F
A9 to 11 and the most significant bit waveform return signal FDL
J is sent to the waveform data expansion interpolation circuit 50 and used for interpolation with the sample values of the waveform data RD.

このような周波数ナンバ累算値FAの内容を示したのが
第9図であり、周波数ナンバ累算値FAは全部で28ピ
ントのデータであり、最上位ビットは波形折返し信号F
DUで、次の8ピントFA19〜26はコンバレー1〜
ビツトで、後述するルーズエンド、ループトップに到達
したか否かの対比に用いられ、さらに次の7ビツトFA
12〜18が整数部分、最後の12ビツトFAO〜]1
が小数部分となっている。このような周波数ナンバスピ
ードデータFSは、CHO〜15の16チヤン本ル分、
周波数ナンバ累算器40で累算され、各チャンイ・ルの
周波数ナンバ累算値FAは上記ランチ肝415にメモリ
されている。このランチ群。415は16個のラッチよ
りなり、(A)(B)2つの楽音成分につき、同じ読み
出しアドレス(同じ周波数ナンバ累X値FA12〜FA
26)が使われる。音色の違いは上記バンクデータ(A
)(B)の違いに基づいている。
FIG. 9 shows the contents of such frequency number cumulative value FA. The frequency number cumulative value FA is 28 pinto data in total, and the most significant bit is the waveform return signal F.
In DU, the next 8 pinto FA19~26 are Combaret 1~
This bit is used to compare whether or not the loose end and loop top, which will be described later, has been reached, and the next 7-bit FA
12 to 18 are integer parts, last 12 bits FAO~]1
is the decimal part. Such frequency number speed data FS is for 16 channels from CHO to 15,
The frequency number accumulator 40 accumulates the frequency number FA of each channel, and the frequency number FA of each channel is stored in the lunch liver 415. This lunch group. 415 consists of 16 latches, and (A) and (B) the same readout address (same frequency number cumulative X value FA12 to FA
26) is used. The difference in tone can be found in the above bank data (A
) (B).

また、アサイメントメモリ回路32からの8ビツトイニ
シャル周波数ナンバは、ラッチ406を介しセレクタ4
16にて、王位に1ビツトの「O」下位に19ピントの
「00・・・0」が付加されて、周波数ナンバ累算値F
Aと同じ28ピントデータとしてセレクトされる。この
セレクタ416におけるセレクト信号は、エンベロープ
発生器60からのA−オンタイミングに出力されるオン
・イベン1−信号が用いられ、第8図に示すように、虎
−オンタイミングから、このイニシャル周波数ナンバに
対し、順次周波数ナンバスピードデータF? Sが累算
されていく。
Furthermore, the 8-bit initial frequency number from the assignment memory circuit 32 is transferred to the selector 4 via a latch 406.
At 16, "00...0" of 19 bits is added to the lower part of "O" of 1 bit to the throne, and the frequency number cumulative value F
It is selected as the same 28-pin data as A. As the selection signal in this selector 416, the ON event 1 signal output from the envelope generator 60 at the A-ON timing is used, and as shown in FIG. For, sequential frequency number speed data F? S is accumulated.

さらに、アサイメントメモリ回路32からのループエン
ドデータ、ループトップデータは、ラッチ402を介し
、セレクタ403でルーフ“エンド、ルーズトップいず
れかが選択され、コンパレータ409に与えられるとと
もに、セレクタ、113にも与えられる。コンパレータ
409では、周波数ナンバ累$[FAの上位8ビツトコ
ンパレートピントFA19〜26との比較が行われ、周
波数ナンバ累算値FAがループエンドとループトップの
間の範囲を越えたとき、セレクタ4]0よりオーバラン
信号FCPが出力され、オアゲート411を介し、上記
イクスクルシブオアゲー1−群414及びセレクタ41
3に与えられ、ループエンドデータ又はループトップデ
ータが周波数ナンバ累算値FAの土、位のコンパレート
ビットPA19〜26に代わって、新たなデータとして
取り込まれる。
Furthermore, the loop end data and loop top data from the assignment memory circuit 32 are passed through a latch 402, and a selector 403 selects either the roof "end" or the loose top, and the loop end data and loop top data are sent to a comparator 409 and also to a selector 113. The comparator 409 compares the frequency number cumulative value $[FA with the upper 8 bits of the comparator focus FA19 to FA26, and when the frequency number cumulative value FA exceeds the range between the loop end and the loop top. , selector 4] 0 outputs an overrun signal FCP, which is sent to the exclusive OR game 1-group 414 and the selector 41 via the OR gate 411.
3, and the loop end data or loop top data is taken in as new data in place of the comparator bits PA19-PA26 of the earth and digits of the frequency number cumulative value FA.

このとき、イクスクルシブオアゲート群414では、そ
れまでの周波数ナンバ累X値FAの整数部分及び小数部
分の値がプラスマイナス反転されるが、これは波形デー
タRDの読出方向をループエンド又はルーブト・ツブで
反転させるにあたって、それまでの周波数ナンバ累算値
FAの端数をプラスマイナス反転した状態でそのまま使
い、波形データRDの反転読み出しに整合性をもたせる
ためのものである。
At this time, in the exclusive OR gate group 414, the values of the integer part and the decimal part of the frequency number accumulated When inverting at the tip, the fraction of the accumulated frequency number FA up to that point is used as it is in the plus/minus inverted state, and this is to ensure consistency in the inverted readout of the waveform data RD.

上記オーバラン信号FCPは、イクスクルシブオアゲー
1−412にも与えられて、周波数ナンバ累算@FAの
最上位ビットである波形折返し信号FDUを反転させ、
これによりイクスクルシブオアゲート群405における
周波数ナンバスピードデータFSの値がプラスマイナス
反転され、アダー407における周波数ナンバ累X1i
i!FAの累算方向か加減切り換えされる。このような
周波数ナンバスピードデータFSの加減切換による半波
形ごとのループ再生の状態を示したのが第8図である。
The above-mentioned overrun signal FCP is also given to the exclusive OR game 1-412, and inverts the waveform return signal FDU, which is the most significant bit of the frequency number accumulation @FA.
As a result, the value of the frequency number speed data FS in the exclusive OR gate group 405 is inverted plus or minus, and the frequency number cumulative value X1i in the adder 407 is inverted.
i! The direction of FA accumulation is switched between addition and subtraction. FIG. 8 shows the state of loop reproduction for each half waveform by switching the frequency number speed data FS.

上記波形折返し信号FDUは、セレクタ403.410
にセレクト信号として与えられ、周波数ナンバスピード
データFSの加算時にはループエンドデータとA<B検
出信号の方が選択され、減算時にはルーズトップデータ
とA>B検出信号の方が選択される。また波形折返し信
号FDUは、アダー407のCin端子にも入力され、
周波数ナンバスピードデータFSの減算時に周波数ナン
バ累X値FAの+1処理が行われるほか、イクスクルシ
ブオアゲート408にも与えられる。このイクスクルシ
ブオアゲート408には、アダー407のCou を端
子からの出力信号も与えられており、周波数ナンバ累算
値FAがオーバーフロー又はアンダー70−したことが
検出され、これらL記オーバラン信号FCPとして出力
される。
The above waveform return signal FDU is transmitted to selectors 403 and 410.
When frequency number speed data FS is added, the loop end data and the A<B detection signal are selected, and when subtracted, the loose top data and the A>B detection signal are selected. The waveform return signal FDU is also input to the Cin terminal of the adder 407,
When the frequency number speed data FS is subtracted, the frequency number cumulative X value FA is incremented by 1, and is also applied to the exclusive OR gate 408. This exclusive OR gate 408 is also given an output signal from the Cou terminal of the adder 407, and it is detected that the frequency number cumulative value FA has overflowed or under 70-. Output.

さらに、アサイメントメモリ回路32からのバンクデー
タ(A)<B)は、ラッチ400を介して、セレクタ4
01で(A)、(B)いずれか−方のバンクデータが選
択され、ラッチ417を介して、上述周波数ナンバ累算
値FAの整数部分とコンパレートビットとともにROM
アドレス制御回路31へ送られ、波形データRDの読み
出しが行われる。
Furthermore, the bank data (A)<B) from the assignment memory circuit 32 is transferred to the selector 4 via the latch 400.
At 01, either bank data (A) or (B) is selected and stored in the ROM together with the integer part of the frequency number cumulative value FA and the comparator bit via the latch 417.
The waveform data RD is sent to the address control circuit 31 and read out.

これにより、1つのチャンネルに割り当てられる2つの
楽音成分(A)(B)は、バンクデータは異なっている
ものの、共通の周波数ナンバ累算値FAが用いられ、楽
音生成処理のタイミング同期がとられる。
As a result, although the two musical tone components (A) and (B) assigned to one channel have different bank data, a common cumulative frequency number value FA is used, and the timing of musical tone generation processing is synchronized. .

上記セしフタ401のセレクト信号には、システムクロ
/り発生器10からのタロツク信号CK3が用いられ、
このクロック信号CK3の前半で(A>についての楽音
生成処理が行われ、後半でCB)についての楽音生成処
理が行われることになる。システムフロック発生器10
からのクロック信号群CKは、上記ラッチ400.40
2.404.406.415.417.418にもラッ
チ信号として与えられ、チャンネル周期及びタイミング
同期がとられる。
The tarokk signal CK3 from the system clock generator 10 is used as the select signal for the shifter 401.
In the first half of this clock signal CK3, musical tone generation processing for (A>) is performed, and in the second half, musical tone generation processing for CB is performed. System floc generator 10
The clock signal group CK from the latch 400.40
2.404.406.415.417.418 is also given as a latch signal to synchronize the channel period and timing.

く波形データ伸長補間回路50〉 第10図は、波形データ伸長補間回路50を示すもので
、ゲート500〜510とセレクタ511〜513で第
14図に示すような波形データRDの中の差分データの
伸長が行われ、ゲート514〜517とゲート群518
.519、アダー520、セレクタ521で第12図に
示すような波形データRDの各サンプル値R、R1、R
2、R3・・・の補間が行われ、ゲート群524.52
2、ゲート526、セレクタ525、アダー527で波
形データRDが10ビツトのサンプル値と6ビツトの差
分データのとき補間しくD816=O’)、8ビツトの
サンプル値2つのとき補間しない(D816=1)制御
が行われる。
Waveform data expansion interpolation circuit 50> FIG. 10 shows a waveform data expansion interpolation circuit 50, in which gates 500 to 510 and selectors 511 to 513 are used to calculate difference data in waveform data RD as shown in FIG. Extension is performed, and gates 514 to 517 and gate group 518
.. 519, an adder 520, and a selector 521, each sample value R, R1, R of the waveform data RD as shown in FIG.
2, R3... is interpolated, and the gate group 524.52
2. The gate 526, selector 525, and adder 527 interpolate when the waveform data RD is a 10-bit sample value and 6-bit difference data (D816=O'), and do not interpolate when there are two 8-bit sample values (D816=1). ) control is performed.

(波形データ伸長補間回路50 のデータ処理の概要) 第13図は、ROM20より読み出された波形データR
Dのデータ構成を示すもので、データ長信号D816が
ローレベルで10ビツトのサンプル値と6ビツトの差分
データからなるときは、上位10ビットIND6〜15
はサンプル値で、RD5は差分符号データ、RD2〜4
は差分パワーデータ、RDOllは差分マンティッサデ
ータとなっている。差分データRDO〜4は圧縮状態で
記憶されており、伸長すると第14図に示すような10
ビツトの伸長差分データIEO〜8、IESとなる。す
なわち差分パワーデータRD2〜4は、差分値の何ビッ
ト目にはじめて「1」があるかを示すデータであり、差
分マンティッサデータRDO11は、この「1」に続く
2ビツト分のデータそのものを示している。このように
、第14図上段のデータは伸長差分データを加算すると
きのらのであるが、下段のデータは減算するときのもの
である。この場合には、差分パワーデータR,D2〜4
は、差分値の何ビット目まで「1」が続くかを示すデー
タであり、これに続く変換差分マンティフサデータRG
O〜2は、差分マンティッサデータRDO11を第14
図下方の論理式で変換したもので、この変換内容は第1
5図に示すとおりであり、グラスマイナス反転した値に
変換される。
(Summary of data processing by the waveform data expansion interpolation circuit 50) FIG. 13 shows the waveform data R read out from the ROM 20.
This shows the data structure of D. When the data length signal D816 is low level and consists of a 10-bit sample value and 6-bit difference data, the upper 10 bits IND6 to IND15
is a sample value, RD5 is differential code data, RD2 to 4
is differential power data, and RDOll is differential Mantissa data. The differential data RDO~4 is stored in a compressed state, and when expanded, it becomes 10 as shown in FIG.
The bit expansion difference data becomes IEO~8, IES. In other words, the differential power data RD2 to RD4 are data indicating in which bit of the differential value "1" is found for the first time, and the differential Mantissa data RDO11 is the data itself for the two bits following this "1". It shows. In this way, the data in the upper row of FIG. 14 is for adding the expanded difference data, while the data in the lower row is for subtracting. In this case, the differential power data R, D2-4
is data indicating up to which bit of the difference value "1" continues, and the following converted difference mantifusa data RG
O~2 is the 14th differential Mantissa data RDO11.
This is a conversion using the logical formula at the bottom of the figure, and the content of this conversion is the first
As shown in Figure 5, it is converted to a value inverted by glass minus.

このような伸長差分データ[EO−8、IESは、第1
2図に太夫で示す波形データRDの各サンプル値の間の
差の1/2であり、各サンプル値とX印で示す仮想値と
の差を示すことになる。第12図の仮想値は補間値と重
なってX印に○印が重なった状態となっている。
Such expanded differential data [EO-8, IES is the first
This is 1/2 of the difference between each sample value of the waveform data RD indicated by the arrow mark in FIG. 2, and indicates the difference between each sample value and the virtual value indicated by the X mark. The virtual value in FIG. 12 overlaps with the interpolated value, so that the X mark and the O mark overlap.

波形データRDの各サンプル値Ro、R1、R2・・・
は、周波数ナンバ累X、値FAの小数が1/2のときに
おけるものであるため、第11図(2)と第12図のX
印でつながる波形を実現するためには、サンプル値Go
、G1、G2・・・の各X団地点の中間点のサンプル値
をメモリすればよいことになる。この中間点のサンプル
値は、Ro ”−< G十G  )/2、R1= (G
1+G2)/2、R2−(G2+03)/′2・・・ど
なる。
Each sample value Ro, R1, R2... of the waveform data RD
is when the frequency number cumulative X and the decimal value FA are 1/2, so
In order to achieve a waveform connected by marks, the sample value Go
, G1, G2, . . . , the sample values at the intermediate points of each group X point need to be stored in memory. The sample value at this midpoint is Ro ”−<G×G)/2, R1=(G
1+G2)/2, R2-(G2+03)/'2... roar.

このように、X印のサンプル値ではなく、X印の中間点
のサンプル値を記憶することにより、第12図と第11
図(2)に示すように、周波数ナンバ累算値FAが「0
0・・・0」のスタート地点で波形データレベルを正確
に「O」にすることかできる、すなわち、ROM 20
の波形データRDのメモリエリアの先頭番地には、通常
第1ステツプロのrQjレベルでない波形データRDが
メモリされているが、周波数ナンバ累算値FAが「00
・・0」のとき、この第1ステツプを読み出してしまわ
ないような処理が行われなくとも、上記中間点のサンプ
ル値を記憶することにより自動的に位相合わせができ、
第11図(1)のような位相のずれを生じてしまうこと
がなくなる。
In this way, by storing the sample value at the midpoint of the X mark instead of the sample value at the X mark,
As shown in Figure (2), the frequency number cumulative value FA is “0”.
It is possible to accurately set the waveform data level to "O" at the starting point of "0...0", that is, ROM 20
Normally, waveform data RD which is not at the rQj level of the first step processor is stored at the first address of the memory area of the waveform data RD, but if the frequency number cumulative value FA is "00
. . 0, even if no processing is performed to prevent this first step from being read out, phase alignment can be performed automatically by storing the sample value at the intermediate point.
This eliminates the occurrence of a phase shift as shown in FIG. 11(1).

また、X印の中間点とこの中間点の前後の補間点との差
分データは前後同じとなり、この結果、記憶すべき等分
データは本来の差分データの1/2で済むことになる。
Further, the difference data between the midpoint of the X mark and the interpolation points before and after the midpoint are the same, and as a result, the equal portion data to be stored is only 1/2 of the original difference data.

従って、通常波形データRDのサンプル値が10ビツト
の時、その差分データは10ビツトであり、上記のよう
な圧縮方式を用いても差分パワーデータのビット数が4
ビツト必要となるため、最大圧縮して7ビツトにしかな
らないが、上述したように差分データを1/2にできる
ことにより、差分データを6ビツトにでき、合計16ビ
ツトとして、通常のデータアクセスにおいて1回でアク
セスできる。
Therefore, when the sample value of the normal waveform data RD is 10 bits, the difference data is 10 bits, and even if the above compression method is used, the number of bits of the difference power data is 4.
Since the data requires 16 bits, the maximum compression is only 7 bits, but by halving the difference data as described above, the difference data can be reduced to 6 bits, making a total of 16 bits, which is 1/2 in normal data access. It can be accessed once.

このため、1つのROM20より波形データRDとプロ
グラム(又は音色データ)とを交互に読み出して、単位
時間当りの波形データRDの読み出し機会が1/2に減
っても十分対応できる。
Therefore, even if the waveform data RD and the program (or timbre data) are read out alternately from one ROM 20, the readout opportunities of the waveform data RD per unit time are reduced to 1/2.

なお、記憶す波形データRDは、×地点が折れ線状につ
ながる波形であってもよい。
Note that the waveform data RD to be stored may be a waveform in which x points are connected in a polygonal line.

上述の沖艮差分データの1/4.2/4.3/4.4/
′4をサンプル値に対し第16図に示すように加減すれ
ば、補間値が求められることになる。
1/4.2/4.3/4.4/ of the Okiai difference data mentioned above
By adding or subtracting '4 to the sample value as shown in FIG. 16, an interpolated value can be obtained.

この場合、第12図の各サンプル@RO、R1,1N、
R3−・・に対し、Bo 、 Dl、D2 、D3 ”
’のように、補間値の方が大きいときは、仲良差分デー
タは第14図上段に示すように加X値となり、Do −
El、R2、R3・・・のように補間値の方が小さいと
きは、伸長差分データは第14図下段に示すように減算
値となる。
In this case, each sample in FIG. 12 @RO, R1, 1N,
For R3-..., Bo, Dl, D2, D3''
', when the interpolated value is larger, the close difference data becomes an additive X value as shown in the upper part of Fig. 14, and Do -
When the interpolated value is smaller, such as El, R2, R3, . . ., the expanded difference data becomes a subtracted value as shown in the lower part of FIG.

波形データRDのデータ形式に10とッ1〜のものど、
8ビツトのものの2種類あるのは、量子化ビット数を減
らしても量子化ノイズがそれほど間題とならないにぎや
かな音は8ピツl〜し、板子化ノイズが目立つ音は10
ビyトとして使い分器1、メモリ使用量を少なくしたも
のである。
The data format of the waveform data RD is 10 and 1.
There are two types of 8-bit ones: 8 bits for lively sounds where quantization noise is not a big problem even if you reduce the number of quantization bits, and 10 bits for sounds with noticeable plate noise.
It is used as a bit byte, and the amount of memory used is reduced.

(波形データ伸長補間回路50の回路構成)第10図に
おいて、セレクタ511のAflll’O」端子とB側
「1」端子には、差分マンテイヅサデータRDOがその
まま入力される。tたセレクタ511のAlt!I’1
.+端子とB倒1「2」端子には、伸長差分データの最
上位ピントIESが「0」のとき、差分マンティッサデ
ータRD1がそのまま入力され、最上位ビットIESが
「1」のとき、アントゲ−h 502が開成されるので
、差分マンティンサデータRDOとR,Dlとの排他的
論理和データRG 1か入力される。さらにセレクタ5
11のA側「2」端そとB側「3」端子には、上記最上
位ピントIEsかrQjのとき、ナンドゲー1〜505
の出力が’14となってイクスクルシブオアゲート50
6でノアゲート509の出力が反転されるので、差分パ
ワーデータRD2〜4の論理和か入力され、最上位ピン
トIESが「1」のとき、オアゲート504による差分
マンテイツサデータRDO11の論理和の反転データと
差分パワーデータRD2〜4の論理和の反転データとの
排他的論理和データRG2が入力される。そして、セレ
クタ511のAft!Ir3」端子には、上記最上位ビ
ットIESが入力され、B@’O+1子には、「0」デ
ータが入力される。
(Circuit configuration of waveform data expansion interpolation circuit 50) In FIG. 10, the differential mantle data RDO is input as is to the Aflll'O" terminal and the B side "1" terminal of the selector 511. Alt of selector 511! I'1
.. When the most significant focus IES of the expanded difference data is "0", the differential Mantissa data RD1 is input as is to the + terminal and the B1 "2" terminal, and when the most significant bit IES is "1", Since the computer game h 502 is opened, the exclusive OR data RG1 of the differential mantin sensor data RDO and R, Dl is input. Furthermore, selector 5
When the top focus is IEs or rQj, NAND games 1 to 505 are connected to the A side “2” terminal and the B side “3” terminal of 11.
The output is '14' and the exclusive or gate is 50.
Since the output of the NOR gate 509 is inverted in step 6, the logical sum of the differential power data RD2 to RD4 is input, and when the highest focus IES is "1", the inverted data of the logical sum of the differential power data RDO11 by the OR gate 504 is input. Exclusive OR data RG2 of the logical sum and the inverted data of the logical sum of the differential power data RD2 to RD4 is input. Then, Aft! of selector 511! The most significant bit IES is input to the ``Ir3'' terminal, and ``0'' data is input to the B@'O+1 child.

これにより、第14図に示すような、差分マンティlサ
データRDO11と上位1ビット分のデータ、又は変換
差分マンデイツサデータRGO11,2のデータが作成
されることになる。変換差分マンテイッサデータRGO
〜2の具体的な内容は第15図に示すとうりである。
As a result, the differential mantiser data RDO11 and data for the upper 1 bit, or the converted differential mantiser data RGO11, 2, as shown in FIG. 14, are created. Conversion difference Manteissa data RGO
The specific contents of 2 to 2 are as shown in FIG.

このセレクタ511の4ビットデータは、セレクタ51
2.513で上位に最上位ビットI E Sか2ビツト
分、4ビツト分付加されるか、下位にr□Jデータが2
ビツト分、4ビツト分付加されるかが選択され、10ピ
ッl−データとして出力される。各セレクタ511.5
12.513のセレクト状態を適当に選ぶことにより差
分マンテイツサデータRDO11又はRGO〜2を第1
4図に示すようにシフトしていくことができ、このセレ
ン1へ状態の選択は、差分パワーデータRD2〜4に基
づいて行われる。
The 4-bit data of this selector 511 is
2.513, 2 bits or 4 bits of the most significant bit IES are added to the upper part, or 2 bits of r□J data are added to the lower part.
It is selected whether to add 4 bits or 4 bits, and output it as 10-bit data. Each selector 511.5
12. By appropriately selecting the selection state of 513, the differential data data RDO11 or RGO~2 can be
As shown in FIG. 4, the state can be shifted to selenium 1, and the selection of the state to selenium 1 is performed based on the differential power data RD2 to RD4.

こうして、等分圧縮データが6と・ソトであるにらかか
わらず、伸長差分データを10ピントまで拡大すること
かでき、メモリ使用量を少なくできる。
In this way, even though the compressed data is equally divided into 6 and 10 pixels, the decompressed differential data can be expanded to 10 pixels, and the amount of memory used can be reduced.

」−記伸長量分データの最上位ピッ)IBSは、イクス
クルシブオアゲート500の入力の差分符号データRD
5と、ノアゲート501の人、力の周波数ナンバ累算値
FAの小数部分の最上位ビットFAIIと、ノアゲート
508がらの差分データの各ビットRDO〜4の論理和
の反転データとによって決定される。すなわち、第12
図に示すように、DoのFAIIが「0」、差分符号R
D5が「0」 (加算方向)のときと、E 1− E 
2・・・のFAIIが’IJ、RD5が「IJ (減算
方向)のときは、伸長差分データの最上位ビットIES
か「1」となって、サンプル値に対して差分データを4
JfLしなくてはならないことを示す。上記ノアゲート
501には差分データの各ビットRDO11,2,3,
4,5の論理和の反転データが入力されて、差分データ
がrooooojのとき、ノアゲート501 cI)出
力を「0」として、伸長差分データの最上1位ビットT
BSが「1jにならないようにコントロールされる。
” - the most significant pick of the expansion amount data) IBS is the differential code data RD of the input of the exclusive OR gate 500.
5, the most significant bit FAII of the decimal part of the force frequency number cumulative value FA of the NOR gate 501, and the inverted data of the logical sum of each bit RDO to 4 of the difference data from the NOR gate 508. That is, the 12th
As shown in the figure, the FAII of Do is “0” and the difference code R
When D5 is "0" (addition direction) and E 1- E
2...When FAII is 'IJ' and RD5 is 'IJ (subtraction direction), the most significant bit IES of the expanded difference data
or "1", and the difference data is 4 for the sample value.
Indicates that JfL must be carried out. The NOR gate 501 has each bit RDO11, 2, 3,
When the inverted data of the logical sum of 4 and 5 is input and the difference data is roooooj, the output of the NOR gate 501 cI) is set to "0" and the most significant bit T of the expanded difference data is input.
BS will be controlled so that it does not become 1j.

伸長差分データIEは、1ビツト下位にシフトされて2
7/4の値となってアンドゲート群519を介しアダー
520の一方の端子に入力されるとともに、2ビツト下
位にシフl−されて1/4の値となってアンドゲート群
518を介しアダー520の他方の端子に入力され、こ
のアダー520の出力はセレクタ521のA側に与えら
れる。またセレクタ521のB側には、上記伸長差分デ
ータIEがシフトされず、そのままの倍率で与えられる
。従って、アンドゲート群518.519の開成信号で
あるIMOlIMIとセレクタ521のセレクト信号で
あるIM2よりなる身重データIMを適当に選ぶことに
より、第16図に示すように伸長差分データIEを1/
71倍、2 / 4 (n、3″4倍、4/・1倍、0
倍とすることができる。
The expanded difference data IE is shifted lower by 1 bit and becomes 2 bits.
The value becomes 7/4 and is input to one terminal of the adder 520 via the AND gate group 519, and is shifted to the lower 2 bits to become the value 1/4 and input to one terminal of the adder 520 via the AND gate group 518. The output of this adder 520 is applied to the A side of the selector 521. Further, the expanded difference data IE is not shifted to the B side of the selector 521, but is given at the same magnification. Therefore, by appropriately selecting the weight data IM consisting of IMOlIMI, which is the open signal of the AND gate group 518 and 519, and IM2, which is the select signal of the selector 521, the expanded difference data IE can be reduced to 1/2 as shown in FIG.
71x, 2/4 (n, 3″4x, 4/・1x, 0
It can be doubled.

、二のような身重とされた伸長差分データIEは、アン
ドゲート群522を介してアダー527に与えられ、後
述する波形データRDのサングル値RD6□−15に加
減算され、波形データRDの各サンプル値の補間が行わ
れることになる。
, 2 is given to the adder 527 via the AND gate group 522, and is added to or subtracted from the sample value RD6□-15 of the waveform data RD, which will be described later, to obtain each sample of the waveform data RD. Interpolation of values will occur.

二うして、1つ))サンフ゛ノド値RD6〜15と差分
データRDo〜5で、8つの地点の波形データR,Dを
作成することができ、なめらかな波形特性を得ることが
できるとともにメモリ容量ら少なくすることかできてい
る。またこのような1つのデータで8つの地点を決十で
きる波形データRDは1回の読み出しで読み出すことが
でき、波形データRDの読み出し機会か少なくて#J1
゛分なめらかな波形を実現でき、この結果、ROM20
より波形データRDとそれ以外のプログラム等とを交互
に読み出しても、波形生成処理に支障をきたすことかな
くなり、ROM 20にプログラムと波形データRDと
を一緒にメモリしても、各情報の読み出し速度を高める
必要もなくなる。
2)) Waveform data R and D at eight points can be created using the sun waveform values RD6 to 15 and the difference data RDo to 5, and it is possible to obtain smooth waveform characteristics and save memory capacity. I have been able to reduce it. In addition, such waveform data RD that can determine eight points with one data can be read out in one readout, and the number of readout opportunities for waveform data RD is #J1.
A smooth waveform can be achieved, and as a result, the ROM20
Therefore, even if the waveform data RD and other programs are read out alternately, the waveform generation process will not be hindered, and even if the program and the waveform data RD are stored together in the ROM 20, each piece of information can be read out easily. There is no need to increase the speed.

上記身重データIMO〜2は、周波数ナンバ累算i1’
Aの小!(部分の上位3ビツトFA9〜11によって、
論理ゲー!−514〜517によって作成される。、二
のゲート群514.517により、第16図に示すよう
なデータ変換が行われ、波形データRDの補間値が求め
られることになる。この場合、周波数ナンバ累算値FA
の小数部分の危、L位ビットFAIIのみかrl、のと
き、すなわち周波数ナンバ累算値FAが1 、、、/ 
2のときは、サンプル値にitする補間は行われず1、
:こを中心として、これより前のタイミングでは、補間
値か差分データの1/4.2/′4.3.′4.4/′
・1の減算値となり、後のタイミングでは、補間値が差
分データの1 / 4.2 、/ 4.3/′4の加算
値となっている。
The above body weight data IMO~2 is the cumulative frequency number i1'
A's small! (By the upper 3 bits FA9-11 of the part,
Logic game! - Created by 514 to 517. , the second gate group 514 and 517 perform data conversion as shown in FIG. 16, and an interpolated value of the waveform data RD is obtained. In this case, the frequency number cumulative value FA
When only the L-order bit FAII or rl is present in the decimal part of , that is, the frequency number cumulative value FA is 1, , /
When 2, no interpolation is performed on the sample value and 1,
: Centering on this, at timings before this, the interpolation value or difference data is 1/4.2/'4.3. '4.4/'
- It becomes a subtracted value of 1, and at a later timing, the interpolated value becomes an added value of 1/4.2 and /4.3/'4 of the difference data.

上記波形データRDO〜15は、10ピツトのサンプル
値と6ビノ1−・の差分データよりなるときは、サンプ
ル値r(D6へ−15が、セレクタ525のA四重り入
力されて、そのまま上記アダー527にす、えられて、
補間値が加減される。このとき、データ長信号D816
は、「0」となるから、アントゲ−1・群524.52
2は開成され、アンドゲート526は閉成され、セレク
タ525はA側か選択される。また波形データRDO−
15が、8ヒブ!・のサンプル値2つよりなるときは、
波形データRDO〜7はセレクタ525のB側より入力
され、−上記アダー527に与えられ、波形データRD
8〜15はセレクタ525のA (Plより入力され、
上記アダー527に与えられる。このとき各データRL
)Oへ、7、S〜15の下位に2ビツト「00」か付加
されて10ビ・ソトデータとされる。
When the waveform data RDO~15 is composed of the sample value of 10 pits and the difference data of 6 bino 1-., the sample value r (-15 is inputted to D6 in quadruple A of the selector 525, and the adder In 527, I was given a gift.
The interpolated value is adjusted. At this time, data length signal D816
becomes "0", so Antogame-1・Group 524.52
2 is opened, AND gate 526 is closed, and selector 525 selects the A side. Also, the waveform data RDO-
15 is 8 hib! When it consists of two sample values,
The waveform data RDO~7 is input from the B side of the selector 525 and given to the adder 527, and the waveform data RD
8 to 15 are input from selector 525 A (Pl,
It is given to the adder 527 above. At this time, each data RL
) to O, 7, and 2 bits "00" are added to the lower part of S to 15 to make 10-bit data.

また、このとき、データ長信号D816は「1」となる
から、アンドゲート群524.522は閉成され、補間
は行われない、さらに、このとき、アンドゲート526
は開成されるから、周波数ナンバ累算値FAの小数部分
の最上位ビットFA11のli!ff1(1,0)に応
じて、サンプル値(2n=R,DO〜7.2n十1=R
D8へ15)が切り換えられる。
Also, at this time, since the data length signal D816 becomes "1", the AND gate groups 524 and 522 are closed and no interpolation is performed.
is opened, so the most significant bit FA11 of the decimal part of the frequency number accumulated value FA is li! According to ff1(1,0), the sample value (2n=R,DO~7.2n+1=R
15) is switched to D8.

本発明はL記実施例に限定されず、本発明の趣旨を逸脱
しない範囲で種々変更可能である9例えば、1回の読み
出しで読み出されるプログラムは8ピントずつのプログ
ラムでもよく、データとプログラムとを記憶する手段は
、ROM、:RAMを一体化1−たちの、磁気メモリ、
光メモリ等でもよく、データとプログラムとの読出手段
は、CPU300 、l、!a波数ナンバ累算器60以
外のものでらよく、データどプログラムとの読み出し切
り換えは、M−MLjアドレスデータ、クロンク信号C
KI〜7以外によるものでもよい。
The present invention is not limited to the embodiment described in L, and can be modified in various ways without departing from the spirit of the present invention.9 For example, the program read out in one readout may be a program of 8 points each, and data and programs may be The means for storing is ROM, magnetic memory, which integrates RAM,
An optical memory or the like may be used, and the means for reading data and programs is the CPU 300, l, ! A device other than the wave number accumulator 60 may be used, and switching between data and programs can be done using M-MLj address data and clock signal C.
It may be based on a method other than KI-7.

[発明の効果コ 以上詳述したように本発明によれば、本発明は、楽音に
ついてのデータとプログラムとを一体の記隋手段に記憶
することにより、記憶装置をコンバクi・にして、回路
+1mを簡単なものとすることができるほか、読出アド
レスデータをデータとプログラムの記憶されているエリ
アのアドレスの差だけ切り換えるだけで、データとプロ
グラムの読出切り換えを行うことかでき、情報の読出処
理が簡易になる等の効果を奏する。
[Effects of the Invention] As described in detail above, according to the present invention, the data and program regarding musical tones are stored in an integrated storage means, thereby converting the storage device into a combination memory device. +1m can be made simple, and reading of data and programs can be switched by simply changing the read address data by the difference between the addresses of the areas where data and programs are stored. This has the effect of simplifying the process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の全体回路図であり、第2図は第1図及
び第4図の各部におけるタイムチャート図であり、第3
図はROM20の記憶内容を示す図であり、第4図はキ
ーアサイナ回路30の回路図であり、第5図はCPU3
00のアドレスデータとROM20のアドレスデータの
対応関係を示す図であり、第6図はアサイメントメモリ
320の記憶内容を示す図であり、第7図は周波数ナン
バ累算器40の回路図であり、第8図は波形データの読
み出し状態を示す図であり、第9図は周波数ナンバ累算
値FA内容を示す図であり、第10図は波形データ伸長
補間回路50の回路図であり、第11図は波形データの
半波差分のサンプル値と読み出しタイミングとの対応関
係を示す図であり、第12図は波形データのサンプル値
と補間値を示す図であり、第13図は波形データRDの
内容を示す図であり、第14図は波形データの差分デー
タRDO〜5を伸長した内容を示す図であり、第15図
は差分マンティッサデータRDから変換差分マンティッ
サデータRGへの変換内容を示す図であり、第16図は
周波数ナンバ累算値の小数部分の1位ビットFA9〜1
1と差分データの身重データIMO〜2と波形データの
サンダル値の補間内容との関係を示す図である。 20・・・ROM、30・・・キーアサイナ回路、31
・・・ROMアドレス制御回路、32・・・アサイメン
トメモリ回路、40・・・周波数ナンバ累算器、50・
・・波形データ伸長補間回路、60・・・エンベロープ
発生器、70・・・乗算回路、80・・・シフト回路、
90・・・系列累算回路、300・・・CPU、320
・・・アサイメントメモリ。
FIG. 1 is an overall circuit diagram of the present invention, FIG. 2 is a time chart diagram for each part of FIGS. 1 and 4, and FIG.
4 is a diagram showing the storage contents of the ROM 20, FIG. 4 is a circuit diagram of the key assigner circuit 30, and FIG.
6 is a diagram showing the correspondence between the address data of 00 and the address data of the ROM 20, FIG. 6 is a diagram showing the storage contents of the assignment memory 320, and FIG. 7 is a circuit diagram of the frequency number accumulator 40. , FIG. 8 is a diagram showing the reading state of waveform data, FIG. 9 is a diagram showing the contents of the frequency number cumulative value FA, FIG. 10 is a circuit diagram of the waveform data expansion interpolation circuit 50, and FIG. FIG. 11 is a diagram showing the correspondence between half-wave difference sample values and readout timings of waveform data, FIG. 12 is a diagram showing sample values and interpolated values of waveform data, and FIG. 13 is a diagram showing waveform data RD. FIG. 14 is a diagram showing the expanded contents of waveform data difference data RDO~5, and FIG. 15 is a diagram showing the contents of expanded difference data RDO~5 of waveform data. FIG. FIG. 16 is a diagram showing the contents of conversion, and FIG.
1 is a diagram showing the relationship between weight data IMO~2 of difference data and interpolated contents of sandal values of waveform data. 20... ROM, 30... Key assigner circuit, 31
...ROM address control circuit, 32... Assignment memory circuit, 40... Frequency number accumulator, 50.
... Waveform data expansion interpolation circuit, 60 ... Envelope generator, 70 ... Multiplier circuit, 80 ... Shift circuit,
90... Series accumulation circuit, 300... CPU, 320
...Assignment memory.

Claims (1)

【特許請求の範囲】 1、楽音の内容を表すデータを記憶するデータ記憶手段
と、 このデータ記憶手段と一体に設けられ、楽音を生成放音
するための処理プログラムを記憶するプログラム記憶手
段と、 上記データ記憶手段からデータを読み出すデータ読出手
段と、 上記プログラム記憶手段からプログラムを読み出すプロ
グラム読出手段と、 これらデータ読出手段とプログラム読出手段との読み出
しを切り換える切換手段とを備えたことを特徴とする楽
音情報記憶装置。 2、上記データ読出手段は、1回の読出で、複数ステッ
プ分の波形データを読み出す手段であるを特徴とする請
求項1記載の楽音情報記憶装置。 3、上記プログラム読出手段は、1回の読出で、複数ス
テップ分の処理プログラムを読み出す手段であるを特徴
とする請求項1記載の楽音情報記憶装置。 4、上記請求項1、2又は3において、1回の読出で読
み出したデータ又はプログラムを分割して切り換え出力
する分割出力手段と、この分割したデータ又はプログラ
ムの切り換え出力を、上記両読出手段のいずれかのアド
レスデータの最下位ビットの値によって行う切換制御手
段とを設けたことを特徴とする楽音情報記憶装置。
[Scope of Claims] 1. Data storage means for storing data representing the content of musical tones; Program storage means provided integrally with the data storage means and storing a processing program for generating and emitting musical tones; The present invention is characterized by comprising a data reading means for reading data from the data storage means, a program reading means for reading a program from the program storage means, and a switching means for switching reading between the data reading means and the program reading means. Musical tone information storage device. 2. The musical tone information storage device according to claim 1, wherein said data reading means is means for reading waveform data for a plurality of steps in one reading. 3. The musical tone information storage device according to claim 1, wherein said program reading means is means for reading out a plurality of steps of processing programs in one readout. 4. In the above claim 1, 2 or 3, there is provided a division output means for dividing and switching output the data or program read in one reading, and a switching output of the divided data or program for both the reading means. What is claimed is: 1. A musical tone information storage device comprising: switching control means that performs switching according to the value of the least significant bit of any address data.
JP63281099A 1988-11-07 1988-11-07 Music information processing device Expired - Fee Related JP2997470B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63281099A JP2997470B2 (en) 1988-11-07 1988-11-07 Music information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63281099A JP2997470B2 (en) 1988-11-07 1988-11-07 Music information processing device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8044210A Division JP3067630B2 (en) 1996-02-05 1996-02-05 Music sound information processing apparatus and music sound information processing method

Publications (2)

Publication Number Publication Date
JPH02126296A true JPH02126296A (en) 1990-05-15
JP2997470B2 JP2997470B2 (en) 2000-01-11

Family

ID=17634328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281099A Expired - Fee Related JP2997470B2 (en) 1988-11-07 1988-11-07 Music information processing device

Country Status (1)

Country Link
JP (1) JP2997470B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576685A (en) * 1992-01-29 1996-11-19 Kabushiki Kaisha Kawai Gakki Seisakusho Sound generation apparatus responsive to environmental conditions for use in a public space
JP2011007888A (en) * 2009-06-24 2011-01-13 Kawai Musical Instr Mfg Co Ltd Memory controller of music creation device
JP2014092723A (en) * 2012-11-05 2014-05-19 Yamaha Corp Sound generator
JP2014092722A (en) * 2012-11-05 2014-05-19 Yamaha Corp Sound generator
JP2014112198A (en) * 2012-11-05 2014-06-19 Yamaha Corp Sound generating device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160515A (en) * 1974-11-22 1976-05-26 Matsushita Electric Ind Co Ltd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160515A (en) * 1974-11-22 1976-05-26 Matsushita Electric Ind Co Ltd

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576685A (en) * 1992-01-29 1996-11-19 Kabushiki Kaisha Kawai Gakki Seisakusho Sound generation apparatus responsive to environmental conditions for use in a public space
JP2011007888A (en) * 2009-06-24 2011-01-13 Kawai Musical Instr Mfg Co Ltd Memory controller of music creation device
JP2014092723A (en) * 2012-11-05 2014-05-19 Yamaha Corp Sound generator
JP2014092722A (en) * 2012-11-05 2014-05-19 Yamaha Corp Sound generator
JP2014112198A (en) * 2012-11-05 2014-06-19 Yamaha Corp Sound generating device

Also Published As

Publication number Publication date
JP2997470B2 (en) 2000-01-11

Similar Documents

Publication Publication Date Title
US5525748A (en) Tone data recording and reproducing device
JPS6199193A (en) Musical sound signal generator
EP0021018B1 (en) Digital filters
JPH02126296A (en) Musical sound information storage device
JP2785531B2 (en) Electronic musical instrument
US5185491A (en) Method for processing a waveform
JPS6330638B2 (en)
JPH02126295A (en) Musical sound data processing system
JP3067630B2 (en) Music sound information processing apparatus and music sound information processing method
JPH02179699A (en) Musical sound waveform generating device
US4936179A (en) Electronic musical instrument
JP2798913B2 (en) Musical tone waveform generating apparatus and musical tone waveform generating method
JPH0738955Y2 (en) Music synthesizer
JP3176901B2 (en) Music sound information processing apparatus and music sound information processing method
JP3344988B2 (en) Music sound generation apparatus and music sound generation method
JPH0769699B2 (en) Waveform generation method
JPS6118559Y2 (en)
JP3180351B2 (en) Effect device
JPH02126293A (en) Waveform generation system
JP3447715B2 (en) Musical sound generation device and musical sound generation method
JP2880720B2 (en) Musical sound wave type reading device
JP2705042B2 (en) Envelope waveform generation method
JPS6224797B2 (en)
JPH02126294A (en) Waveform generation system
JPS6195625A (en) Music signal generator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees