JPH02121437A - 時分割多重ネットワーク - Google Patents
時分割多重ネットワークInfo
- Publication number
- JPH02121437A JPH02121437A JP27471788A JP27471788A JPH02121437A JP H02121437 A JPH02121437 A JP H02121437A JP 27471788 A JP27471788 A JP 27471788A JP 27471788 A JP27471788 A JP 27471788A JP H02121437 A JPH02121437 A JP H02121437A
- Authority
- JP
- Japan
- Prior art keywords
- time
- frame
- data
- time slots
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 55
- 238000004891 communication Methods 0.000 abstract description 2
- 239000000872 buffer Substances 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000013075 data extraction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、時分割多重ネットワークに関する。
(従来の技術)
情報化社会の進展に伴い、複数の情報システム(局)を
データ伝送路を介して相互に接続し、より高度な情報処
理を実現するネットワークが、例えばプロセス制御ネッ
トワークシステムやOA用ネットワークシステム、ファ
クトリ−オートメーション用ネットワークシステムとし
て種々開発されている。
データ伝送路を介して相互に接続し、より高度な情報処
理を実現するネットワークが、例えばプロセス制御ネッ
トワークシステムやOA用ネットワークシステム、ファ
クトリ−オートメーション用ネットワークシステムとし
て種々開発されている。
ところで、近年の傾向としては、独立に存在する各種の
ネットワークを統合し、あるいは複合して、さらに高度
な情報処理を可能とする大規模で高度なネットワークの
開発が要求されている。
ネットワークを統合し、あるいは複合して、さらに高度
な情報処理を可能とする大規模で高度なネットワークの
開発が要求されている。
第8図はこのような要求に応えるものとして近年注目さ
れているループネットワークシステムの一例を示すもの
である。
れているループネットワークシステムの一例を示すもの
である。
同図に示すシステムは、複数の局1a、lb・・・を伝
送路2を介してループ状に接続し、伝送路2上にフレー
ムを周回させることにより各局1a・・・間で通信を行
うようにしたものである。
送路2を介してループ状に接続し、伝送路2上にフレー
ムを周回させることにより各局1a・・・間で通信を行
うようにしたものである。
局1a・・・は、伝送路2とのインタフェースを図るル
ープインタフェース部と、接続される電話端末やPBX
等の各種機器とのインタフェースを図る機器インタフェ
ース部とに大別される。
ープインタフェース部と、接続される電話端末やPBX
等の各種機器とのインタフェースを図る機器インタフェ
ース部とに大別される。
伝送路2上を周回するフレームは、第9図に示すように
、フレームの先頭に位置しかつ他の部分には存在しない
ユニークなパターンからなり主にフレームの同期をとる
ために使用されるフレームヘッダ3と、時分割多重化さ
れた複数のタイムスロットからなり送信すべきデータが
搭載されるデータフィールド4とからなる。各タイムス
ロットは、8bitのデータ部、1bitの制御ビット
、tb+tの補数ビットからなり、全体として1obi
t構成とされている。
、フレームの先頭に位置しかつ他の部分には存在しない
ユニークなパターンからなり主にフレームの同期をとる
ために使用されるフレームヘッダ3と、時分割多重化さ
れた複数のタイムスロットからなり送信すべきデータが
搭載されるデータフィールド4とからなる。各タイムス
ロットは、8bitのデータ部、1bitの制御ビット
、tb+tの補数ビットからなり、全体として1obi
t構成とされている。
そして、例えば局1aはタイムスロットD la。
D2a、D3a・・・をアクセスし、これらのタイムス
ロットを用いて他局との通信を行う。
ロットを用いて他局との通信を行う。
このようなシステムにおける現状のデータ伝送速度は、
100M bps程度である。したがって、局の各部を
エミッタ・カップルド・ロジック(ECL)等の高速動
作デバイスにより構成する必要があるものの、機器イン
タフェース部をパラレルデータにより動作させるように
することにより該機器インタフェース部の各部はl/1
0すなわちIOM bltに対応する程度の動作速度の
デバイス、例えばCMOSのLSIやメモリに置き換え
られる。
100M bps程度である。したがって、局の各部を
エミッタ・カップルド・ロジック(ECL)等の高速動
作デバイスにより構成する必要があるものの、機器イン
タフェース部をパラレルデータにより動作させるように
することにより該機器インタフェース部の各部はl/1
0すなわちIOM bltに対応する程度の動作速度の
デバイス、例えばCMOSのLSIやメモリに置き換え
られる。
ところで、今後構築されるべきこのようなシステムは、
マルチメディア対応の要求、接続されるシステムの増大
化、システムに使用される計算機の高速動作化等の理由
から、さらに高速であることが必要とされる。
マルチメディア対応の要求、接続されるシステムの増大
化、システムに使用される計算機の高速動作化等の理由
から、さらに高速であることが必要とされる。
しかしながら、その速度が、例えば現状の12倍の1.
2G bps程度となった場合、上述した機器インタフ
ェース部をもECL等の高速デバイスにより構成する必
要があり、よって極めて不経済になるという問題がある
。
2G bps程度となった場合、上述した機器インタフ
ェース部をもECL等の高速デバイスにより構成する必
要があり、よって極めて不経済になるという問題がある
。
このため、例えば局のループインタフェース部と機器イ
ンタフェース部との間に分離/多重インタフェース部を
介挿するとともに、100M bpsの伝送路を12本
束ねることにより、機器インタフェース部の動作速度を
低速に押え経済性を確保することが考えられる。
ンタフェース部との間に分離/多重インタフェース部を
介挿するとともに、100M bpsの伝送路を12本
束ねることにより、機器インタフェース部の動作速度を
低速に押え経済性を確保することが考えられる。
しかしながら、この場合、機器インタフェース部がアク
セスできるタイムスロットは12本の伝送路のうち 1
本だけとなるため、100M bps以下の速度で対応
できるメディアには適するものの、それを越えるメディ
アには適さない。
セスできるタイムスロットは12本の伝送路のうち 1
本だけとなるため、100M bps以下の速度で対応
できるメディアには適するものの、それを越えるメディ
アには適さない。
例えば、1通話の帯域としてf14K bps必要な音
声回線を1.6万回線扱うPBXでは、300M bp
s程度の伝送速度が要求され、上述のシステムでは不適
正となる。
声回線を1.6万回線扱うPBXでは、300M bp
s程度の伝送速度が要求され、上述のシステムでは不適
正となる。
(発明が解決しようとする課題)
このように複数の伝送路を束ねることにより経済性を確
保しつつ伝送路の高速化を実現したシステムでは、複数
のタイムスロットをアクセスできないため、高い伝送速
度が要求されるメディアには適さないという問題がある
。
保しつつ伝送路の高速化を実現したシステムでは、複数
のタイムスロットをアクセスできないため、高い伝送速
度が要求されるメディアには適さないという問題がある
。
この発明の目的は、経済性を確保しつつ伝送路の高速化
を実現し、さらに高い伝送速度が要求されるメディアに
対応できる時分割多重ネットワークを提供することにあ
る。
を実現し、さらに高い伝送速度が要求されるメディアに
対応できる時分割多重ネットワークを提供することにあ
る。
[発明の構成]
(課題を解決するための手段)
この発明は、複数の局を伝送路によりループ状に接続し
、時分割多重化された複数のタイムスロットからなるフ
レームを伝送路上で定期的に周回させ、各局は伝送路上
を周回するフレームの時分割多重化された所定のタイム
スロットをアクセスしてデータの送受信を行うようにさ
れたシステムに適用されるものである。そして、局がフ
レームから1組の時分割多重化されたタイムスロットを
越える量のタイムスロットをアクセスし、かつ、アクセ
スすべきタイムスロット量に対応する数の時分割多重化
されたタイムスロットをフレームからほぼ等間隔にアク
セスするものである。
、時分割多重化された複数のタイムスロットからなるフ
レームを伝送路上で定期的に周回させ、各局は伝送路上
を周回するフレームの時分割多重化された所定のタイム
スロットをアクセスしてデータの送受信を行うようにさ
れたシステムに適用されるものである。そして、局がフ
レームから1組の時分割多重化されたタイムスロットを
越える量のタイムスロットをアクセスし、かつ、アクセ
スすべきタイムスロット量に対応する数の時分割多重化
されたタイムスロットをフレームからほぼ等間隔にアク
セスするものである。
(作 用)
この発明では、局がフレームから1組の時分割多重化さ
れたタイムスロットを越える二のタイムスロットをアク
セスすることにより、高い伝送速度が要求されるメディ
アに対応しており、またアクセスすべきタイムスロット
量に対応する数の時分割多重化されたタイムスロットを
フレームからほぼ等間隔にアクセスすることにより、経
済性を確保している。なお、この発明では、基本的には
1本の伝送路により伝送路の高速化を実現している。
れたタイムスロットを越える二のタイムスロットをアク
セスすることにより、高い伝送速度が要求されるメディ
アに対応しており、またアクセスすべきタイムスロット
量に対応する数の時分割多重化されたタイムスロットを
フレームからほぼ等間隔にアクセスすることにより、経
済性を確保している。なお、この発明では、基本的には
1本の伝送路により伝送路の高速化を実現している。
(実施例)
以下、この発明の実施例の詳細を図面に基づいて説明す
る。
る。
この実施例におけるシステム構成は、第8図に示したよ
うに、複数の局1a、lb・・・を伝送路2を介してル
ープ状に接続し、伝送路2上にフレームを周回させるこ
とにより各局1a・・・間で通信を行うようにしたもの
である。
うに、複数の局1a、lb・・・を伝送路2を介してル
ープ状に接続し、伝送路2上にフレームを周回させるこ
とにより各局1a・・・間で通信を行うようにしたもの
である。
局1a・・・は、伝送路2とのインタフェースを図るル
ープインタフェース部と、接続される電話端末やPBX
等の各種機器とのインタフェースを図る機器インタフェ
ース部とに大別される。
ープインタフェース部と、接続される電話端末やPBX
等の各種機器とのインタフェースを図る機器インタフェ
ース部とに大別される。
伝送路2上を周回するフレームは、第9図に示したよう
に、フレームの先頭に位置しかつ他の部分には存在しな
いユニークなパターンからなり主にフレームの同期をと
るために使用されるフレームヘッダ3と、時分割多重化
された複数のタイムスロットからなり送信すべきデータ
が搭載されるデータフィールド4とからなる。各タイム
スロットは、abitのデータ部、1bitの制御ビッ
ト、1bitの補数ビットからなり、全体としてtab
+を構成とされている。
に、フレームの先頭に位置しかつ他の部分には存在しな
いユニークなパターンからなり主にフレームの同期をと
るために使用されるフレームヘッダ3と、時分割多重化
された複数のタイムスロットからなり送信すべきデータ
が搭載されるデータフィールド4とからなる。各タイム
スロットは、abitのデータ部、1bitの制御ビッ
ト、1bitの補数ビットからなり、全体としてtab
+を構成とされている。
そ”して、基本的には、例えば局1aは1組の時分割多
重化されたタイムスロットDlaSD2aSD3a・・
・をアクセスし、これらのタイムスロットを用いて他局
との通信を行う。
重化されたタイムスロットDlaSD2aSD3a・・
・をアクセスし、これらのタイムスロットを用いて他局
との通信を行う。
また、この実施例では、1組の時分割多重化されたタイ
ムスロットの量を越える量のタイムスロットにより通信
を行う場合、例えば局が3倍のタイムスロット量により
通信を行う場合、タイムスロット量に対応する数の時分
割多重化されたタイムスロットをフレームからほぼ等間
隔にアクセスするものである。例えば、第9図において
は、局1aはフレーム上でほぼ等間隔とされた3組の時
分割多重化されたタイムスロットD la、 D le
、 Dll、D2aSD2e、 D21. D3a、
D3e、 D31、・・・をアクセスし、これらのタイ
ムスロットを用いて他局との通信を行う。
ムスロットの量を越える量のタイムスロットにより通信
を行う場合、例えば局が3倍のタイムスロット量により
通信を行う場合、タイムスロット量に対応する数の時分
割多重化されたタイムスロットをフレームからほぼ等間
隔にアクセスするものである。例えば、第9図において
は、局1aはフレーム上でほぼ等間隔とされた3組の時
分割多重化されたタイムスロットD la、 D le
、 Dll、D2aSD2e、 D21. D3a、
D3e、 D31、・・・をアクセスし、これらのタイ
ムスロットを用いて他局との通信を行う。
この実施例では、このように複数の時分割多重化された
タイムスロットをフレームからほぼ等間隔にアクセスし
ているので、機器インタフェース部はアクセスしたタイ
ムスロットに応じた速度で処理すればよい。
タイムスロットをフレームからほぼ等間隔にアクセスし
ているので、機器インタフェース部はアクセスしたタイ
ムスロットに応じた速度で処理すればよい。
以下、この実施例をさらに詳細に説明する。
第1図はこの実施例の局の概略構成を示すもので、受信
系のループインタフェース部10.複数の機器インタフ
ェース部30・・・、送信系の複数の機器インタフェー
ス部50・・・、ループインタフェース部70からなる
。
系のループインタフェース部10.複数の機器インタフ
ェース部30・・・、送信系の複数の機器インタフェー
ス部50・・・、ループインタフェース部70からなる
。
受信系のループインタフェース部10は、第2図に示す
ように、受信器11、フレーム同期検出部12、受信タ
イミング部13、直並列変換部14、デスクランブラ部
15からなる。受信器11は例えば伝送路が光学系であ
る場合に伝送路から送出されくるフレームデータを光電
変換する。フレーム同期検出部12は受信器11から送
出されるフレームデータからフレームヘッダ3を検出し
、そのタイミングでフレームヘッダ検出信号FHを出力
する。受信タイミング部13はフレーム同期検出部12
からのフレームヘッダ検出信号FHに基づきワードクロ
ックWCKを生成し出力する。
ように、受信器11、フレーム同期検出部12、受信タ
イミング部13、直並列変換部14、デスクランブラ部
15からなる。受信器11は例えば伝送路が光学系であ
る場合に伝送路から送出されくるフレームデータを光電
変換する。フレーム同期検出部12は受信器11から送
出されるフレームデータからフレームヘッダ3を検出し
、そのタイミングでフレームヘッダ検出信号FHを出力
する。受信タイミング部13はフレーム同期検出部12
からのフレームヘッダ検出信号FHに基づきワードクロ
ックWCKを生成し出力する。
直並列変換部14はワードクロックWCKのタイミング
で受信器11から送出されるシリアル系のフレームデー
タをパラレル系に変換する。デスクランブラ部15は直
並列変換部14がらのパラレル系のフレームデータにデ
スクランブラをかける。
で受信器11から送出されるシリアル系のフレームデー
タをパラレル系に変換する。デスクランブラ部15は直
並列変換部14がらのパラレル系のフレームデータにデ
スクランブラをかける。
受信系の機器インタフェース部3oは、第3図に示すよ
うに、パラレルラッチ31、セレクタ32、ラッチ33
、機器タイミング部34、ゲート35.36、受信メモ
リ37.38、アドレスセレクタ39.40.データセ
レクタ41、並直列変換部42、ドライバ43、MAP
44からなる。
うに、パラレルラッチ31、セレクタ32、ラッチ33
、機器タイミング部34、ゲート35.36、受信メモ
リ37.38、アドレスセレクタ39.40.データセ
レクタ41、並直列変換部42、ドライバ43、MAP
44からなる。
パラレルラッチ31はフレームヘッダ検出信号FHおよ
びワードクロックWCKに基づき設定されたタイミング
でデータ抽出クロックDCKを出力する。例えば、第4
図(a)に示すデータフレームから同図(b)に示すタ
イムスロットD 1aSDle、Dll、D2a、 D
2eSD21. D3a、 D3e、 D31゜・・・
をアクセスすべきとき、同図(C)に示すように、これ
らアクセスすべきタイムスロットD IasD 1eS
D 1iSD 2a、 D 2eSD 21、D 3a
q D 3es D31、・・・内にクロックの立上り
がくるタイミングでデータ抽出クロックD CKを出力
する。セレクタ32はデータ抽出クロックDCKの立上
りタイミングでフレームデータを抽出する。上述の例で
言えば第4図(d)に示すように、タイムスロットD
1aSD 1e1D li−D 2a1D 2eSD
21、D3a、D3e、 D 31s・・・のフレーム
データが抽出される。ラッチ33はセレクタ32から送
られるデータを一時記憶し、機器タイミング部34から
送られるタイミングクロックに基づき記憶しているデー
タをゲート35およびゲート36に送る。ゲート35、
ゲート36は機器タイミング部34から送られるタイミ
ングクロックに基づき動作し、一方が開いているときに
は他方が閉じるように構成される。
びワードクロックWCKに基づき設定されたタイミング
でデータ抽出クロックDCKを出力する。例えば、第4
図(a)に示すデータフレームから同図(b)に示すタ
イムスロットD 1aSDle、Dll、D2a、 D
2eSD21. D3a、 D3e、 D31゜・・・
をアクセスすべきとき、同図(C)に示すように、これ
らアクセスすべきタイムスロットD IasD 1eS
D 1iSD 2a、 D 2eSD 21、D 3a
q D 3es D31、・・・内にクロックの立上り
がくるタイミングでデータ抽出クロックD CKを出力
する。セレクタ32はデータ抽出クロックDCKの立上
りタイミングでフレームデータを抽出する。上述の例で
言えば第4図(d)に示すように、タイムスロットD
1aSD 1e1D li−D 2a1D 2eSD
21、D3a、D3e、 D 31s・・・のフレーム
データが抽出される。ラッチ33はセレクタ32から送
られるデータを一時記憶し、機器タイミング部34から
送られるタイミングクロックに基づき記憶しているデー
タをゲート35およびゲート36に送る。ゲート35、
ゲート36は機器タイミング部34から送られるタイミ
ングクロックに基づき動作し、一方が開いているときに
は他方が閉じるように構成される。
受信バッファ37.38はそれぞれゲート35.36か
ら送られるデータを記憶するものである。
ら送られるデータを記憶するものである。
これら受信バッファ37.38のアドレスはアドレスセ
レクタ39.40から送られ、受信バッファ37.38
の出力データはデータセレクタ41に送られる。データ
セレクタ41は機器タイミング部34から送られるタイ
ミングクロックに基づき受信バッファ37.38から出
力されるデータのうちいずれか一方を選択して並直列変
換部42に送る。並直列変換部42はデータセレクタ4
1から送られるパラレル系のデータをシリアル系に変換
し、ドライバ43に送る。そして、データはドライバを
介して機器側に送出される。なお、MAP44には読出
し用のストレスが記憶されており、このアドレスはアド
レスセレクタ39.40を介し、受信バッファ37.3
8に与えられる。
レクタ39.40から送られ、受信バッファ37.38
の出力データはデータセレクタ41に送られる。データ
セレクタ41は機器タイミング部34から送られるタイ
ミングクロックに基づき受信バッファ37.38から出
力されるデータのうちいずれか一方を選択して並直列変
換部42に送る。並直列変換部42はデータセレクタ4
1から送られるパラレル系のデータをシリアル系に変換
し、ドライバ43に送る。そして、データはドライバを
介して機器側に送出される。なお、MAP44には読出
し用のストレスが記憶されており、このアドレスはアド
レスセレクタ39.40を介し、受信バッファ37.3
8に与えられる。
送信系の機器インタフェース部50は、第5図に示すよ
うに、直並列変換部51、パラレルラッチ52、カウン
タ53、位相シフトメモリ54、アドレスセレクタ55
、位相メモリ読出カウンタ56、受信バッファ57.5
8、アドレスセレクタ59.60、MAP61、送信カ
ウンタ62、セレクタ63、インタフェースタイミング
カウンタ64、パラレルシフトレジスタ65、送信要求
フラグメモリ66、マルチプレクサ67からなる。
うに、直並列変換部51、パラレルラッチ52、カウン
タ53、位相シフトメモリ54、アドレスセレクタ55
、位相メモリ読出カウンタ56、受信バッファ57.5
8、アドレスセレクタ59.60、MAP61、送信カ
ウンタ62、セレクタ63、インタフェースタイミング
カウンタ64、パラレルシフトレジスタ65、送信要求
フラグメモリ66、マルチプレクサ67からなる。
直並列変換部51は機器から与えられるクロックに基づ
き機器からのシリアル系のデータをパラレル系に変換す
る。パラレルラッチ52は直並列変換部51からのデー
タを一時保持し、機器から与えられるクロックおよびフ
レームヘッダ信号をカウントするカウンタ53からのク
ロックに基づき保持データを位相シフトメモリ54に与
える。位相シフトメモリ54は機器でのフレームの位相
と伝送路でのフレームの位相とを一致させるためのもの
で、アドレスセレクタ55を介しカウンタ53から出力
されるカウント値に基づき書込みが行われ、アドレスセ
レクタ55を介し位相メモリ読出カウンタ56から出力
されるカウント値に基づき読出しが行われる。受信バッ
ファ57.58は位相シフトメモリ54からのデータを
一時記憶し、セレクタ63に出力する。セレクタ63は
インタフェースタイミングカウンタ64を介し受信タイ
ミング部13から与えられるフレームヘッダ検出信号F
Hのタイミングで受信バッファ57.58のいずれか一
方のデータをパラレルシフトレジスタ65に与える切替
えを行う。受信バッファ57.58に対するアドレスは
、書込み時はそれぞれアドレスセレクタ59.60を介
して送信用のMAP61から与えられ、読出し時はそれ
ぞれアドレスセレクタ59.60を介して送信カウンタ
62から与えられる。パラレルシフトレジスタ65は、
セレクタ63からのデータおよび送信要求フラグメモリ
66からのデータを一時保持し、マルチプレクサ67を
介して送信系のループインタフェース部70に送出する
。その送出タイミングは、インタフェースタイミングカ
ウンタ64を介し受信タイミング部13から与えられる
フレームヘッダ検出信号FHおよびワードクロックWC
Kに基づき行われる。例えば、タイムスロットDleに
データをのせる場合、パラレルレジスタ65はインタフ
ェースタイミングカウンタ64から与えられる第6図(
a)に示すクロックCKaelにしたがって受信バッフ
ァ57.58からのデータを同図(b)に示すように保
持する。このとき、送信要求フラグメモリ66も保持す
る。マルチプレクサ67はインタフェースタイミングカ
ウンタ64から与えられる同図(d)に示すクロ・ツク
にしたがって同図(C)に示す実際にアサインされたタ
イムスロットDieのみにデータがのるようにデータを
打ち抜く。なお、同図(d)に示すクロックは受信タイ
ミング部13から与えられる同図(e)に示すワードク
ロックWCKに基づくものである。
き機器からのシリアル系のデータをパラレル系に変換す
る。パラレルラッチ52は直並列変換部51からのデー
タを一時保持し、機器から与えられるクロックおよびフ
レームヘッダ信号をカウントするカウンタ53からのク
ロックに基づき保持データを位相シフトメモリ54に与
える。位相シフトメモリ54は機器でのフレームの位相
と伝送路でのフレームの位相とを一致させるためのもの
で、アドレスセレクタ55を介しカウンタ53から出力
されるカウント値に基づき書込みが行われ、アドレスセ
レクタ55を介し位相メモリ読出カウンタ56から出力
されるカウント値に基づき読出しが行われる。受信バッ
ファ57.58は位相シフトメモリ54からのデータを
一時記憶し、セレクタ63に出力する。セレクタ63は
インタフェースタイミングカウンタ64を介し受信タイ
ミング部13から与えられるフレームヘッダ検出信号F
Hのタイミングで受信バッファ57.58のいずれか一
方のデータをパラレルシフトレジスタ65に与える切替
えを行う。受信バッファ57.58に対するアドレスは
、書込み時はそれぞれアドレスセレクタ59.60を介
して送信用のMAP61から与えられ、読出し時はそれ
ぞれアドレスセレクタ59.60を介して送信カウンタ
62から与えられる。パラレルシフトレジスタ65は、
セレクタ63からのデータおよび送信要求フラグメモリ
66からのデータを一時保持し、マルチプレクサ67を
介して送信系のループインタフェース部70に送出する
。その送出タイミングは、インタフェースタイミングカ
ウンタ64を介し受信タイミング部13から与えられる
フレームヘッダ検出信号FHおよびワードクロックWC
Kに基づき行われる。例えば、タイムスロットDleに
データをのせる場合、パラレルレジスタ65はインタフ
ェースタイミングカウンタ64から与えられる第6図(
a)に示すクロックCKaelにしたがって受信バッフ
ァ57.58からのデータを同図(b)に示すように保
持する。このとき、送信要求フラグメモリ66も保持す
る。マルチプレクサ67はインタフェースタイミングカ
ウンタ64から与えられる同図(d)に示すクロ・ツク
にしたがって同図(C)に示す実際にアサインされたタ
イムスロットDieのみにデータがのるようにデータを
打ち抜く。なお、同図(d)に示すクロックは受信タイ
ミング部13から与えられる同図(e)に示すワードク
ロックWCKに基づくものである。
送信系のループインタフェース部70は、第7図に示す
ように、FIFO71、マルチプレクサ72、データ選
択部73、ラッチ74、スクランブラ部75、直並列変
換部76、光変換部77からなる。FIFO71は受信
系のループインタフェース部10のデスクランブラ部1
5からのデータに一定の遅延をかけ出力する。マルチプ
レクサ72はデータ選択部73からの指示にしたがいF
I FO71からのデータあるいは各送信系の機器イン
タフェース部50からのデータをラッチ74に送出する
切替えを行う。データ選択部73は送信系の機器インク
エース部50からの送信要求フラグデータに基づき上述
した切替え指示を行う。
ように、FIFO71、マルチプレクサ72、データ選
択部73、ラッチ74、スクランブラ部75、直並列変
換部76、光変換部77からなる。FIFO71は受信
系のループインタフェース部10のデスクランブラ部1
5からのデータに一定の遅延をかけ出力する。マルチプ
レクサ72はデータ選択部73からの指示にしたがいF
I FO71からのデータあるいは各送信系の機器イン
タフェース部50からのデータをラッチ74に送出する
切替えを行う。データ選択部73は送信系の機器インク
エース部50からの送信要求フラグデータに基づき上述
した切替え指示を行う。
ラッチ74はマルチプレクサ72からのデータを一時保
持する。スクランブラ部75はラッチ74からのデータ
にスクランブラをかける。直並列変換部76はシリアル
系のデータをパラレル系に変換する。電光変換部77は
直並列変換部76からのデータを光学系のフレームに変
換し伝送路に送出する。
持する。スクランブラ部75はラッチ74からのデータ
にスクランブラをかける。直並列変換部76はシリアル
系のデータをパラレル系に変換する。電光変換部77は
直並列変換部76からのデータを光学系のフレームに変
換し伝送路に送出する。
この実施例では、局がアクセスすべきタイムスロット量
に対応する数の時分割多重化されたタイムスロットをフ
レームからほぼ等間隔にアクセスするものであるため、
受信系の機器インタフェース部30、送信系の機器イン
タフェース部50の処理速度は伝送路の速度に一致させ
ることなく、アクセスしたタイムスロットに対応するも
のでよい。
に対応する数の時分割多重化されたタイムスロットをフ
レームからほぼ等間隔にアクセスするものであるため、
受信系の機器インタフェース部30、送信系の機器イン
タフェース部50の処理速度は伝送路の速度に一致させ
ることなく、アクセスしたタイムスロットに対応するも
のでよい。
[発明の効果]
以上説明したように本発明では、経済性を確保しつつ伝
送路の高速化を実現し、さらに高い伝送速度が要求され
るメディアに対応できる。
送路の高速化を実現し、さらに高い伝送速度が要求され
るメディアに対応できる。
【図面の簡単な説明】
第1図は本発明の一実施例の局の概略構成図、第2図、
第3図、第5図および第7図は第1図に示す各部の詳細
構成図、第4図および第6図はこの実施例の各部の動作
を説明するための図、第8図はループネットワークシス
テムの概略構成図、第9図はフレームの構成図である。 10・・・受信系のループインタフェース部、30・・
・受信系の機器インタフェース部、50・・・送信系の
機器インタフェース部、70・・・送信系のループイン
タフェース部。 出願人 日本電信電話株式会社同
株式会社 東芝 代理人 弁理士 須 山 佐 − 第2図 第3図 第6図 第7図 第 図
第3図、第5図および第7図は第1図に示す各部の詳細
構成図、第4図および第6図はこの実施例の各部の動作
を説明するための図、第8図はループネットワークシス
テムの概略構成図、第9図はフレームの構成図である。 10・・・受信系のループインタフェース部、30・・
・受信系の機器インタフェース部、50・・・送信系の
機器インタフェース部、70・・・送信系のループイン
タフェース部。 出願人 日本電信電話株式会社同
株式会社 東芝 代理人 弁理士 須 山 佐 − 第2図 第3図 第6図 第7図 第 図
Claims (1)
- (1)複数の局を伝送路によりループ状に接続し、時分
割多重化された複数のタイムスロットからなるフレーム
を伝送路上で定期的に周回させ、各局は伝送路上を周回
するフレームの時分割多重化された所定のタイムスロッ
トをアクセスしてデータの送受信を行うようにされた時
分割多重ネットワークにおいて、 前記局が前記フレームから1組の時分割多重化されたタ
イムスロットを越える量のタイムスロットをアクセスし
、かつ、アクセスすべきタイムスロット量に対応する数
の時分割多重化されたタイムスロットを前記フレームか
らほぼ等間隔にアクセスする時分割多重ネットワーク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27471788A JPH02121437A (ja) | 1988-10-31 | 1988-10-31 | 時分割多重ネットワーク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27471788A JPH02121437A (ja) | 1988-10-31 | 1988-10-31 | 時分割多重ネットワーク |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02121437A true JPH02121437A (ja) | 1990-05-09 |
Family
ID=17545590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27471788A Pending JPH02121437A (ja) | 1988-10-31 | 1988-10-31 | 時分割多重ネットワーク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02121437A (ja) |
-
1988
- 1988-10-31 JP JP27471788A patent/JPH02121437A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
US4979169A (en) | Method and apparatus for performing format conversion between bit streams | |
US3796835A (en) | Switching system for tdm data which induces an asynchronous submultiplex channel | |
US4922244A (en) | Queueing protocol | |
US4377859A (en) | Time slot interchanger and control processor apparatus for use in a telephone switching network | |
JP2615297B2 (ja) | リング通信システム | |
EP0167563A1 (en) | Time-slot interchanger for fast circuit switching | |
CN1010539B (zh) | 混合式分组交换的方法和设备 | |
JPS60501681A (ja) | 時分割交換システム用制御情報通信装置 | |
JPS61144146A (ja) | 通信路設定装置 | |
US5912890A (en) | Statistical multiplexing apparatus in a time division multiplexing bus | |
JPH0750898B2 (ja) | 時間スイッチ回路 | |
JPH07297803A (ja) | データ速度変換装置 | |
US4638474A (en) | Communication system | |
JPH02121437A (ja) | 時分割多重ネットワーク | |
KR100246998B1 (ko) | 교환시스템에서시분할스위치장치 | |
JP3036856B2 (ja) | 回線アダプタ装置 | |
CA1121895A (en) | Arrangement for conversion of random to fixed data channel format | |
KR100282406B1 (ko) | 에이티엠 셀 변환 시스템에서 톤과 디티엠에프스위칭 장치 및방법 | |
JPS5846099B2 (ja) | 共通回線アクセス制御方式 | |
US7002954B1 (en) | Method for processing a large amount of intra-calls in a remote control system of a full electronic telephone | |
KR100488115B1 (ko) | 교환기 시스템의 가변 시분할 다중접속 하이웨이 변환장치및 방법 | |
WO1998024265A2 (en) | Apparatus and method for processing signaling bits of integrated services digital network signals | |
JPH0650850B2 (ja) | 異速度時分割多重伝送路間デ−タ伝送方法 | |
JPH09149063A (ja) | リング型ネットワーク |