JPH02121051A - Input/output controller - Google Patents

Input/output controller

Info

Publication number
JPH02121051A
JPH02121051A JP27517388A JP27517388A JPH02121051A JP H02121051 A JPH02121051 A JP H02121051A JP 27517388 A JP27517388 A JP 27517388A JP 27517388 A JP27517388 A JP 27517388A JP H02121051 A JPH02121051 A JP H02121051A
Authority
JP
Japan
Prior art keywords
input
clock
control device
circuit
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27517388A
Other languages
Japanese (ja)
Inventor
Takanori Umeki
梅木 尊則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27517388A priority Critical patent/JPH02121051A/en
Publication of JPH02121051A publication Critical patent/JPH02121051A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To highly speedily raise a system when the system is to be raised by making it possible for software to recognize the resources of the title input/ output controller and an input/output device respectively connected to the system without issuing commands for all the logical numbers. CONSTITUTION:Under a state in which respective arbitrary values are set to both a controller number setting circuit 2 and a device identification code setting circuit 4 of an input/output controller (IOC) 1, when a clock for registering resource information from a system control unit (SCU) 14 is detected in a clock detecting circuit 5, the controller number and the identification code of the IOC 1 are sent to a common bus 10 at the position of the clock assigned to the IOC 1 itself. Since the SCU 14 registers the resource information in a resource table area 21 based on bus information sent synchronously with the clock, and the software refers to this area and manages the resources of the system, time necessary for confirming the resources is minimized. Thus, time for raising the system can be shortened.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、共通バス方式め計算機システムにおける入出
力制御装置に関し、特に、資源管理に必要とされる制御
装置番号及び装置識別コードの認識方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an input/output control device in a common bus type computer system, and more particularly to a method for recognizing a control device number and a device identification code required for resource management.

従来の技術 従来、この種の計算機システムにおける資源管理は、論
理的に構成され得る制御装置番号全てに対して、制御装
置番号を含んだコマンドを順次発行し、入出力制御装置
は自分自身に発行されたコマンドであると認識すると、
コマンドに対して応答を返していた。ソフトウェアは、
この応答を受取ることにより入出力装置の有無を認識し
、資源管理を行なっていた。
Conventional technology Conventionally, resource management in this type of computer system involves sequentially issuing commands containing control device numbers to all logically configured control device numbers, and input/output control devices issuing commands to themselves. When the command is recognized as
It was responding to commands. The software is
By receiving this response, the presence or absence of an input/output device is recognized and resource management is performed.

発明が解決しようとする課題 上述した従来の資源管理方式は、論理的に構成され得る
制御装置番号全てに対してコマンドを発行し、その応答
を待って入出力制御装置の有無を認識していたために、
資源確認の為に必要とする時間をかなり要していた。特
に、システム立上げ時に実行されるケースが多いために
、立上げ時間が長くなるという欠点がある。
Problems to be Solved by the Invention The conventional resource management method described above issues a command to all the control device numbers that can be logically configured and waits for the response to recognize the presence or absence of an input/output control device. To,
It took a lot of time to check the resources. In particular, since it is often executed when the system is started up, it has the disadvantage that it takes a long time to start up the system.

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消し、システムに接続されている入出力制御装置及
び入出力装置の資源を高速に認識することができ、シス
テムの立上げ時の高速化を可能とした新規な入出力制御
装置を提供することにある。
The present invention has been made in view of the above-mentioned conventional situation,
Therefore, an object of the present invention is to eliminate the above-mentioned drawbacks inherent in the conventional technology, to be able to quickly recognize the input/output control device and the resources of the input/output device connected to the system, and to make it possible to quickly recognize the resources of the input/output control device and input/output device connected to the system. The object of the present invention is to provide a new input/output control device that enables high-speed operation.

課題を解決するための手段 上記目的を達成する為に、本発明に係る入出力制御装置
は、共通バスに接続される入出力制御装置において、各
入出力制御装置に与えられた制御装置番号を設定するた
めの制御装置番号設定回路と、内入出力制御装置に接続
される入出力装置の識別コードを設定するための装置識
別コード設定回路と、これらの設定回路の状態を認識す
る設定情報認識回路と、この認識回路により認識した情
報を共通バスからのクロックに同期して該共通バスに送
出する登録情報送出回路とを備えて構成される。
Means for Solving the Problems In order to achieve the above object, an input/output control device according to the present invention has a control device number assigned to each input/output control device in the input/output control devices connected to a common bus. A control device number setting circuit for setting, a device identification code setting circuit for setting the identification code of the input/output device connected to the internal input/output control device, and a setting information recognition that recognizes the status of these setting circuits. A registration information sending circuit that sends information recognized by the recognition circuit to the common bus in synchronization with a clock from the common bus.

実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
Embodiment Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック構成図である
FIG. 1 is a block diagram showing one embodiment of the present invention.

第1図を参照するに、人出力制御装置1.11.12(
以下l0CI、l0C11、l0C12と略記する)、
CPU13、システム制御ユニット(SCU)14、M
EM15は共通バス10に接続されている。各入出力制
御装置IOCは、IOC1に示すように、各入出力制御
装置に与えられた制御装置番号を設定する、例えばデイ
プスイッチにより構成される制御装置番号設定回路2、
設定回路2.4の状態を認識する設定情報認識回路3、
内入出力制御装置に接続された入出力装置(図示せず)
の識別コードを設定する、例えばデイプスイッチにより
構成される装置識別コード設定回路4、クロック検出回
路5、登録情報送出回路6を備えている。また、システ
ム制御装置5CU14は、各IOCからの資源情報を引
取るためのクロック発生回路20と、クロックに同期し
て引取った情報を格納するための資源テーブルエリア2
1を持っている。
Referring to FIG. 1, the human output control device 1.11.12 (
Hereinafter abbreviated as l0CI, l0C11, l0C12),
CPU 13, system control unit (SCU) 14, M
EM15 is connected to common bus 10. Each input/output control device IOC includes a control device number setting circuit 2 configured by, for example, a dip switch, which sets a control device number given to each input/output control device, as shown in IOC1;
a setting information recognition circuit 3 that recognizes the state of the setting circuit 2.4;
Input/output devices connected to the internal input/output control device (not shown)
The apparatus includes a device identification code setting circuit 4 configured of, for example, a dip switch, a clock detection circuit 5, and a registration information sending circuit 6 for setting an identification code. The system control unit 5CU14 also includes a clock generation circuit 20 for receiving resource information from each IOC, and a resource table area 2 for storing information obtained in synchronization with the clock.
I have 1.

第2図は共通バスから受信するクロック100と、クロ
ック100に同期して登録情報を共通バスに送出する際
のバス上のフォーマットの一例を示す図である。
FIG. 2 is a diagram showing an example of a clock 100 received from the common bus and a format on the bus when registration information is sent to the common bus in synchronization with the clock 100.

今、IOC1の制御装置番号設定回路2及び装置識別コ
ード設定回路4にそれぞれ任意の値が設定された状態に
おいて、5CU14から資源情報登録のためのクロック
100がクロック検出回路5にて検出されると、自分に
割当てられたクロックの位置で、制御装置番号及び識別
コードが共通バス10に対して送出される。5CU14
はクロックに同期して送出されたバス情報を元に、資源
テーブルエリア21に資源情報を登録することで、ソフ
トウェアはこのエリアを参照して、システムの資源管理
を行なう。
Now, when arbitrary values are set in the control device number setting circuit 2 and device identification code setting circuit 4 of the IOC 1, when the clock 100 for registering resource information is detected from the 5CU 14 by the clock detection circuit 5. , the control unit number and the identification code are sent to the common bus 10 at the clock position assigned to it. 5CU14
By registering resource information in the resource table area 21 based on the bus information sent out in synchronization with the clock, the software refers to this area to perform system resource management.

発明の詳細 な説明したように、本発明によれば、入出力制御装置自
身が自分自身に与えられた制御装置番号を認識する手段
と、接続されている入出力装置の識別コードを認識する
手段とを有し、それぞれの認識手段からの情報を受取り
、共通バスからのクロックを受信することで、自分に割
当てられたクロツタの位置で、準備している制御装置番
号及び識別コードを共通バス上に送出することにより、
ソフトウェアが全ての論理番号に対してコマンドを発行
することなく、システムに接続されている入出力制御装
置及び入出力装置の資源を高速に認識出来、システムの
立上げ時の高速化を可能にする効果が得られる。
As described in detail, according to the present invention, the input/output control device itself includes means for recognizing the control device number assigned to itself, and means for recognizing the identification code of the connected input/output device. By receiving the information from each recognition means and receiving the clock from the common bus, the prepared control device number and identification code are transmitted over the common bus at the position of the black tsuta assigned to oneself. By sending to
Software can quickly recognize the resources of input/output control devices and input/output devices connected to the system without issuing commands to all logical numbers, enabling faster system startup. Effects can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る入出力制御装置及びシステムの一
実施例を示すブロック構成図、第2図は共通バス上のク
ロック及びバス情報のフォーマットを示す図である。 110.入出力制御装置、200.制御装置番号設定回
路、300.設定情報認識回路、400.装置識別コー
ド設定回路、500.クロック検出回路、600.登録
情報送出回路、10.、、共通バス、11.、、l0C
112,。 、l0C113,、、CPU、14.、、SCU、15
.、、MEM、20.、、クロック発生回路、21.、
、資源テーブルエリア、100゜0.クロック、101
.、、バス情報
FIG. 1 is a block diagram showing an embodiment of an input/output control device and system according to the present invention, and FIG. 2 is a diagram showing the format of clock and bus information on a common bus. 110. input/output control device, 200. Control device number setting circuit, 300. Setting information recognition circuit, 400. Device identification code setting circuit, 500. Clock detection circuit, 600. Registration information sending circuit, 10. ,,Common bus,11. ,,l0C
112,. , l0C113, , CPU, 14. ,,SCU,15
.. ,,MEM,20. ,,clock generation circuit,21. ,
, resource table area, 100°0. clock, 101
.. ,, bus information

Claims (1)

【特許請求の範囲】[Claims] 共通バスに接続される入出力制御装置において、各入出
力制御装置に与えられた制御装置番号を設定するための
制御装置番号設定回路と、自入出力制御装置に接続され
る入出力装置の識別コードを設定するための装置識別コ
ード設定回路と、これらの設定回路の状態を認識する設
定情報認識回路と、この認識回路により認識した情報を
共通バスからのクロックに同期して該共通バスに送出す
る登録情報送出回路とを有することを特徴とする入出力
制御装置。
A control device number setting circuit for setting a control device number given to each input/output control device in input/output control devices connected to a common bus, and identification of input/output devices connected to the own input/output control device. A device identification code setting circuit for setting a code, a setting information recognition circuit that recognizes the status of these setting circuits, and information recognized by this recognition circuit is sent to the common bus in synchronization with the clock from the common bus. An input/output control device comprising a registration information sending circuit.
JP27517388A 1988-10-31 1988-10-31 Input/output controller Pending JPH02121051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27517388A JPH02121051A (en) 1988-10-31 1988-10-31 Input/output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27517388A JPH02121051A (en) 1988-10-31 1988-10-31 Input/output controller

Publications (1)

Publication Number Publication Date
JPH02121051A true JPH02121051A (en) 1990-05-08

Family

ID=17551686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27517388A Pending JPH02121051A (en) 1988-10-31 1988-10-31 Input/output controller

Country Status (1)

Country Link
JP (1) JPH02121051A (en)

Similar Documents

Publication Publication Date Title
JPH02121051A (en) Input/output controller
JPS58101361A (en) Data processor
JPS61138354A (en) Dual bus type high speed data processing circuit
JPS62135042A (en) Automatic recognition system for equipment address in data communication
JP3132643B2 (en) Expansion board automatic setting method and device
JPH0350653A (en) Automatic recognition method for various peripheral equipment in graphic display device
JPS61194559A (en) Simultaneous use control unit for interactive processing
JPH04182855A (en) Input/output control system of information processing system
JPH01136251A (en) Self-diagnosing system
JPH04137163A (en) Data transfer method
SU490115A1 (en) System for exchanging control computer data with peripheral devices
JP2619417B2 (en) Character recognition system
JPS63141134A (en) Interruption controller
JPH04287258A (en) System for confirming terminal connection
JPH04120646A (en) Initializing system
JPH0229844A (en) Interruption control system for input/output device
JPS6339049A (en) Diagnosing device
JPH056326A (en) Terminal address setting system
JPS63216162A (en) Debugging system
JPH0236415A (en) Printer output processing system
JPS63158661A (en) Recognition system for adjacent processor for inter-processor communication
JPS6367629A (en) Allocation system for system constitution defining work station of information processor
JPS6353666A (en) Peripheral controller for computer system
JPH01192241A (en) Address confirming system
JPS59142661A (en) Dual type processing unit