SU490115A1

SU490115A1 - System for exchanging control computer data with peripheral devices

Info

Publication number: SU490115A1
Application number: SU1847887A
Authority: SU
Inventors: Владимир Михайлович Антимиров; Татьяна Васильевна Орлова
Original assignee: Предприятие П/Я В-2969
Priority date: 1972-11-17
Filing date: 1972-11-17
Publication date: 1975-10-30

Description

рийиым устройством, другой выход которого соедппег; с входом блок; 3 выбора пр1Ю|МГгета . Penicq) обмена 1 св зан с периферийным pcrucTjioi лшнамн д.т 11е1)едач1 ннформацип из регистра в 1)егисгр иослсдоваЛ-льиыы ходом .a device with a different output; with input block; 3 choice pr1Yu | MGGeta. Penicq) exchange 1 is associated with a peripheral pcrucTjioi terminal d 11e1) more than 1 information from the register in 1) its course.

Об.мси информацией может производитьс как ПС) инициативе цеитра.пиюго процессора, который форм 1рует в этом случае сигнал, иоступающий в блок 4 управлени , так и Ич) иинпиативе периферийного устройства, которое формирует сигиал, поступающий нз его блока 5 управлени через блок 3 выбора приоритета на вход блока 4 /правлени .The information can be produced either by the PS based on the zeitra.pigo processor, which forms the signal in this case and is available to the control unit 4, as well as the IC, and the peripheral device, which forms the sigal that arrives from its control unit 5 through the unit 3 selection of priority to the input unit 4 / board.

Блок управлеци , получив сигнал, вырабатывает комаиду переключени , поступающую на коммутатор 6, который производит отключение от периферийного регистра сигпалов блока 5 и подключает к регистру 7 управл ющую синхроипзирующую последовательность , вырабатываемую блоком 4 управлени . Синхронизирующа последовательность поступает при этом па оба регистра 1 и 7.The control unit, receiving a signal, generates a switching comaid, arriving at switch 6, which disconnects from the peripheral register of the sigpal unit 5 and connects to the register 7 the control synchro-bumping sequence generated by the control unit 4. In this case, the synchronizing sequence arrives at both registers 1 and 7.

Ипформаци с выхода регистра 1 под действием синхроиизируюцдей последователъцости поступает в последовательиом коде на вход регистра 7, информаци с выхода которого в это же врем поступает па вход регистра 1. После окончани перезаписи блок 4 управлени прекращает выработку синхронизирующей последовательности и снимает сигнал переключени . При этом от периферийного регистра 7 отключаетс блок 4 управлеии и подключаетс блок 5. Цеитральпый процессор производит считываппе информации с регистра 1 параллельным кодом.The information from the output of register 1 under the action of synchronizing sequence enters the sequence code at the input of register 7, information from the output of which at the same time enters the register input 1. After the rewriting is completed, the control unit 4 stops generating the synchronization sequence and removes the switching signal. In this case, the control unit 4 is disconnected from the peripheral register 7 and the unit 5 is connected. The zeitral processor generates information from the register 1 with a parallel code.

При заииси информации в иериферийиьп регистр цеитрал1Д1Ы1| процессор в} ачале записывает .нформацию в регистр 1 и затем фор.)Ирует управл ющий сигнал, поступающий на блок 4 уиравлени . Дальнейша работа происходит также, как и ири списывании информации с пгриферийиого устройства.When registering information in the iperipheral register tseitral1D1Y1 | the processor in} the start writes .information to register 1 and then the form.) It controls the control signal received to the control unit 4. Further work also occurs, as well as writing off information from the device.

Предмет изобретен м Subject invented m

Система дл обмена данными управл ющей вычислительной машины с периферийными устройствами, содержаща регистр обмена, цериферийный регистр, выход которого через регистр обмена соединен со своим входом, блок выбора приоритета, блок уцравлени , входы которого соедииепы соответственно с управл ющим выходо.м цеитральиого процессора и выходом блока выбора приоритета, блок управлени пернфернйпым устройством, первый выход которого соединен с входом блока выбора приоритета, иервый выход блока управлеиц подключеп к управл ющему входу регистра обмеиа, соедицеиного информационнымн шинами с цеитральны.м процессором , отличающа с тем, что, с целью повышени пропускной способности, в систему введен коммутатор, первый и второй входы которого соединепы соответствеи1ю с первым выходом блока управлеии и вторым выходом блока управлени нериферийным устройством , управл ющий вход соедниен с вторым выходом блока управлепи , выход подключей к управл ющему входу иериферийного регистра.A system for exchanging data of a control computer with peripheral devices, comprising an exchange register, a certifier register, the output of which is connected to its input through the exchange register, a priority selection unit, a control unit, the inputs of which are connected to the controlling output of the zeitral processor and output the priority selection unit, the control unit of the peripheral device, the first output of which is connected to the input of the priority selection unit, the first output of the control unit, connected to the control input of the control unit Istra of communication, connected with information buses with a zeitral processor, characterized in that, in order to increase throughput, a switch is introduced into the system, the first and second inputs of which are connected to the first output of the control unit and the second output of the control unit by non-peripheral device The input input is connected to the second output of the control unit, the output is plugged into the control input of the ieriferous register.