JPH04120646A - Initializing system - Google Patents
Initializing systemInfo
- Publication number
- JPH04120646A JPH04120646A JP2240677A JP24067790A JPH04120646A JP H04120646 A JPH04120646 A JP H04120646A JP 2240677 A JP2240677 A JP 2240677A JP 24067790 A JP24067790 A JP 24067790A JP H04120646 A JPH04120646 A JP H04120646A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- identification number
- diagnostic
- circuit
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 abstract description 4
- 238000003745 diagnosis Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は初期値設定方式、特に診断プロセッサから診断
ハスを介してマルチプロセッサ構成の情報処理装置の各
プロセッサに初期値の設定を行なう初期値設定方式に関
する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an initial value setting method, particularly an initial value setting method for setting initial values from a diagnostic processor to each processor of an information processing device having a multiprocessor configuration via a diagnostic hash. Regarding the setting method.
従来、この種の初期値設定方式は、各プロセッサが固有
のプロセッサ識別番号を有していて、診断プロセッサか
プロセッサ識別番号を送出して、特定のプロセッサと1
対1の通信状懸に入ってから初期値テークを送出し、そ
のプロセッサの初期値設定が終了してから次のプロセッ
サに対してプロセッサ識別番号を送出し、上述の動作を
行なうという、プロセッサ1台1台に対して初期値の設
定を行なうようになっている。Conventionally, in this type of initial value setting method, each processor has a unique processor identification number, and a diagnostic processor sends out the processor identification number to identify a specific processor.
A processor 1 sends an initial value take after entering a communication letter for a peer, sends a processor identification number to the next processor after completing the initial value setting of that processor, and performs the above operations. Initial values are set for each machine.
上述した従来の初期値設定方式は、プロセッサ1台こと
に初期値を設定しているのて、プロセッサの数か多くな
ると初期値設定に多大な時間を要するという欠点かある
。The above-mentioned conventional initial value setting method sets an initial value for one processor, so it has the disadvantage that it takes a lot of time to set the initial value when the number of processors increases.
本発明の初期値設定方式は、診断プロセッサから診断バ
スを介してマルチプロセッサ構成の各プロセッサに初期
値の設定を行なう初期値設定方式において、各プロセッ
サに個有に与えられるプロセッサ識別番号と、各プロセ
ッサに与える共通の識別番号と、診断プロセッサから診
断ハスを介して送出される前記共通の識別番号を検知す
る各プロセッサに設けられた識別番号チェック手段と、
この識別番号チェック手段か前記共通の識別番号を検知
したとき、前記個有のプロセッサ番号を診断プロセッサ
に送出する応答出力手段と、前記共通の識別番号を診断
ハスに出力した後に全てのプロセッサから個有のプロセ
ッサ番号を受けたとき診断バスに初期設定値を送出する
初期値送圧手段とを有することにより構成される。The initial value setting method of the present invention is an initial value setting method in which an initial value is set from a diagnostic processor to each processor in a multiprocessor configuration via a diagnostic bus. an identification number checking means provided in each processor for detecting a common identification number given to the processor and the common identification number sent from the diagnostic processor via the diagnostic lotus;
response output means for sending the unique processor number to the diagnostic processor when the identification number checking means detects the common identification number; and an initial value sending means for sending an initial setting value to the diagnostic bus when receiving a processor number of a certain processor.
次に 本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のブロック図である。第1図
の実施例は、診断プロセッサ10と0台のプロセッサ1
1.12〜1nとが診断プロセッサ10から各プロセッ
サへのデータ送出用のデータバス20と、各プロセ・・
Iすから診断プロセッサ10へのデータ送出用のデータ
バス30とにより接続されている。各プロセッサはデー
タバス20に接続されプロセッサ識別番号をチェックす
るプロセッサIDチェック回路1と、プロセッサIDチ
ェック回路1か指定されているプロセッサ識別番号を検
知したとき出力されるイネ−フル信号を受けて、データ
バス30へ自プロセッサ識別番号を送出する応答出力回
路2とを有している。FIG. 1 is a block diagram of one embodiment of the present invention. The embodiment of FIG. 1 includes a diagnostic processor 10 and zero processors 1.
1.12 to 1n are a data bus 20 for sending data from the diagnostic processor 10 to each processor, and each processor...
A data bus 30 for sending data to the diagnostic processor 10 connects the diagnostic processor 10 to the diagnostic processor 10. Each processor receives a processor ID check circuit 1 connected to a data bus 20 and checks a processor identification number, and an enable signal output when the processor ID check circuit 1 detects a designated processor identification number. It has a response output circuit 2 that sends its own processor identification number to the data bus 30.
以上の構成において、プロセッサ11.12〜1nには
それぞれプロセッサ識別番号、例えは11番、12番〜
ln番が与えられ、プロセッサ11.12〜1nのそれ
ぞれのプロセッサIDチェック回路1は自プロセッサに
与えられたプロセッサ識別番号と共通の識別番号、例え
ば20番とを検知するようにセットされている。In the above configuration, each of the processors 11.12 to 1n has a processor identification number, for example, number 11, number 12 to
The processor ID check circuit 1 of each of the processors 11.12 to 1n is set to detect an identification number common to the processor identification number given to its own processor, for example, number 20.
ここで診断プロセッサ10が、例えばデータバス20を
介して、プロセッサ識別番号の11番を送出すると、プ
ロセッサ1]のプロセッサIDチェック回路1がこの1
1番を検知して、ドライバ回路3と応答出力回路2とに
イネーブル信号を与える。そこで応答出力回路2はプロ
セッサ識別番号の11番をドライバ回路3およびデータ
バス30を介して診断プロセッサ10に送出する。11
番を受けた診断プロセッサ10はプロセッサ11から応
答を受けたとして、プロセッサ11との間の通信を開始
する。Here, when the diagnostic processor 10 sends the processor identification number 11 via the data bus 20, for example, the processor ID check circuit 1 of the processor 1
No. 1 is detected and an enable signal is given to the driver circuit 3 and response output circuit 2. Therefore, the response output circuit 2 sends the processor identification number 11 to the diagnostic processor 10 via the driver circuit 3 and the data bus 30. 11
The diagnostic processor 10 that received the number starts communication with the processor 11, assuming that it has received a response from the processor 11.
一方、診断プロセッサ10がデータバス20を介して、
識別番号の20番を送出すると、全てのプロセッサ11
,12.〜1nのプロセッサIDチェック回路1かこの
20番を検知して、それぞれドライバ回路3と応答出力
回路2とにイネーブル信号を与える。そこで応答出力回
路2はそれぞれドライバ回路3およびデータバス30を
介して自プロセッサの識別番号の送出を行なう。このと
きデータバス30での競合は通常時の競合と同様に予め
定められた手段によって、一つのプロセッサが送出を終
えてから次のプロセッサが送出を行なう。診断プロセッ
サ10はデータバス30からの全てのプロセッサ識別番
号の受信を終えると、何れのプロセッサも準備が整った
ものとして、データバス20を介して通信開始コマンド
に続いて初期値設定を示すコマンド補助情報、更に初期
値データを送出する。これらのコマンド以下のデータは
全てのプロセッサで受信されて、それぞれのプロセッサ
内において初期値設定を実行する。On the other hand, the diagnostic processor 10 via the data bus 20
When the identification number 20 is sent, all processors 11
,12. ~1n processor ID check circuit 1 or this number 20 is detected and an enable signal is given to the driver circuit 3 and response output circuit 2, respectively. Therefore, the response output circuit 2 sends out the identification number of its own processor via the driver circuit 3 and the data bus 30, respectively. At this time, the contention on the data bus 30 is similar to normal contention, and is carried out by a predetermined means, such that after one processor finishes sending data, the next processor starts sending data. When the diagnostic processor 10 has finished receiving all the processor identification numbers from the data bus 30, it assumes that all processors are ready and sends a command assistance indicating initial value setting following a communication start command via the data bus 20. Information and further initial value data are sent. The data following these commands is received by all processors and performs initial value setting within each processor.
以上説明したように本発明は、診断用のデータバスに接
続された全てのプロセッサに対して有効となる識別番号
を設けることにより、同時に全てのプロセッサに初期値
を設定できるので、初期値設定に要する時間を短縮でき
るという効果がある。As explained above, by providing an identification number that is valid for all processors connected to a diagnostic data bus, the present invention allows initial values to be set for all processors at the same time. This has the effect of reducing the time required.
第1図は本発明の一実施例のブロック図である。
1・・・プロセッサIDチェック回路、2・・・応答出
力回路、3・・・トライバ回路、10・・・診断プロセ
ッサ、11 、12〜I n・−プロセッサ、20.3
0・・・データバス。FIG. 1 is a block diagram of one embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Processor ID check circuit, 2... Response output circuit, 3... Driver circuit, 10... Diagnostic processor, 11, 12-In-processor, 20.3
0...Data bus.
Claims (1)
構成の各プロセッサに初期値の設定を行なう初期値設定
方式において、各プロセッサに個有に与えられるプロセ
ッサ識別番号と、各プロセッサに与える共通の識別番号
と、診断プロセッサから診断バスを介して送出される前
記共通の識別番号を検知する各プロセッサに設けられた
識別番号チェック手段と、この識別番号チェック手段が
前記共通の識別番号を検知したとき、前記個有のプロセ
ッサ番号を診断プロセッサに送出する応答出力手段と、
前記共通の識別番号を診断バスに出力した後に全てのプ
ロセッサから個有のプロセッサ番号を受けたとき診断バ
スに初期設定値を送出する初期値送出手段とを有するこ
とを特徴とする初期値設定方式。In an initial value setting method in which initial values are set from a diagnostic processor to each processor in a multiprocessor configuration via a diagnostic bus, a processor identification number uniquely given to each processor, a common identification number given to each processor, identification number checking means provided in each processor for detecting the common identification number sent from the diagnostic processor via the diagnostic bus; and when the identification number checking means detects the common identification number, the unique response output means for sending the processor number of the processor to the diagnostic processor;
and initial value sending means for sending the initial setting value to the diagnostic bus when unique processor numbers are received from all the processors after outputting the common identification number to the diagnostic bus. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2240677A JPH04120646A (en) | 1990-09-11 | 1990-09-11 | Initializing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2240677A JPH04120646A (en) | 1990-09-11 | 1990-09-11 | Initializing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04120646A true JPH04120646A (en) | 1992-04-21 |
Family
ID=17063067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2240677A Pending JPH04120646A (en) | 1990-09-11 | 1990-09-11 | Initializing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04120646A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USD940116S1 (en) | 2015-04-30 | 2022-01-04 | Shure Acquisition Holdings, Inc. | Array microphone assembly |
-
1990
- 1990-09-11 JP JP2240677A patent/JPH04120646A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USD940116S1 (en) | 2015-04-30 | 2022-01-04 | Shure Acquisition Holdings, Inc. | Array microphone assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60144851A (en) | Channel controller | |
JPH04120646A (en) | Initializing system | |
JPS5866136A (en) | Interruption detection | |
JPS5847466Y2 (en) | time counting circuit | |
JPS5622122A (en) | Data processing system | |
JP3174246B2 (en) | Monitoring device and information transmitting / receiving device | |
JPS6186830A (en) | Data processing system | |
JPH10187595A (en) | Bus bridge | |
JPH0276339A (en) | Transmission control system | |
JPH0114616B2 (en) | ||
JP2538643B2 (en) | Programmable controller | |
JP2560836B2 (en) | Multi-firmware status recognition method | |
JPH048147U (en) | ||
JPS6344262A (en) | Bus monitoring device | |
JPS6129295B2 (en) | ||
JPS58169274A (en) | Data transmission system betweem microcomputers | |
JPH04358230A (en) | Method for confirming operation between cpus | |
KR920006888A (en) | Data communication method of system ECR | |
JPS62214974A (en) | Printer | |
JPH04329461A (en) | Fault processing system | |
JPH01207818A (en) | Terminal equipment | |
JPH04128340U (en) | Keyboard with ID card reader unit | |
JPS60120749U (en) | Tool damage detection device | |
JPS633347B2 (en) | ||
JPS6025067U (en) | Vending machine abnormality detection device |