JP3174246B2 - Monitoring device and information transmitting / receiving device - Google Patents

Monitoring device and information transmitting / receiving device

Info

Publication number
JP3174246B2
JP3174246B2 JP17105995A JP17105995A JP3174246B2 JP 3174246 B2 JP3174246 B2 JP 3174246B2 JP 17105995 A JP17105995 A JP 17105995A JP 17105995 A JP17105995 A JP 17105995A JP 3174246 B2 JP3174246 B2 JP 3174246B2
Authority
JP
Japan
Prior art keywords
signal
information
controlled
response
invalid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17105995A
Other languages
Japanese (ja)
Other versions
JPH0923219A (en
Inventor
貫一 諸井
賢次 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17105995A priority Critical patent/JP3174246B2/en
Publication of JPH0923219A publication Critical patent/JPH0923219A/en
Application granted granted Critical
Publication of JP3174246B2 publication Critical patent/JP3174246B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複写分岐されて送
信される送信情報の送信先識別情報を送信先から返送さ
れる応答情報の受信制御に用いる情報送受信装置に関す
る。通信システム等の大規模装置には、その装置が複数
のプリント基板から構成され、その複数のプリント基板
が1つの制御回路によって制御されるように構成された
ものがある。このような構成において、制御回路からの
制御信号が複数のプリント基板へ複写分岐されて送信さ
れる場合には、複数のプリント基板からの応答信号の衝
突、誤受信を回避する必要がある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information transmitting / receiving apparatus that uses destination identification information of transmission information which is transmitted after being copied and branched, for controlling reception of response information returned from the destination. 2. Description of the Related Art Some large-scale apparatuses such as a communication system include a plurality of printed boards, which are controlled by a single control circuit. In such a configuration, when a control signal from the control circuit is copied and branched to a plurality of printed circuit boards and transmitted, it is necessary to avoid collision and erroneous reception of response signals from the plurality of printed circuit boards.

【0002】[0002]

【従来の技術】従来の前述した情報送受信装置の構成を
図10に示す。100は制御盤で、前述した制御回路に
相当し、102−1、102−2、102−3、102
−4は被制御盤で、前述したプリント基板に相当する。
制御盤100は、信号分岐/集約盤101へ制御信号を
送出する。信号分岐/集約盤101は、被制御盤102
−1、102−2、102−3、102−4へ転送する
制御信号を複写分岐するデータ分岐部104と、被制御
盤102−1、102−2、102−3、102−4か
らの応答信号を受信するオア部106とを有する。
2. Description of the Related Art FIG. 10 shows the configuration of a conventional information transmitting / receiving apparatus. Reference numeral 100 denotes a control panel, which corresponds to the control circuit described above, and includes 102-1, 102-2, 102-3, and 102.
Reference numeral -4 denotes a controlled panel, which corresponds to the above-mentioned printed circuit board.
The control panel 100 sends a control signal to the signal branching / aggregating panel 101. The signal branching / aggregating board 101 is controlled board 102
-1, 102-2, 102-3, 102-4 Data branching unit 104 for copying and branching a control signal to be transferred to, and responses from controlled boards 102-1, 102-2, 102-3, 102-4 And an OR section 106 for receiving a signal.

【0003】制御盤100から被制御盤102−1、1
02−2、102−3、102−4へ制御信号を送信す
るとき、その制御信号は、データ分岐部104において
被制御盤数分の制御信号に複写分岐される。制御信号の
データフォーマットは、アドレス番号と送信データとか
ら成る(図11参照)。1つの制御信号に付加されるア
ドレス番号は、前記被制御盤102−1、102−2、
102−3、102−4のうちのいずれか1つの被制御
盤のアドレス番号である。
[0003] From the control panel 100 to the controlled panels 102-1, 1
When the control signals are transmitted to 02-2, 102-3, and 102-4, the control signals are copied and branched by the data branching unit 104 into control signals for the number of controlled boards. The data format of the control signal includes an address number and transmission data (see FIG. 11). The address numbers added to one control signal are the controlled boards 102-1, 102-2,
This is the address number of any one of the controlled boards 102-3 and 102-4.

【0004】その複写分岐されたデータ信号は、各被制
御盤102−1、102−2、102−3、102−4
へ転送される。データ信号を受信した各被制御盤102
−1、102−2、102−3、102−4は、アドレ
ス信号を解析して自己に割り付けられているアドレス信
号と一致したとき受信したデータ信号が自己宛のもので
あるとしてそのデータ信号を取り込む。
[0004] The copied and branched data signal is transmitted to each controlled board 102-1, 102-2, 102-3, 102-4.
Transferred to Each controlled panel 102 that has received the data signal
-1, 102-2, 102-3, and 102-4 analyze the address signal and determine that the received data signal is destined for itself when the address signal matches the address signal assigned thereto. take in.

【0005】データ信号を取り込んだ被制御盤は、制御
盤100に対して応答信号を返す。応答信号は、アドレ
ス信号及びデータから成る(図11参照)。制御盤10
0は、そのオア部106により前記応答信号を受信す
る。
[0005] the control panel yelling take the data signal, returns a response signal to the control panel 100. The response signal includes an address signal and data (see FIG. 11). Control panel 10
0 receives the response signal through its OR unit 106.

【0006】[0006]

【発明が解決しようとする課題】前述のようなデータ信
号の送受信、そして応答信号の送受信が正常に行われて
いるときには、少しも問題は生じない。
When the transmission and reception of the data signal and the transmission and reception of the response signal as described above are normally performed, no problem occurs.

【0007】しかしながら、前記アドレス信号を正しく
解析した第1の被制御盤のほかに、当該アドレス信号を
誤って解析した第2の被制御盤があると、その第1の被
制御盤及び第2の被制御盤から応答信号が、制御盤10
0へ返送されることになるので、オア部106で応答信
号の衝突が発生して誤った応答信号を受信してしまうこ
とになる。このような衝突を回避する手段は、従来装置
にはない。
However, if there is a second controlled board that has erroneously analyzed the address signal in addition to the first controlled board that has correctly analyzed the address signal, the first controlled board and the second controlled board have not. Response signal from the controlled panel of the control panel 10
Since the response signal is returned to 0, a collision of response signals occurs in the OR section 106 and an erroneous response signal is received. There is no means for avoiding such a collision in the conventional device.

【0008】又、前述の衝突は、2以上の被制御盤から
同時的に応答信号が返送されてしまう場合に生ずるもの
であるが、2以上の被制御盤から時間を異にして応答信
号が返送されて来るような場合には、前述したような衝
突は発生しない。しかし、正しい応答信号に対して誤応
答した被制御盤からの応答信号が早く、又は遅く返送さ
れて来る場合には、誤った応答信号を早く、又は遅く受
信してしまうことになる。従って、従来の装置において
は、誤った応答信号の受信を回避することができない。
The above-mentioned collision occurs when a response signal is returned from two or more controlled boards at the same time. However, a response signal is output from two or more controlled boards at different times. In the case of being returned, the above-mentioned collision does not occur. However, if a response signal from the controlled panel that erroneously responds to the correct response signal is returned early or late, the wrong response signal will be received early or late. Therefore, in the conventional device, reception of an erroneous response signal cannot be avoided.

【0009】又、前述のような衝突や、誤受信が発生し
たときの特定をする手段もない。本発明は、斯かる技術
的課題に鑑みて創作されたもので、被制御側から制御側
への応答信号の衝突、及びその誤受信、並びにそれらの
特定を達成し得る監視装置及び情報送受信装置を提供す
ることをその目的とする。
Further, there is no means for specifying when the above-mentioned collision or erroneous reception has occurred. The present invention has been made in view of such technical problems, and a monitoring device and an information transmitting / receiving device capable of achieving collision of response signals from a controlled side to a control side, erroneous reception thereof, and their identification. Its purpose is to provide.

【0010】[0010]

【課題を解決するための手段】図1は、請求項記載の
発明の原理ブロック図を示す。図2は、請求項2及び請
求項記載の発明の原理ブロック図を示す。
Figure 1 [Means for Solving the Problems] shows the principle block diagram of the invention of claim 1, wherein. FIG. 2 is a block diagram showing the principle of the invention according to claims 2 and 3 .

【0011】請求項1記載の発明は、図1に示すよう
に、被制御装置固有の識別情報を含む送信装置からの送
信情報を分岐装置2で被制御装置数分だけ複写分岐して
得られた送信情報を複数の被制御装置へ送信し、前記識
別情報を認識した被制御装置4−i(iは1,2,・・
・,N)から応答情報を前記送信装置へ返送するシステ
ムの監視装置において、前記送信情報に含まれる識別情
報から前記複数の被制御装置のうち該識別情報に対応し
ない被制御装置からの応答情報に対する無効信号を出
する信号出力装置12と、前記無効信号対応の被制御装
置からの応答情報に応答して検出信号を出力する検出装
置10とを設けたことを特徴とする
According to the first aspect of the present invention, as shown in FIG. 1, transmission from a transmitting apparatus including identification information unique to a controlled apparatus is performed.
The transmission information obtained by copying and branching the communication information by the number of controlled devices by the branching device 2 is transmitted to a plurality of controlled devices, and the controlled device 4-i (i is 1, 2) having recognized the identification information. , ...
-, system returning response information to the transmitting apparatus from the N)
The monitoring information of the identification information contained in the transmission information.
Information from the plurality of controlled devices corresponding to the identification information.
A signal output unit 12 to output the invalid signal for the no response information from the controlled device, detection instrumentation for outputting a detection signal in response to the response information from the controlled device of the invalid signals corresponding
10 is provided .

【0012】請求項2記載の発明は、図2に示すよう
に、被制御装置固有の識別情報を含む送信情報を送信装
置の分岐装置2で被制御装置数分だけ複写分岐して得ら
れた送信情報を複数の被制御装置へ送信し、前記識別情
報を認識した被制御装置4−i(iは1,2,・・・,
N)から応答情報を前記送信装置へ返送する情報送受信
装置において、前記送信情報の識別情報を抽出して当該
識別情報対応の被制御装置からの応答情報に対する有効
信号、前記識別情報に対応しない被制御装置からの応
答情報に対する無効信号をそれぞれ次の送信情報が発
生されるまで出力する信号出力装置12と、前記有効信
号に応答して該有効信号対応の被制御装置からの応答情
報のみを前記送信装置に受信させる受信装置8と、前記
無効信号及び該無効信号対応の被制御装置からの応答情
報に応答して検出信号を出力する検出装置10とを設け
て構成したことを特徴とする。
According to the second aspect of the present invention, as shown in FIG. 2, transmission information including identification information unique to a controlled device is obtained by copying and branching by the number of controlled devices by the branching device 2 of the transmitting device. The transmitted information is transmitted to a plurality of controlled devices, and the controlled device 4-i (i is 1, 2,...,
N), in the information transmitting / receiving device that returns response information to the transmitting device, the identification information of the transmission information is extracted, and a valid signal for response information from the controlled device corresponding to the identification information, and the identification information does not correspond to the identification information. a signal output unit 12 that outputs to the respective next transmission information invalid signal and the relative response information from the controlled device is generated, only the response information from the controlled device of the active signal corresponding in response to said enable signal And a detection device 10 that outputs a detection signal in response to the invalid signal and response information from the controlled device corresponding to the invalid signal. I do.

【0013】請求項3記載の発明は、図2に示すよう
に、請求項2記載の情報送受信装置において、前記有効
信号は2値信号の低レベル、又は高レベルであり、前記
無効信号は2値信号の高レベル、又は低レベルであり、
受信装置は、前記被制御装置対応毎の受信回路を有し、
該受信回路の各々は、前記2値信号の有効信号に応答し
て該有効信号に対応する被制御装置からの応答情報を取
り込み、前記検出装置は、前記被制御装置対応毎の検出
回路を有し、該検出回路の各々は、前記2値信号の無効
信号及び該無効信号対応の被制御装置からの応答情報に
応答して前記検出信号を出力することを特徴とする
The invention according to claim 3 is as shown in FIG.
3. The information transmitting / receiving apparatus according to claim 2, wherein
The signal is a low level or a high level of a binary signal;
The invalid signal is a high level or a low level of a binary signal,
The receiving device has a receiving circuit for each of the controlled devices,
Each of the receiving circuits is responsive to a valid signal of the binary signal.
Response information from the controlled device corresponding to the valid signal
And the detecting device detects each of the controlled devices.
And each of the detection circuits is configured to invalidate the binary signal.
Signal and response information from the controlled device corresponding to the invalid signal.
The detection signal is output in response .

【0014】[0014]

【作用】請求項1記載の発明によれば、複数の被制御装
置4−1乃至4−Nへ送信情報を複写分岐して送信する
際に、該送信情報の識別情報が信号出力装置で抽出され
て抽出された識別情報に対応しない被制御装置からの応
答情報に対する無効信号が信号出力装置6から次の送信
情報が発生されるまで出力される
According to the first aspect of the present invention, a plurality of controlled devices are provided.
The transmission information is copied and branched to the units 4-1 to 4-N and transmitted.
At this time, the identification information of the transmission information is extracted by the signal output device.
From the controlled device that does not correspond to the identification information extracted by
An invalid signal for the answer information is transmitted next from the signal output device 6.
Output until information is generated .

【0015】従って、前記送信情報に対して誤応答した
被制御装置からの応答情報及び無効信号に基づいて、誤
応答した被制御装置を表す検出信号が生成される。この
検出信号を用いて、複数の被制御装置からの応答情報に
おける衝突発生の有無などを監視することができる
Therefore, an erroneous response to the transmission information is made.
Based on the response information and invalid signal from the controlled device,
A detection signal is generated representative of the controlled device that responded. this
Using the detection signal to generate response information from multiple controlled devices
It is possible to monitor whether or not a collision has occurred .

【0016】請求項2記載の発明によれば、複数の被制
御装置4−1乃至4−Nへ送信情報を複写分岐して送信
する際に、該送信情報の識別情報が信号出力装置で抽出
されて抽出された識別情報対応の被制御装置から返送さ
れて来る応答情報に対する有効信号、及び前記識別情報
に対応しない被制御装置からの応答情報に対する無効受
信が信号出力装置6から次の送信情報が発生されるまで
出力される。
According to the second aspect of the present invention, when transmission information is copied and branched to a plurality of controlled devices 4-1 to 4-N and transmitted, identification information of the transmission information is extracted by the signal output device. The valid signal for the response information returned from the controlled device corresponding to the extracted identification information and the invalid reception for the response information from the controlled device not corresponding to the identification information are transmitted from the signal output device 6 to the next transmission information. Is output until is generated.

【0017】従って、前記送信情報に正しく応答した被
制御装置からの応答情報のみが受信装置8によって受信
され、誤応答した被制御装置から返送されて来る応答情
報は、受信されない。応答情報の衝突を回避することが
できるし、又応答情報の誤受信を回避することができ
る。又、前記無効信号及び該無効信号対応の被制御装置
からの応答情報に応答して検出信号が検出装置から出力
される。出力される検出信号は、衝突を生じさせること
なく、衝突を検出し、又該検出を生ぜしめた被制御装置
を特定する。
Therefore, only the response information from the controlled device that correctly responded to the transmission information is received by the receiving device 8, and the response information returned from the controlled device that erroneously responded is not received. It is possible to avoid collision of response information and erroneous reception of response information. A detection signal is output from the detection device in response to the invalid signal and response information from the controlled device corresponding to the invalid signal. The output detection signal detects the collision without causing a collision and specifies the controlled device that caused the detection.

【0018】請求項3記載の発明は、有効信号及び無効
信号を2値信号とし、前記受信装置を被制御装置毎に受
信回路を設け、該受信回路を2値信号の有効信号に応答
させるように構成すると共に、前記検出装置を前記被制
御装置毎に検出回路を設け、該検出回路の各々を前記2
値信号の無効信号及び該無効信号対応の被制御装置から
の応答情報に応答させるように構成して請求項2と同様
の作用を生じさせ、応答情報の衝突、及び応答情報の誤
受信を回避し、併せて衝突を生じさせることなく、衝突
の検出、及び該検出を生ぜしめた被制御装置の特定を為
し得るようにしたものである。
According to a third aspect of the present invention, the valid signal and the invalid signal are binary signals, the receiving device is provided with a receiving circuit for each controlled device, and the receiving circuit responds to the valid signal of the binary signal. And a detection circuit is provided for each of the controlled devices, and each of the detection circuits is
A configuration is made to respond to the invalid signal of the value signal and the response information from the controlled device corresponding to the invalid signal, so that the same operation as in claim 2 is caused, thereby avoiding collision of response information and erroneous reception of response information. In addition, it is possible to detect a collision and specify a controlled device that caused the detection without causing a collision.

【0019】[0019]

【発明の実施の形態】図3は、請求項1乃至請求項
載の発明の一実施例を示す。この実施例は、図10に示
す従来装置に制御信号のアドレス番号を抽出して被制御
盤に割り付けられたアドレス番号であるとき有効信号
を、そうでないとき無効信号を各被制御盤毎に出力する
アドレス抽出部32と、前記有効信号に応答して応答信
号を取り込み、前記無効信号及び該無効信号対応の被制
御盤からの応答信号に応答して検出信号を出力するゲー
ト部34とを設けて構成される。
Figure 3 DETAILED DESCRIPTION OF THE INVENTION illustrates one embodiment of the invention of claim 1 to claim 3, wherein. In this embodiment, an address number of a control signal is extracted from the conventional device shown in FIG. 10 and a valid signal is output when the address number is assigned to the controlled panel, and an invalid signal is output otherwise for each controlled panel. An address extraction unit 32 for receiving a response signal in response to the valid signal, and outputting a detection signal in response to the invalid signal and a response signal from the controlled panel corresponding to the invalid signal. It is composed.

【0020】アドレス抽出部32は、制御信号からアド
レス番号を抽出する抽出部と、抽出されたアドレス番号
をデコードして次の制御信号が来るまで2値信号を出力
するデコーダとから成るが、図示しない。デコーダの2
値信号の例えば低レベルが前述の有効信号で、高レベル
が前述の無効信号である。図4に示す2値信号*DEC1は
被制御盤102−1に、図4に示す2値信号*DEC2は被
制御盤102−2に、図4に示す2値信号*DEC3は被制
御盤102−3に、図4に示す2値信号*DEC4は被制御
盤102−4に対応している。
The address extracting unit 32 includes an extracting unit for extracting an address number from a control signal, and a decoder for decoding the extracted address number and outputting a binary signal until the next control signal arrives. do not do. Decoder 2
For example, the low level of the value signal is the above-mentioned valid signal, and the high level is the above-mentioned invalid signal. The binary signal * DEC1 shown in FIG. 4 is on the controlled board 102-1, the binary signal * DEC2 shown in FIG. 4 is on the controlled board 102-2, and the binary signal * DEC3 shown in FIG. 4, the binary signal * DEC4 shown in FIG. 4 corresponds to the controlled board 102-4.

【0021】ゲート部34の詳細構成を図4に示す。図
4において、被制御盤毎に、アンド回路40、インバー
タ回路42、ナンド回路44、及びラッチ回路46が設
けられている。但し、それらの参照番号に、−1、−
2、−3、−4を付加して被制御盤102−1、102
−2、102−3、102−4のそれぞれに対応してい
ることを示す。
FIG. 4 shows a detailed configuration of the gate section 34. 4, an AND circuit 40, an inverter circuit 42, a NAND circuit 44, and a latch circuit 46 are provided for each controlled panel. However, those reference numbers are -1,-.
2, -3 and -4 are added to the controlled boards 102-1, 102
-2, 102-3, and 102-4.

【0022】いずれの被制御盤に対応するアンド回路4
0−1乃至40−4も、当該被制御盤からのデータ及び
インバータ回路42−1乃至42−4を経たデコーダか
らの2値信号を入力されてその出力信号はオア部106
へ供給される。同様に、ナンド回路44−1乃至44−
4は対応する被制御盤からの応答信号及び前記2値信号
を入力されてその出力信号はラッチ回路46−1乃至4
6−4へ供給される。
AND circuit 4 corresponding to any controlled panel
Data from the controlled panel and binary signals from the decoders passed through the inverter circuits 42-1 to 42-4 are also input to the 0-1 to 40-4, and the output signals are output to the OR unit 106.
Supplied to Similarly, NAND circuits 44-1 to 44-
Reference numeral 4 denotes a response signal from the corresponding control panel and the binary signal.
6-4.

【0023】図3及び図4において、図3のアドレス抽
出部32は、図1の信号出力装置6及び図2の信号出力
装置12に対応し、データ分岐部104は、図1及び図
2の分岐装置2に対応する。被制御盤102−1乃至1
02−4は、図1及び図2の被制御装置4−1乃至4−
Nに対応し、アンド回路40−1乃至40−4、インバ
ータ42−1乃至42−4及びオア部106は、図1及
び図2の受信装置8に対応する。ナンド回路44−1乃
至44−4、ラッチ回路46−1乃至46−4は、図1
及び図2の検出装置10に対応する。
3 and 4, the address extraction unit 32 of FIG. 3 corresponds to the signal output device 6 of FIG. 1 and the signal output device 12 of FIG. 2, and the data branching unit 104 corresponds to FIG. It corresponds to the branching device 2. Controlled panels 102-1 to 1
02-4 are the controlled devices 4-1 to 4-1 of FIGS.
N, and the AND circuits 40-1 to 40-4, the inverters 42-1 to 42-4, and the OR unit 106 correspond to the receiving device 8 in FIGS. The NAND circuits 44-1 to 44-4 and the latch circuits 46-1 to 46-4 are shown in FIG.
And the detection device 10 of FIG.

【0024】以上のように構成される請求項1乃至請求
記載の発明実施例の動作を以下に説明する。従来
と同様にして、制御盤100から被制御盤102−1、
102−2、102−3、102−4に対して制御信号
(その信号フォーマットは図11参照)を送信したとす
る。
[0024] The operation of the embodiment of the invention the above constructed claims 1 to 3 wherein is described below. In the same manner as in the related art, the control panel 100 controls the controlled panel 102-1,
It is assumed that a control signal (see FIG. 11 for the signal format) is transmitted to 102-2, 102-3, and 102-4.

【0025】その送信に際して、前記制御信号のアドレ
ス番号がアドレス抽出部32で抽出判定されて当該アド
レス番号に対応するデコーダの出力端には、低レベルの
2値信号(有効信号)が次の制御信号が発生されるまで
出力され、前記当該アドレス番号に対応しないデコーダ
の出力端には、高レベルの2値信号(無効信号)が次の
制御信号が発生されるまで出力される。
At the time of transmission, the address number of the control signal is extracted and determined by the address extracting unit 32, and a low-level binary signal (valid signal) is output to the output terminal of the decoder corresponding to the address number. The signal is output until a signal is generated, and a high-level binary signal (invalid signal) is output to the output terminal of the decoder that does not correspond to the address number until the next control signal is generated.

【0026】従って、前記制御信号が従来と同様にして
データ分岐部104で複写分岐されて被制御盤102−
1、102−2、102−3、102−4へ供給された
場合に、前記アドレス番号対応の被制御盤からのみ応答
信号が返送されて来たときは、返送されて来た応答信号
は、前記低レベルの2値信号に対応するアンド回路、オ
ア部106を経て正常に受信することができる。
Therefore, the control signal is copied and branched by the data branching unit 104 in the same manner as in the prior art, and
1, 102-2, 102-3, and 102-4, when a response signal is returned only from the controlled panel corresponding to the address number, the returned response signal is: The signal can be normally received via the AND circuit and the OR section 106 corresponding to the low-level binary signal.

【0027】これに対して、前記制御信号のアドレス番
号が割り付けられている被制御盤が正しい応答信号を返
送して来たのに対し、前記制御信号のアドレス番号が割
り付けられている被制御盤以外の被制御盤が、誤った応
答信号を返送して来たとしても、応答信号を誤って返送
してきた被制御盤に対応するデコーダの2値信号は、高
レベルの2値信号(無効信号)となっており、この高レ
ベルの2値信号に対応するアンド回路は、インバータ回
路によりゲートされない状態に置かれているから、前記
制御信号のアドレス番号が割り付けられている被制御盤
以外の被制御盤から返送されて来た応答信号は、対応す
るアンド回路、オア部106を経て誤って受信されてし
まうことはなくなる。
On the other hand, the controlled board to which the address number of the control signal is assigned returns a correct response signal, whereas the controlled board to which the address number of the control signal is assigned is returned. Even if a controlled panel other than the control panel returns an erroneous response signal, the binary signal of the decoder corresponding to the controlled panel that has returned the response signal erroneously is a high-level binary signal (invalid signal). ), And the AND circuit corresponding to the high-level binary signal is placed in a state where it is not gated by the inverter circuit. Therefore, the AND circuit other than the controlled board to which the address number of the control signal is allocated is assigned. The response signal returned from the control panel will not be erroneously received via the corresponding AND circuit or OR section 106.

【0028】これを具体的に示したのが、図5乃至図9
である。図5は、期待する被制御盤からの正しい応答信
号と、誤った被制御盤からの誤った応答信号とが同時に
受信される場合を示している。例えば、制御信号が被制
御盤102−1に対して送信されて被制御盤102−1
から応答信号が制御盤100へ返送されると同時に、被
制御盤102−4からも誤って応答信号が制御盤100
へ返送されたとする。そうすると、*DEC1は低レベ
ルの2値信号となるが、*DEC4は高レベルの2値信
号となるから、被制御盤102−1からの応答信号はア
ンド回路40−1、オア部106を経て制御盤100へ
転送されるが、被制御盤102−4からの応答信号はア
ンド回路40−4、オア部106を経て制御盤100へ
転送されることはない。従って、制御盤100へ取り込
まれる応答信号の衝突を回避することか゛できる。又、
ナンド回路44−4が信号をラッチ回路46−4へ供給
してラッチ回路46−4にセットし、アラーム信号を発
生するが、ナンド回路44−1は信号をラッチ回路46
−4に供給しないからラッチ回路46−はセットされ
ず、ラッチ回路46−1からはアラーム信号は発生しな
い。誤って応答信号を返送して来ている被制御盤102
−4の特定、即ち衝突発生の原因を衝突を生じさせこと
なく検出することができる。
FIGS. 5 to 9 show this concretely.
It is. FIG. 5 shows a case where an expected correct response signal from the controlled board and an erroneous response signal from the wrong controlled board are simultaneously received. For example, a control signal is transmitted to the controlled panel 102-1 and the controlled panel 102-1 is controlled.
At the same time as the response signal is returned to the control panel 100, the response signal is also erroneously transmitted from the controlled panel 102-4.
Suppose they were sent back to Then, * DEC1 becomes a low-level binary signal, while * DEC4 becomes a high-level binary signal. Therefore, the response signal from the controlled board 102-1 passes through the AND circuit 40-1 and the OR unit 106. Although transferred to the control panel 100, the response signal from the controlled panel 102-4 is not transferred to the control panel 100 via the AND circuit 40-4 and the OR section 106. Therefore, it is possible to avoid collision of response signals taken into the control panel 100. or,
The NAND circuit 44-4 supplies a signal to the latch circuit 46-4, sets the signal in the latch circuit 46-4, and generates an alarm signal.
-4, the latch circuit 46- is not set, and no alarm signal is generated from the latch circuit 46-1. Controlled panel 102 that is returning a response signal by mistake
-4, that is, the cause of the collision can be detected without causing the collision.

【0029】又、図6に示すように、期待する被制御盤
からの正しい応答信号の期間内であって該正しい応答信
号よりも遅れて誤った応答信号が返送されて来た場合
も、前述の期待する被制御盤からの正しい応答信号と誤
応答した被制御盤からの誤った応答信号とが同時に返送
されて来た場合と同様に、応答信号の衝突回避、及び衝
突発生原因の検出を行うことができる。
Also, as shown in FIG. 6, when an incorrect response signal is returned within the expected period of a correct response signal from the controlled board and later than the correct response signal, As in the case where the correct response signal from the controlled panel and the wrong response signal from the controlled panel that responded incorrectly are returned at the same time, the collision avoidance of the response signal and the detection of the cause of the collision are detected. It can be carried out.

【0030】又、図7に示すように、期待する被制御盤
からの正しい応答信号の期間内であって該正しい応答信
号よりも早く誤った応答信号が返送されて来た場合も、
前述の期待する被制御盤からの正しい応答信号と誤応答
した被制御盤からの誤った応答信号とが同時に返送され
て来た場合と同様に、応答信号の衝突回避、及び衝突発
生原因の検出を行うことができる。
Also, as shown in FIG. 7, when an erroneous response signal is returned within the expected period of a correct response signal from the controlled board and earlier than the correct response signal,
As in the case where the correct response signal from the controlled panel and the erroneous response signal from the controlled panel that responded incorrectly are returned simultaneously, the collision avoidance of the response signal and the detection of the cause of the collision are detected. It can be performed.

【0031】又、図8に示すように、期待する被制御盤
からの正しい応答信号の期間の経過後であって該正しい
応答信号よりも遅れて誤った応答信号が返送されて来た
場合も、前述の期待する被制御盤からの正しい応答信号
と誤応答した被制御盤からの誤った応答信号とが同時に
返送されて来た場合と同様に、応答信号の衝突回避、及
び衝突発生原因の検出を行うことができるし、応答信号
の誤受信も回避することができる。
Also, as shown in FIG. 8, when an erroneous response signal is returned after the expected period of the correct response signal from the controlled board has elapsed and later than the correct response signal. As in the case where the correct response signal from the controlled panel and the erroneous response signal from the controlled panel that responded incorrectly are returned simultaneously, the collision avoidance of the response signal and the cause of the collision Detection can be performed, and erroneous reception of a response signal can be avoided.

【0032】又、図9に示すように、期待する被制御盤
からの正しい応答信号の期間前であって該正しい応答信
号よりも早く誤った応答信号が返送されて来た場合も、
前述の期待する被制御盤からの正しい応答信号と誤応答
した被制御盤からの誤った応答信号とが同時に返送され
て来た場合と同様に、応答信号の衝突回避、及び衝突発
生原因の検出を行うことができるし、応答信号の誤受信
も回避することができる。
As shown in FIG. 9, when an erroneous response signal is returned before the expected period of the correct response signal from the controlled board and earlier than the correct response signal,
As in the case where the correct response signal from the controlled panel and the erroneous response signal from the controlled panel that responded incorrectly are returned simultaneously, the collision avoidance of the response signal and the detection of the cause of the collision are detected. , And erroneous reception of a response signal can be avoided.

【0033】なお、制御信号、応答信号は、ビット並列
でもよい。
The control signal and the response signal may be bit-parallel.

【0034】[0034]

【発明の効果】以上説明したように本発明によれば、制
御装置から複写分岐して複数の被制御装置へ制御情報を
送信して前記複数の被制御装置のうちの前記制御情報内
の識別情報対応の被制御装置からの応答情報を該識別情
報を用いて取り込むようにしたので、前記制御情報に誤
応答した被制御装置からの応答情報との衝突や、その誤
受信を除くことができる。誤応答した被制御装置の特定
をすることができる。
As described above, according to the present invention, control information is copied and branched from a control device and transmitted to a plurality of controlled devices, whereby identification of the plurality of controlled devices in the control information is performed. Since the response information from the controlled device corresponding to the information is taken in using the identification information, it is possible to eliminate the collision with the response information from the controlled device that has erroneously responded to the control information and the erroneous reception thereof. . It is possible to specify a controlled device that has responded incorrectly.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項記載の発明の原理ブロック図である。FIG. 1 is a principle block diagram of the invention according to claim 1 ;

【図2】請求項2及び請求項記載の発明の原理ブロッ
ク図である。
FIG. 2 is a block diagram showing the principle of the invention according to claims 2 and 3 ;

【図3】請求項1乃至請求項記載の発明の一実施例を
示す図である。
FIG. 3 is a diagram showing an embodiment of the invention described in claims 1 to 3 ;

【図4】図3の実施例で用いるゲート部の具体例を示す
図である。
FIG. 4 is a diagram showing a specific example of a gate unit used in the embodiment of FIG.

【図5】図3に示す実施例の第1の動作説明例を示す図
である。
FIG. 5 is a diagram showing a first operation example of the embodiment shown in FIG. 3;

【図6】図3に示す実施例の第2の動作説明例を示す図
である。
FIG. 6 is a diagram showing a second example of the operation of the embodiment shown in FIG. 3;

【図7】図3に示す実施例の第3の動作説明例を示す図
である。
FIG. 7 is a diagram showing a third example of the operation of the embodiment shown in FIG. 3;

【図8】図3に示す実施例の第4の動作説明例を示す図
である。
FIG. 8 is a diagram showing a fourth example of the operation of the embodiment shown in FIG. 3;

【図9】図3に示す実施例の第5の動作説明例を示す図
である。
FIG. 9 is a diagram showing a fifth example of operation explanation of the embodiment shown in FIG. 3;

【図10】従来の情報送受信装置の構成例を示す図であ
る。
FIG. 10 is a diagram illustrating a configuration example of a conventional information transmitting / receiving device.

【図11】制御信号及び応答信号の信号フォーマットを
示す図である。
FIG. 11 is a diagram showing signal formats of a control signal and a response signal.

【符号の説明】[Explanation of symbols]

2 分岐装置 4−1 被制御装置 4−N 被制御装置 6 信号出力装置 8 受信装置 10 検出装置 32 アドレス抽出部 34 ゲート部 40−1 アンド回路 40−4 アンド回路 42−1 インバータ回路 42−4 インバータ回路 44−1 ナンド回路 44−4 ナンド回路 46−1 ラッチ回路 46−4 ラッチ回路 102−1 被制御盤 102−4 被制御盤 104 データ分岐部 106 オア部 2 branching device 4-1 controlled device 4-N controlled device 6 signal output device 8 receiving device 10 detecting device 32 address extracting unit 34 gate unit 40-1 AND circuit 40-4 AND circuit 42-1 inverter circuit 42-4 Inverter circuit 44-1 NAND circuit 44-4 NAND circuit 46-1 Latch circuit 46-4 Latch circuit 102-1 Controlled board 102-4 Controlled board 104 Data branching section 106 OR section

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 5/22 H04L 12/40 H04L 29/14 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04L 5/22 H04L 12/40 H04L 29/14

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 被制御装置固有の識別情報を含む送信装
置からの送信情報を分岐装置で被制御装置数分だけ複写
分岐して得られた送信情報を複数の被制御装置へ送信
し、前記識別情報を認識した被制御装置から応答情報を
前記送信装置へ返送するシステムの監視装置において、 前記送信情報に含まれる識別情報から前記複数の被制御
装置のうち該識別情報に対応しない被制御装置からの応
答情報に対する無効信号を出力する信号出力装置と、 前記無効信号対応の被制御装置からの応答情報に応答し
て検出信号を出力する検出装置と を設けたことを特徴と
する監視装置
A transmitting device including identification information unique to a controlled device.
The transmission information obtained by copying and branching the transmission information from the device by the number of controlled devices by the branching device is transmitted to a plurality of controlled devices, and response information is transmitted from the controlled device that has recognized the identification information to the transmitting device. A monitoring device for returning the plurality of controlled devices from identification information included in the transmission information.
A signal output device for output the invalid signal for the response information from the controlled device that does not correspond to the identification information of the apparatus, in response to the response information from the controlled device of the invalid signals corresponding
And characterized in that a detection device that outputs a detection signal Te
Monitoring device .
【請求項2】 被制御装置固有の識別情報を含む送信情
報を送信装置の分岐装置で被制御装置数分だけ複写分岐
して得られた送信情報を複数の被制御装置へ送信し、前
記識別情報を認識した被制御装置から応答情報を前記送
信装置へ返送する情報送受信装置において、 前記送信情報の識別情報を抽出して当該識別情報対応の
被制御装置からの応答情報に対する有効信号、前記識
別情報に対応しない被制御装置からの応答情報に対する
無効信号をそれぞれ次の送信情報が発生されるまで出
力する信号出力装置と、 前記有効信号に応答して該有効信号対応の被制御装置か
らの応答情報のみを前記送信装置に受信させる受信装置
と、 前記無効信号及び該無効信号対応の被制御装置からの応
答情報に応答して検出信号を出力する検出装置とを設け
て構成したことを特徴とする情報送受信装置。
2. The transmission information obtained by copying and branching transmission information including identification information unique to a controlled device by the number of controlled devices by a branching device of the transmission device, transmitting the transmission information to a plurality of controlled devices, in the information receiving apparatus to return the response information to the transmitting apparatus from the controlled apparatus recognizes the information, and the effective signal to the response information from the controlled device extracts the identification information of the identification information corresponding the transmission information, the a signal output device for outputting the disable signal for the response information from the controlled device that does not correspond to the identification information until next transmission information, respectively, are generated, from the controlled device of the active signal corresponding in response to said enable signal And a detecting device that outputs a detection signal in response to the invalid signal and response information from the controlled device corresponding to the invalid signal. An information transmitting and receiving apparatus characterized by comprising:
【請求項3】 請求項2記載の情報送受信装置におい
て、 前記有効信号は2値信号の低レベル、又は高レベルであ
り、前記無効信号は2値信号の高レベル、又は低レベル
であり、受信装置は、前記被制御装置対応毎の受信回路
を有し、該受信回路の各々は、前記2値信号の有効信号
に応答して該有効信号に対応する被制御装置からの応答
情報を取り込み、前記検出装置は、前記被制御装置対応
毎の検出回路を有し、該検出回路の各々は、前記2値信
号の無効信号及び該無効信号対応の被制御装置からの応
答情報に応答して前記検出信号を出力することを特徴と
する情報送受信装置。
3. The information transmitting / receiving device according to claim 2, wherein the valid signal is a low level or a high level of a binary signal, and the invalid signal is a high level or a low level of the binary signal. The apparatus has a receiving circuit for each of the controlled devices, and each of the receiving circuits responds to the valid signal of the binary signal and captures response information from the controlled device corresponding to the valid signal, The detection device has a detection circuit for each of the controlled devices, and each of the detection circuits responds to the invalid signal of the binary signal and response information from the controlled device corresponding to the invalid signal. An information transmitting / receiving device for outputting a detection signal.
JP17105995A 1995-07-06 1995-07-06 Monitoring device and information transmitting / receiving device Expired - Fee Related JP3174246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17105995A JP3174246B2 (en) 1995-07-06 1995-07-06 Monitoring device and information transmitting / receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17105995A JP3174246B2 (en) 1995-07-06 1995-07-06 Monitoring device and information transmitting / receiving device

Publications (2)

Publication Number Publication Date
JPH0923219A JPH0923219A (en) 1997-01-21
JP3174246B2 true JP3174246B2 (en) 2001-06-11

Family

ID=15916310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17105995A Expired - Fee Related JP3174246B2 (en) 1995-07-06 1995-07-06 Monitoring device and information transmitting / receiving device

Country Status (1)

Country Link
JP (1) JP3174246B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786824B2 (en) * 2001-06-29 2011-10-05 マスプロ電工株式会社 Data distribution device and noise elimination device

Also Published As

Publication number Publication date
JPH0923219A (en) 1997-01-21

Similar Documents

Publication Publication Date Title
CA1263759A (en) Arrangement for on-line diagnostic testing of an off- line standby processor in a duplicated processor configuration
CA1142620A (en) Command and monitoring system
AU655303B2 (en) Method and apparatus for data collision detection in a multi-processor communication system
US4488232A (en) Self-adjusting, distributed control, access method for a multiplexed single-signal data bus
JP3174246B2 (en) Monitoring device and information transmitting / receiving device
JP2000269988A (en) Multiple address data transmission system
JP3816643B2 (en) Disconnection monitoring system
JPS6135739B2 (en)
US4327409A (en) Control system for input/output apparatus
JPS59171237A (en) Data transfer system
JP2580030B2 (en) Test / diagnosis interrupt processing method and apparatus
JP2843449B2 (en) Data transfer device
JP2880603B2 (en) Information communication equipment
JPS63290099A (en) Status variation data discrimination system for supervisory system
JPH0264829A (en) Notice system for fault of slave board
JPH0553965A (en) Electronic computer system
KR950009583B1 (en) Method and device to acknowledge collision of data in msx computer network
JP2772165B2 (en) Broadcast communication method
KR100290677B1 (en) Automatic restart apparatus of fifo(first input first output) device
KR19990003250A (en) Apparatus and Method for Preventing Transmission Message Collision in Exchange System
JPH04278742A (en) Method of detecting error in reception data
JPH0662023A (en) Polling system
JPH03250941A (en) Polling non-reply monitor system
JPH0650865B2 (en) Token passing method Bus test equipment
JPS63290429A (en) Serial data transmission system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010313

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees