JPH02117124A - 位置検出用マーク - Google Patents
位置検出用マークInfo
- Publication number
- JPH02117124A JPH02117124A JP63269463A JP26946388A JPH02117124A JP H02117124 A JPH02117124 A JP H02117124A JP 63269463 A JP63269463 A JP 63269463A JP 26946388 A JP26946388 A JP 26946388A JP H02117124 A JPH02117124 A JP H02117124A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- position detection
- surface protective
- protective film
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 36
- 238000010894 electron beam technology Methods 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000003190 augmentative effect Effects 0.000 abstract 2
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に対して電子ビームを照射する時
の位置検出用マークに関するものである。
の位置検出用マークに関するものである。
（従来の技術）
近年、メモリーやゲートアレイ等のＭＯ８型半導体装置
の活発な開発が行われている。半導体装置完成後に電子
ビーム照射によりトランジスタ特性を変化させて、ＤＲ
ＡＭの冗長フユーズ切断、スタンダードセルの配線切り
換え、また、ＲＯＭの情報書き込み等が行われるように
なってきたため、半導体装置上の電子ビーム照射位置を
精度良く検出する必要性が高まってきた。
の活発な開発が行われている。半導体装置完成後に電子
ビーム照射によりトランジスタ特性を変化させて、ＤＲ
ＡＭの冗長フユーズ切断、スタンダードセルの配線切り
換え、また、ＲＯＭの情報書き込み等が行われるように
なってきたため、半導体装置上の電子ビーム照射位置を
精度良く検出する必要性が高まってきた。
以下に従来の位置検出用マークについて図面を参照して
説明する。
説明する。
第２図は、従来の位置検出用マークの断面を示したもの
であり、１１はシリコン基板、１２は絶縁膜、１６は位
置検出用マーク領域である。シリコン基板１１をドライ
エツチングすることにより凸型、もしくは凹型の形状の
位置検出用マークが形成される。
であり、１１はシリコン基板、１２は絶縁膜、１６は位
置検出用マーク領域である。シリコン基板１１をドライ
エツチングすることにより凸型、もしくは凹型の形状の
位置検出用マークが形成される。
第２図の場合は、凸型の位置検出用マークである。
このように構成された位置検出用マークについて、以下
その動作を説明する。位置検出用マーク領域１６に対し
電子ビームを走査的に照射していくと、シリコン基板１
１のエツチング段差部において、反射電子もしくは二次
電子の信号強度が変化する。
その動作を説明する。位置検出用マーク領域１６に対し
電子ビームを走査的に照射していくと、シリコン基板１
１のエツチング段差部において、反射電子もしくは二次
電子の信号強度が変化する。
この信号強度の変化を検知して、半導体装置上の電子ビ
ーム照射位置の検出を行う。
ーム照射位置の検出を行う。
（発明が解決しようとするＩａｌＫ）
しかしながら上記の従来の構成では、位置検出用マーク
形成後に半導体装置製造工程があるため、位置検出用マ
ーク上に層間膜や表面保護膜等の絶縁膜１２が形成され
る。この位置検出用マーク上の絶縁膜１２が電子ビーム
照射によって帯電し、段差部での反射電子もしくは二次
電子の信号強度の変化量が減少するため、さらには、位
置検出用マーク上の絶縁膜１２が丸みを持つ形状となる
ため、位置検出精度が劣化するという問題を有していた
。
形成後に半導体装置製造工程があるため、位置検出用マ
ーク上に層間膜や表面保護膜等の絶縁膜１２が形成され
る。この位置検出用マーク上の絶縁膜１２が電子ビーム
照射によって帯電し、段差部での反射電子もしくは二次
電子の信号強度の変化量が減少するため、さらには、位
置検出用マーク上の絶縁膜１２が丸みを持つ形状となる
ため、位置検出精度が劣化するという問題を有していた
。
本発明は、上記した従来の問題点を解決するもので、従
来の半導体装置の製造工程に変更をもたらすことなく１
位置検出用マークの帯電量を減少せしめ、位置検出精度
を向上することのできる位置検出用マークを提供するこ
とを目的とする。
来の半導体装置の製造工程に変更をもたらすことなく１
位置検出用マークの帯電量を減少せしめ、位置検出精度
を向上することのできる位置検出用マークを提供するこ
とを目的とする。
（課題を解決するための手段）
この目的を達成するために５本発明の位置検出用マーク
は、半導体基板と電気的に導通した配線膜上に、表面保
護膜がパターン形成される構成を有している。
は、半導体基板と電気的に導通した配線膜上に、表面保
護膜がパターン形成される構成を有している。
（作 用）
この構成によって、電子ビーム照射による位置検出時に
、位置検出用マークの微小面積部である表面保護膜での
み帯電し、前記位置検出用マークを構成する表面保護膜
以外の配線膜は半導体基板に電気的に導通しているため
帯電せず、位置検出時の帯電量が著しく減少するため、
精度よく位置検出することができる。
、位置検出用マークの微小面積部である表面保護膜での
み帯電し、前記位置検出用マークを構成する表面保護膜
以外の配線膜は半導体基板に電気的に導通しているため
帯電せず、位置検出時の帯電量が著しく減少するため、
精度よく位置検出することができる。
（実施例）
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は１本発明の一実施例における位置検出用マーク
の断面を示したものである。１はシリコン基板、２は層
間絶縁膜、４は配線膜、５は表面保護膜、６は位置検出
用マーク領域である。シリコン基板１と配線膜４とは層
間絶縁膜２に開口されたコンタクト窓３を通じて電気的
に導通している０位置検出用マークでの表面保護膜５は
、配線ＩＩ４上に所望のパターン形状に形成され１位置
検出用マークに占める表面保護膜５の面積は微小である
。
の断面を示したものである。１はシリコン基板、２は層
間絶縁膜、４は配線膜、５は表面保護膜、６は位置検出
用マーク領域である。シリコン基板１と配線膜４とは層
間絶縁膜２に開口されたコンタクト窓３を通じて電気的
に導通している０位置検出用マークでの表面保護膜５は
、配線ＩＩ４上に所望のパターン形状に形成され１位置
検出用マークに占める表面保護膜５の面積は微小である
。
以上のように構成された位置検出用マークについて、以
下その動作を説明する。位置検出用マーク領域６を、電
子ビームが走査的に照射されていくと、配線膜４と表面
保護膜５の境界で、反射電子もしくは二次電子の信号強
度が変化する。この信号強度の変化を検知して、半導体
装置上の電子ビーム照射位置の検出を行う、この時、位
置検出用マークの表面保護膜５でのみ電子ビーム照射に
より帯電し、表面保護膜５以外の位置検出用マークを構
成する配線膜４に照射された電子はコンタクト窓３を通
じてシリコン基板１に流出するため帯電しない。
下その動作を説明する。位置検出用マーク領域６を、電
子ビームが走査的に照射されていくと、配線膜４と表面
保護膜５の境界で、反射電子もしくは二次電子の信号強
度が変化する。この信号強度の変化を検知して、半導体
装置上の電子ビーム照射位置の検出を行う、この時、位
置検出用マークの表面保護膜５でのみ電子ビーム照射に
より帯電し、表面保護膜５以外の位置検出用マークを構
成する配線膜４に照射された電子はコンタクト窓３を通
じてシリコン基板１に流出するため帯電しない。
以上のように本実施例によれば、位置検出用マークの帯
電量が少なく、電子ビーム照射時の位置検出ができ、位
置検出の精度が向上する。
電量が少なく、電子ビーム照射時の位置検出ができ、位
置検出の精度が向上する。
（発明の効果）
本発明は、従来の半導体装置の製造工程を何ら変更する
ことなく、電子ビーム照射による帯電量が少ない位置検
出用マークを形成することができ。
ことなく、電子ビーム照射による帯電量が少ない位置検
出用マークを形成することができ。
位置検出精度が向上するという効果を得ることができる
。
。
第１図は１本発明の一実施例における位置検出用マーク
の断面図、第２図は、従来の位置検出用マークの断面図
である。 １ ・・・シリコン基板、 ３・・・コンタクト窓、 ５・・・表面保護膜。 −ク領域。 ２・・・層間絶縁膜、 ４ ・・・配線膜、 ６・・・位置検出用マ
の断面図、第２図は、従来の位置検出用マークの断面図
である。 １ ・・・シリコン基板、 ３・・・コンタクト窓、 ５・・・表面保護膜。 −ク領域。 ２・・・層間絶縁膜、 ４ ・・・配線膜、 ６・・・位置検出用マ
Claims (1)
- 半導体基板に電気的に導通した配線膜と、前記配線膜上
にパターン形成された表面保護膜とから構成されること
を特徴とする位置検出用マーク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269463A JPH02117124A (ja) | 1988-10-27 | 1988-10-27 | 位置検出用マーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269463A JPH02117124A (ja) | 1988-10-27 | 1988-10-27 | 位置検出用マーク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117124A true JPH02117124A (ja) | 1990-05-01 |
Family
ID=17472788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269463A Pending JPH02117124A (ja) | 1988-10-27 | 1988-10-27 | 位置検出用マーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117124A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419054B1 (ko) * | 1996-10-25 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체메모리소자의제조방법 |
| JP2020021773A (ja) * | 2018-07-30 | 2020-02-06 | 株式会社デンソー | 半導体装置の製造方法 |
-
1988
- 1988-10-27 JP JP63269463A patent/JPH02117124A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419054B1 (ko) * | 1996-10-25 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체메모리소자의제조방법 |
| JP2020021773A (ja) * | 2018-07-30 | 2020-02-06 | 株式会社デンソー | 半導体装置の製造方法 |
| WO2020027130A1 (ja) * | 2018-07-30 | 2020-02-06 | 株式会社デンソー | 半導体装置の製造方法 |
| US11967564B2 (en) | 2018-07-30 | 2024-04-23 | Denso Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413946A (en) | Method of making flash memory cell with self-aligned tunnel dielectric area | |
| US4642672A (en) | Semiconductor device having registration mark for electron beam exposure | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| US6586282B1 (en) | Method of manufacturing a semiconductor device | |
| KR900702577A (ko) | 지구성 전기 삭제 기억 셀에 있어서 측벽 접촉 형성 방법 및 장치 | |
| US4355320A (en) | Light-controlled transistor | |
| US4613883A (en) | Dynamic semiconductor memory cell and method for its manufacture | |
| JPH02117124A (ja) | 位置検出用マーク | |
| JPH0320733A (ja) | ホトマスク | |
| US5004925A (en) | Method and apparatus for detecting alignment mark of semiconductor device | |
| JPH05259467A (ja) | 特に電気的消去書込み可能な読み出し専用メモリセルにおいて薄い酸化物部分を形成する方法 | |
| JPS5662333A (en) | Mos type semiconductor memory device and production thereof | |
| KR20030009050A (ko) | 반도체 메모리 및 반도체 메모리 프로그래밍 방법 | |
| US7094674B2 (en) | Method for production of contacts on a wafer | |
| US6537713B2 (en) | Multilayer alignment keys and alignment method using the same | |
| JPH02117125A (ja) | 位置検出用マーク | |
| US4623403A (en) | Indexing of laser beam for programming VLSI devices | |
| US5903038A (en) | Semiconductor sensing device and method for fabricating the same | |
| US6118128A (en) | Alignment mark for electron beam lithography | |
| JP2000252190A (ja) | 半導体装置のアライメントマーク | |
| JP3386218B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3895500B2 (ja) | 半導体装置で使用するための露光工程のフォーカシングエラーを減らすための方法 | |
| JPS63237433A (ja) | 半導体集積回路装置 | |
| JPH05160370A (ja) | 半導体集積回路およびその製造方法 | |
| JPS5779670A (en) | Manufacture of semiconductor device |