JPH02116167A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH02116167A
JPH02116167A JP26972388A JP26972388A JPH02116167A JP H02116167 A JPH02116167 A JP H02116167A JP 26972388 A JP26972388 A JP 26972388A JP 26972388 A JP26972388 A JP 26972388A JP H02116167 A JPH02116167 A JP H02116167A
Authority
JP
Japan
Prior art keywords
substrate
insulating film
semiconductor
semiconductor substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26972388A
Other languages
Japanese (ja)
Inventor
Fujio Okumura
藤男 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26972388A priority Critical patent/JPH02116167A/en
Publication of JPH02116167A publication Critical patent/JPH02116167A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To form a driving section with a necessary but minimum size by constructing a semiconductor substrate, a substrate, and an insulating film such that they are flush with each other. CONSTITUTION:Reecsses of necessary numbers are formed in a substrate 11, and a semiconductor substrate 12 having a smaller area than that 13 of the recess is placed on the substrate 11. Then, an insulating film 13 is formed such that a portion between the semiconductor substrate 12 and the recess is filled therewith. Finally, they are polished and flattened. There are further formed thereon elements such as transistors, diodes, resistors, and capacitors. Therefore, the driving section can be manufactured with a necessary but minimum size and an area occupied by wiring can be reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶デイスプレィや密着イメージセンサ、液晶
光シャッタアレイ、サーマルヘッド、インクジェットプ
リンタ、蛍光表示管などの大面積の半導体装置とその製
造方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to large-area semiconductor devices such as liquid crystal displays, contact image sensors, liquid crystal optical shutter arrays, thermal heads, inkjet printers, and fluorescent display tubes, and methods for manufacturing the same. .

〔従来の技術〕[Conventional technology]

近年、入出力装置の小型化を目的として液晶平面デイス
プレィや密着型イメージセンサ、液晶光シャッタアレイ
、サーマルヘッド、インクジェットプリンタ、蛍光表示
管などの大面積半導体装置の開発が活発に行なわれるよ
うになった。これらの大面積半導体装置の特徴は、その
構成がガラスやセラミックスなどの絶縁性基板上に形成
されるそれぞれの機能の核となる1次元あるいは2次元
に多数配列された機能素子の部分とそれを駆動する駆動
用集積回路及び機能素子と駆動用集積回路を接続する接
続部からなることである。
In recent years, the development of large-area semiconductor devices such as liquid crystal flat displays, contact image sensors, liquid crystal optical shutter arrays, thermal heads, inkjet printers, and fluorescent display tubes has become active with the aim of downsizing input/output devices. Ta. The characteristics of these large-area semiconductor devices are that they consist of a large number of functional elements arranged one-dimensionally or two-dimensionally, which are the core of each function, formed on an insulating substrate such as glass or ceramics. It consists of a driving integrated circuit to be driven and a connection part that connects the functional element and the driving integrated circuit.

第4図は従来の密着型イメージセンサの一例の斜視図で
ある。
FIG. 4 is a perspective view of an example of a conventional contact type image sensor.

図において、41は絶縁性の基板、42は非晶質シリコ
ンやセレン化カドミウムなどの感光材料からなるセンサ
アレイ、43は駆動用IC144はセンサアレイ42の
各センサから出ている配線、45は配線44と駆動用I
C43とを接続するためのボンディングワイヤを示す。
In the figure, 41 is an insulating substrate, 42 is a sensor array made of a photosensitive material such as amorphous silicon or cadmium selenide, 43 is a driving IC 144, which is a wire coming out from each sensor of the sensor array 42, and 45 is a wire. 44 and drive I
A bonding wire for connecting C43 is shown.

第5図は従来の液晶デイスプレィの一例の斜視図である
FIG. 5 is a perspective view of an example of a conventional liquid crystal display.

図において、51は非晶質シリコンや多結晶シリコンの
薄膜トランジスタアレイなどからなるアクティブマトリ
クス基板、52はプリント基板、53は駆動用IC15
4は駆動用ICからアクティブマトリクス基板への配線
、55は配線54とアクティブマトリクス基板51を接
続するためのボンディングワイヤを示す、この液晶デイ
スプレィの例では、駆動用IC53はT A B (T
apeAutomated Bonding)と呼ばれ
る接続方法で配線に接続されている。サーマルヘッドや
インクジェットプリンタヘッドなども同様な構成となっ
ている。
In the figure, 51 is an active matrix substrate made of an amorphous silicon or polycrystalline silicon thin film transistor array, 52 is a printed circuit board, and 53 is a driving IC 15.
4 indicates wiring from the driving IC to the active matrix substrate, and 55 indicates bonding wires for connecting the wiring 54 and the active matrix substrate 51. In this example of a liquid crystal display, the driving IC 53 is connected to T A B (T
It is connected to wiring using a connection method called apeAutomated Bonding. Thermal heads and inkjet printer heads have similar configurations.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術による大面積半導体装置には以下に述べる
問題がある。最大の問題は配線接続数の多さである0例
えば、密着型イメージセンサや液晶光シャッタアレイ、
サーマルヘッド、インクジェットプリンタなどの1次元
の入出力装置の場合、A4版サイズの物でも2000か
ら4000もの配線が必要である。デイスプレィの場合
でも1000から2000の配線が必要である。今後の
傾向として解像度はますます高くなる方向に進むため、
配線の数もさらに多くなるものと考えられる。どの様な
接続法でこれらの配線と駆動用ICとを接続するにせよ
配線の多さは接続部における欠陥の発生率を増大させ、
歩留りを低下させることになる。
The large area semiconductor device according to the above-mentioned conventional technology has the following problems. The biggest problem is the large number of wiring connections.For example, contact image sensors, liquid crystal optical shutter arrays,
In the case of one-dimensional input/output devices such as thermal heads and inkjet printers, even an A4 size device requires 2,000 to 4,000 wires. Even in the case of a display, 1000 to 2000 wirings are required. As the future trend is for resolution to become higher and higher,
It is thought that the number of wiring lines will also increase further. Regardless of the connection method used to connect these wiring lines and the driving IC, the large number of wiring lines increases the incidence of defects at the connection parts.
This will reduce the yield.

次に問題となるのが配線や駆動用ICの占める面積であ
る0通常、ICチップにはその周辺部に接続のためのポ
ンディングパッドが並んでおり、特にこの様な駆動用I
Cには数多くのポンディングパッドが必要で、これが必
要以上にICを大きなものにしている。さらに、この駆
動用ICのポンディングパッドに合わせた配線をしなけ
ればならないため、第4図及び第5図に示すように、配
線はかなり大きな面積を占める。この余分な面積は単に
装置全体の大きさを増すだけではなく、製造コストを増
大させる。そのため、これらの欠点を克服する方法とし
て非晶質シリコンや多結晶シリコンの薄膜トランジスタ
を駆動部分に使う研究が盛んに行なわれている。薄膜ト
ランジスタを使えば各機能素子と駆動回路を同時に作り
込むことが可能であり、接続部を除くことができるから
である。しかし、薄膜トランジスタは現時点ではまだ単
結晶シリコンに比べて動作速度が遅く、均一性も悪いと
いう欠点がある。従って性能の面では従来の駆動用IC
を使ったものに比べて劣っている。
The next problem is the area occupied by the wiring and the driving IC.Normally, an IC chip has bonding pads lined up around its periphery for connection, especially when it comes to the area occupied by the wiring and driving IC.
C requires a large number of bonding pads, which makes the IC larger than necessary. Furthermore, since the wiring must be arranged in accordance with the bonding pad of the driving IC, the wiring occupies a considerably large area as shown in FIGS. 4 and 5. This extra area not only increases the overall size of the device, but also increases manufacturing costs. Therefore, as a way to overcome these drawbacks, research is actively being conducted on using thin film transistors made of amorphous silicon or polycrystalline silicon for the driving portion. This is because if thin film transistors are used, each functional element and a drive circuit can be manufactured at the same time, and connections can be eliminated. However, thin film transistors currently have drawbacks such as slower operating speed and poorer uniformity than single crystal silicon. Therefore, in terms of performance, conventional drive ICs
It is inferior to those using .

本発明の目的は、小型で高性能かつ低コストの半導体装
置とその製造方法を提供することにある。
An object of the present invention is to provide a small, high-performance, low-cost semiconductor device and a manufacturing method thereof.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置は、基板と、該基板に設けられた凹
部と、該凹部に埋め込まれた前記凹部よりも面積の小さ
い単数あるいは複数の半導体基板と、該半導体基板と前
記凹部との間を埋める絶縁膜と、前記半導体基板及び前
記基板に形成されたトランジスタ、ダイオード、コンデ
ンサなどの素子を有することを特徴とする。
The semiconductor device of the present invention includes a substrate, a recess provided in the substrate, one or more semiconductor substrates embedded in the recess and having an area smaller than the recess, and a connection between the semiconductor substrate and the recess. It is characterized by having an insulating film to be buried, the semiconductor substrate, and elements such as transistors, diodes, and capacitors formed on the substrate.

本発明の半導体装置の製造方法は、基板に単数あるいは
複数の凹部を形成する工程と、前記凹部の中に前記凹部
よりも面積の小さい単数あるいは複数の半導体基板を置
く工程と、少なくとも前記半導体基板と前記凹部との隙
間に絶縁膜を形成する工程と、前記半導体基板と前記絶
縁膜と前記基返の面が平坦になるまで前記半導体基板と
絶縁膜を研磨する工程と、前記半導体基板及び前記絶縁
膜にトランジスタ、ダイオード、コンデンサなどの素子
を形成する工程とを含むことを特徴とする。
The method for manufacturing a semiconductor device of the present invention includes the steps of forming one or more recesses in a substrate, placing one or more semiconductor substrates having an area smaller than the recesses in the recesses, and at least the semiconductor substrate. a step of forming an insulating film in the gap between the semiconductor substrate and the recess, a step of polishing the semiconductor substrate and the insulating film until the surfaces of the semiconductor substrate, the insulating film, and the base plate become flat; The method is characterized in that it includes a step of forming elements such as transistors, diodes, and capacitors in an insulating film.

〔作用〕[Effect]

本発明では、基板上に必要な数だけの凹部を形成し、こ
の凹部よりも面積の小さい半導体基板を置く0次にこの
上から少なくとも半導体基板と凹部との間を埋める絶縁
膜を形成する。最後に、これを研磨することによって平
坦化を行なう、ここで重要なのは基板の面がでるまで研
磨を行なうことである。通常、このようにして形成する
絶縁膜は、膜厚が数ミクロン以上になると次第に透明性
が失われて行くため削り取ってしまわないと、基板にガ
ラスなどの透明基板を用いても光の透過性が悪くなって
、液晶デイスプレィや密着型イメージセンサのような応
用には使いづらくなる。不透明性基板を用いるような例
ではこの限りではない。この後の工程で半導体基板と絶
縁膜及び基板上にトランジスタ、ダイオード、コンデン
サなどの素子を形成し、半導体装置として完成する。
In the present invention, a necessary number of recesses are formed on a substrate, a semiconductor substrate having a smaller area than the recesses is placed, and then an insulating film is formed over the recesses to fill at least the space between the semiconductor substrate and the recesses. Finally, this is polished to make it planar; the important thing here is to polish until the surface of the substrate is exposed. Normally, the insulating film formed in this way gradually loses transparency when the film thickness exceeds several microns, so if it is not scraped off, it will not transmit light even if a transparent substrate such as glass is used. This makes it difficult to use for applications such as liquid crystal displays and contact image sensors. This is not the case in cases where an opaque substrate is used. In subsequent steps, elements such as transistors, diodes, and capacitors are formed on the semiconductor substrate, insulating film, and substrate to complete the semiconductor device.

本発明では、半導体基板と基板および絶縁膜の表面を同
一の平面とするようにしたので、半導体基板上の素子と
絶縁膜上の素子との接続は1回のフォトリソグラフィの
プロセスで同時に行なうことができる。従って、従来の
装置のような接続プロセスが不要である。また、ポンデ
ィングパッドを作る必要がなく、駆動部は必要最小限の
大きさで作ることができ、配線の占める面積も著しく小
さくできる。
In the present invention, since the surfaces of the semiconductor substrate, the substrate, and the insulating film are made on the same plane, the elements on the semiconductor substrate and the elements on the insulating film can be connected simultaneously in one photolithography process. Can be done. Therefore, there is no need for a connection process as in conventional devices. Further, there is no need to create a bonding pad, the drive section can be made with the minimum necessary size, and the area occupied by the wiring can be significantly reduced.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図(a)〜(C)は本発明の一実施例を説明するた
めの工程順に示した断面図である。
FIGS. 1(a) to 1(C) are cross-sectional views shown in the order of steps for explaining an embodiment of the present invention.

まず、第1図(a)に示すように、ガラス基板11の上
に図に示したような凹部を必要な数だけ形成し、シリコ
ンウェーハや砒化ガリウムウェーハから切り出したもの
を半導体基板12としてこの凹部の中に置く。
First, as shown in FIG. 1(a), a necessary number of recesses as shown in the figure are formed on a glass substrate 11, and a semiconductor substrate 12 is cut out from a silicon wafer or a gallium arsenide wafer. Place it in the recess.

次に、第1図(b)に示すように、絶縁膜13として6
00〜700℃程度の温度で溶融するガラスの粉末を溶
媒に分散したものをこの上から塗布し、上記温度で溶融
させて基板の凹部と半導体基板の隙間を埋める。
Next, as shown in FIG. 1(b), as the insulating film 13, 6
A glass powder that melts at a temperature of about 00 to 700° C. is dispersed in a solvent and is applied on top of this, and is melted at the above temperature to fill the gap between the concave portion of the substrate and the semiconductor substrate.

次に、第1図(c)に示すように、表面から研磨して平
坦面を形成する。研磨する方法は通常のシリコンやガラ
スの研磨方法とほぼ同様である。
Next, as shown in FIG. 1(c), the surface is polished to form a flat surface. The polishing method is almost the same as the usual polishing method for silicon or glass.

次に、この上にトランジスタやダイオード、抵抗、コン
デンサなどの素子を形成する。これらの素子の形成につ
いては通常のシリコンプロセスや砒化ガリウムプロセス
に準する。但し、この基板に耐熱ガラスを用いた例では
熱酸化などの1000°Cにも達する高温プロセスは使
えないため 、ゲート絶縁膜やパッシベーション用の絶
縁膜にはスパッタ法や熱分解法等の400〜600°C
程度の低温酸化膜を用いる。
Next, elements such as transistors, diodes, resistors, and capacitors are formed on this. The formation of these elements follows a normal silicon process or gallium arsenide process. However, in cases where heat-resistant glass is used for this substrate, high-temperature processes reaching 1000°C, such as thermal oxidation, cannot be used, so the gate insulating film and passivation insulating film can be formed using sputtering, thermal decomposition, etc. 600°C
A low-temperature oxide film of about 100% is used.

第2図は本発明を適用したアクティブマトリクス液晶デ
イスプレィの斜視図である。
FIG. 2 is a perspective view of an active matrix liquid crystal display to which the present invention is applied.

図において、21はガラス基板、22はシリコン基板、
23はシリコン基板23中の駆動回路部、24は絶縁膜
、25は各駆動回路部を接続する走査回路用配線、26
は非晶質シリコンや多結晶シリコンの薄膜トランジスタ
からなるアクティブマトリクス部、27はアクティブマ
トリクスのドレイン線、28はゲート線である。
In the figure, 21 is a glass substrate, 22 is a silicon substrate,
23 is a drive circuit section in the silicon substrate 23, 24 is an insulating film, 25 is a scanning circuit wiring connecting each drive circuit section, 26
2 is an active matrix section made of thin film transistors made of amorphous silicon or polycrystalline silicon, 27 is a drain line of the active matrix, and 28 is a gate line.

この図において、ドレイン線27とゲート線28が従来
例の配線部に相当するが、本発明においてはこれらの配
線は走査回路用配線25と同時にシリコン基板22の加
工プロセスの一部として作り込むことができるため、接
続部は存在しない。また、これはいわゆるフォトリング
ラフィのプロセスであるため、従来の配線技術に比べて
はるかに高密度な配線が可能であり、デバイス上で配線
部分が占める面積は従来例に比べて極めて小さい。さら
に、シリコン基板上には従来必要であったポンディング
パッドが存在せず、シリコン基板22は従来の駆動用I
Cに比べて小さなものになっている9本発明は種々の応
用が可能である。
In this figure, the drain line 27 and the gate line 28 correspond to the wiring part of the conventional example, but in the present invention, these wirings are created as part of the processing process of the silicon substrate 22 at the same time as the scanning circuit wiring 25. There are no connections as there is no connection. Furthermore, since this is a so-called photolithography process, it is possible to achieve much higher density wiring than conventional wiring techniques, and the area occupied by the wiring portion on the device is extremely small compared to conventional examples. Furthermore, there is no bonding pad on the silicon substrate, which was conventionally required, and the silicon substrate 22
9 The present invention, which is smaller than C, can be applied in various ways.

第3図<a)〜(c)は本発明を適用した半導体装置の
他の例の断面図である。
FIGS. 3A to 3C are cross-sectional views of other examples of semiconductor devices to which the present invention is applied.

第3図(a)に示す例は、ガラス基板31の一つの凹部
にn型シリコン基板32とp型シリコン基板33の2種
類のシリコン基板を埋め込んだもので、凹部との隙間を
絶縁膜34で埋めた形となっている。このように多種の
基板を用いることで新たな効果が発生する。この例では
、いわゆるCMO3(補償型電界効果トランジスタ)を
容易に作製することができる。CMO3を形成する際に
は通常はイオン注入法によりpあるいはnウェルを形成
しなければならないが、この様に別々の基板を使えばそ
のプロセスを省くことができる。
In the example shown in FIG. 3(a), two types of silicon substrates, an n-type silicon substrate 32 and a p-type silicon substrate 33, are embedded in one recess of a glass substrate 31, and the gap between the recess and the recess is filled with an insulating film 34. It is filled with By using such a variety of substrates, new effects occur. In this example, a so-called CMO3 (compensated field effect transistor) can be easily manufactured. When forming CMO3, normally it is necessary to form a p or n well by ion implantation, but if separate substrates are used in this way, this process can be omitted.

第3図(b)に示す例は、ガラス基板31に形成した2
つの凹部にそれぞれシリコン基板35と砒化ガリウム基
板36とを埋め込んだ例である。
In the example shown in FIG. 3(b), two
This is an example in which a silicon substrate 35 and a gallium arsenide substrate 36 are embedded in two recesses, respectively.

この例では、例えば、高速の砒化ガリウムトランジスタ
とシリコントランジスタの組合せ、シリコントランジス
タと発光ダイオード、半導体レーザ、フォトダイオード
等の組合せが可能であり、大面積の光集積回路が実現で
きる。
In this example, for example, a combination of a high-speed gallium arsenide transistor and a silicon transistor, a combination of a silicon transistor and a light emitting diode, a semiconductor laser, a photodiode, etc. is possible, and a large-area optical integrated circuit can be realized.

第3図(C)に示す例は、基板にシリコン基板37を用
いたもので第3図(b)に示すものと同じ応用が考えら
れる。
The example shown in FIG. 3(C) uses a silicon substrate 37 as the substrate, and the same application as that shown in FIG. 3(b) can be considered.

〔発明の効果〕〔Effect of the invention〕

最初に製造方法に関する効果であるが、本発明の半導体
装置の製造方法によれば、従来のこの種の半導体装置で
必要であったワイヤボンディングやTAB等の接続方法
が不用になるため、歩留りの向上をはかることができた
。具体的には、従来のワイヤボンディングでは0.5パ
一セント程度の欠陥率があり、2000本から3000
本もの接続部があった場合数本の欠陥は免れず、その修
復プロセスが必要であったが、本発明ではそれを完全に
回避することができた。またTAB法などで必要な電極
端子間の接続路の目合わせ工程も不要となった。
First, regarding the effects related to the manufacturing method, the method for manufacturing a semiconductor device of the present invention eliminates the need for connection methods such as wire bonding and TAB that were required in conventional semiconductor devices of this type, resulting in improved yields. I was able to make improvements. Specifically, conventional wire bonding has a defect rate of about 0.5%, and 2,000 to 3,000 wires are defective.
If there were genuine connections, several defects would have been inevitable and a repair process would have been necessary, but this can be completely avoided with the present invention. Furthermore, the process of aligning connection paths between electrode terminals, which is required in the TAB method, is no longer necessary.

次に、半導体装置に関する効果としては、製造方法とも
関わることであるが、配線密度を高くすることができた
ことと半導体基板上に接続用のパッドを設けなくてもよ
いため装置の小型化がはかれたこと、半導体基板が単結
晶であるため薄膜トランジスタを使用した例に比べ動作
速度均一性の点で格段に優れていることが挙げられる。
Next, the effects related to semiconductor devices, which are also related to the manufacturing method, are that the wiring density can be increased and that the device can be made smaller because there is no need to provide connection pads on the semiconductor substrate. In addition, since the semiconductor substrate is a single crystal, it is significantly superior in terms of uniformity of operating speed compared to examples using thin film transistors.

具体的には、従来配線部と接続部及び駆動ICが占めて
いた面積の数分の一程度で同一の機能を実現できた。ま
た、薄膜トランジスタを使った装置に比べ一桁以上の高
速性と均一性を実現できた。
Specifically, the same functions can be achieved with a fraction of the area occupied by conventional wiring sections, connection sections, and drive ICs. Furthermore, compared to devices using thin-film transistors, we were able to achieve speed and uniformity that is more than an order of magnitude higher.

以上説明したように、本発明によれば小型でしかも低コ
ストの半導体装置を製造することができるという効果が
得られる。
As explained above, according to the present invention, it is possible to manufacture a small and low-cost semiconductor device.

11・・・基板、12・・・半導体基板、13・・・絶
縁膜、21・・・ガラス基板、22・・・シリコン基板
、23・・・駆動回路部、24・・・絶縁膜、25・・
・走査回路用配線、26・・・アクティブマトリクス部
、27・・・ドレイン線、28・・・ゲート線。
DESCRIPTION OF SYMBOLS 11... Substrate, 12... Semiconductor substrate, 13... Insulating film, 21... Glass substrate, 22... Silicon substrate, 23... Drive circuit part, 24... Insulating film, 25・・・
- Wiring for scanning circuit, 26... active matrix section, 27... drain line, 28... gate line.

代理人 弁理士  内 原  晋Agent Patent Attorney Susumu Uchihara

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示した断面図、第2図は本発明を適用した
密着型イメージセンサの斜視図、第3図(a)〜(C)
は本発明の他の実施例を説明するための断面図、第4図
は従来の密着型イメージセンサの一例の斜視図、第5図
は従来の液晶デイスプレィの一例の斜視図である。 !2斗櫟棹矛栽 弗 ! 間 簾 て 茅 刃 華 圏 予 図
FIGS. 1(a) to (c) are cross-sectional views shown in the order of steps for explaining one embodiment of the present invention, FIG. 2 is a perspective view of a contact type image sensor to which the present invention is applied, and FIG. a) ~ (C)
4 is a sectional view for explaining another embodiment of the present invention, FIG. 4 is a perspective view of an example of a conventional contact type image sensor, and FIG. 5 is a perspective view of an example of a conventional liquid crystal display. ! Two dolphins and spears! A map of a bamboo flower area with a bamboo curtain

Claims (2)

【特許請求の範囲】[Claims] (1)基板と、該基板に設けられた凹部と、該凹部に埋
め込まれた前記凹部よりも面積の小さい単数あるいは複
数の半導体基板と、該半導体基板と前記凹部との間を埋
める絶縁膜と、前記半導体基板及び前記基板に形成され
たトランジスタ、ダイオード、コンデンサなどの素子を
有することを特徴とする半導体装置。
(1) a substrate, a recess provided in the substrate, one or more semiconductor substrates filled in the recess and having an area smaller than the recess, and an insulating film filling between the semiconductor substrate and the recess; . A semiconductor device comprising: the semiconductor substrate; and elements such as transistors, diodes, and capacitors formed on the substrate.
(2)基板に単数あるいは複数の凹部を形成する工程と
、前記凹部の中に前記凹部よりも面積の小さい単数ある
いは複数の半導体基板を置く工程と、少なくとも前記半
導体基板と前記凹部との隙間に絶縁膜を形成する工程と
、前記半導体基板と前記絶縁膜と前記基板の面が平坦に
なるまで前記半導体基板と絶縁膜を研磨する工程と、前
記半導体基板及び前記絶縁膜にトランジスタ、ダイオー
ド、コンデンサなどの素子を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
(2) forming one or more recesses in the substrate; placing one or more semiconductor substrates smaller in area than the recesses in the recesses; and at least forming a gap between the semiconductor substrate and the recesses. a step of forming an insulating film; a step of polishing the semiconductor substrate and the insulating film until the surfaces of the semiconductor substrate, the insulating film, and the substrate become flat; and forming a transistor, a diode, and a capacitor on the semiconductor substrate and the insulating film. A method for manufacturing a semiconductor device, comprising the step of forming an element such as.
JP26972388A 1988-10-25 1988-10-25 Semiconductor device and manufacture thereof Pending JPH02116167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26972388A JPH02116167A (en) 1988-10-25 1988-10-25 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26972388A JPH02116167A (en) 1988-10-25 1988-10-25 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH02116167A true JPH02116167A (en) 1990-04-27

Family

ID=17476269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26972388A Pending JPH02116167A (en) 1988-10-25 1988-10-25 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH02116167A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515842A (en) * 2008-03-31 2011-05-19 インテル・コーポレーション Silicon patch-containing microelectronic package for high density interconnects and method of manufacturing the same
WO2015079551A1 (en) * 2013-11-29 2015-06-04 株式会社日立製作所 Semiconductor device and information processing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515842A (en) * 2008-03-31 2011-05-19 インテル・コーポレーション Silicon patch-containing microelectronic package for high density interconnects and method of manufacturing the same
WO2015079551A1 (en) * 2013-11-29 2015-06-04 株式会社日立製作所 Semiconductor device and information processing device
JPWO2015079551A1 (en) * 2013-11-29 2017-03-16 株式会社日立製作所 Semiconductor device and information processing apparatus

Similar Documents

Publication Publication Date Title
US5572045A (en) Light valve device using semiconductive composite substrate
US10985143B2 (en) Micro assembled LED displays and lighting elements
US5618739A (en) Method of making light valve device using semiconductive composite substrate
CN108615740B (en) Flexible active color semiconductor light-emitting display module and flexible display screen
US5702963A (en) Method of forming high density electronic circuit modules
US7407839B2 (en) Method of manufacturing active matrix substrate with height control member
CN110556455A (en) Method for manufacturing display module using LED
US11217736B2 (en) Display panel
TWI748166B (en) Electronic device and manufacturing method of the same
CN109244064A (en) Semiconductor package
JPH04362924A (en) Semiconductor integrated circuit device for flat plate type light valve substrate
TW200923871A (en) Integrated display module
JP2003195783A (en) Display device and manufacturing method for display device
JPH02116167A (en) Semiconductor device and manufacture thereof
EP1622367B1 (en) Solid-state imaging device
US6762804B2 (en) Reflective-type liquid crystal display and method for manufacturing the same
TWI771248B (en) Display panel
JP2004015017A (en) Multi chip module and its manufacturing method
JPH02116166A (en) Semiconductor device and manufacture thereof
JPS6145221A (en) Device for image display and its manufacture
CN108735102A (en) A kind of flexible display screen and its production method
JP2000200898A (en) Semiconductor device and fabrication thereof
TWI228284B (en) Packaging structure for image sensors and wafer-level packaging method thereof
CN114429941A (en) Semiconductor device and method for manufacturing the same
CN117063629A (en) Display substrate, preparation method thereof and display device