JPH02113556A

JPH02113556A - 半導体装置

Info

Publication number: JPH02113556A
Application number: JP26685288A
Authority: JP
Inventors: Sadayuki Hamada; 浜田　貞行
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-10-22
Filing date: 1988-10-22
Publication date: 1990-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置に関し、特に、静電破壊防止対策
を講じた半導体装置に関する６［従来の技術］半導体装置において、ある入出力端子に直接連らなる素
子（特に、抵抗等）や配線と他の入出力端子に直接連ら
なる配線とを交差させなければならない事態が壜々生じ
る。従来、この種交差配線は、第４図、第５図にその平
面図および断面図を示すようになされてきた。即ち、第
４図に示されるように、第１の入出力端子４０１がら導
出した配線層４０５′とポリシリコン抵抗４０２の一端
とはコンタクト４０４によって接続されており、ポリシ
リコン抵抗４０２の他端は、コンタクト４０４によって
、内部素子に連らなる配線層４０５と接続されている。

このポリシリコン抵抗と交差して上層の配線層４０６が
形成されており、この配線層４０６は、第２の入出力端
子４０３に接続されている。交差部分においては、第５
図に示すように、半導体基板４１１上にシリコン酸化膜
４１０を介して、ポリシリコン抵抗４０２が形成されて
おり、そして、この抵抗の上はシリコン酸化膜４１０、
ＰＳＧ膜等からなる眉間絶縁膜４０９によって被覆され
、眉間絶縁膜４０９上には上層配線である配線層４０６
が形成されている。ここに用いられる眉間絶縁膜４０９
は、配線層４０６の断線を防止するため平坦化された膜
である。

従来、この眉間絶縁膜はある程度厚く形成されていたの
で、交差配線部分における静電破壊耐圧は十分高く、特
別の静電破壊対策をとる必要がなかった。また、眉間絶
縁膜の平坦化は、この膜を一旦付着した後、加熱するこ
とによって行うのであるが、この膜を十分に平坦化する
には高温、長時間の熱処理を必要とする。しかしながら
、そのような処理を行うと基板内の不純物プロファイル
を変化させてしまうので、それを避けるために、従来は
、十分の平坦化を行うことなくある程度の凹凸を甘受し
てきた。その結果、下層配線の上にも厚い層間絶縁膜が
形成されたままとなり、このことが、かえって十分な静
電破壊耐圧を与えてきた。

［発明が解決しようとする問題点］ところが、最近になって、たとえば固体撮像素子におけ
るように、特性上の理由により眉間絶縁膜４０９を厚く
できずしかも十分な平坦化が必要な場合が生じてきた。

このような要請を実現するために層間絶縁膜として融点
の低いＢＰＳＧを導入しなり、エッチバックプロセスを
導入したりしている。そのため、ポリシリコン抵抗４０
２および第５図の点Ａの位置においては、ポリシリコン
抵抗４０２が存在しない部分に比べて眉間絶縁膜４０９
が極めて薄くなってしまう。さらに眉間絶縁膜は、ＣＶ
Ｄ法やプラズマＣＶＤ法等によって設けられるものであ
るので、熱酸化によって得られる絶縁膜に比べて、質が
緻密でなく、降伏電圧が低い、ところで、このような状
態にあっても入出力端子から配線や素子を介して接続さ
れた内部素子においては、入出力端子からその素子まで
のインピーダンスが高くなるため静電破壊に関しては問
題はない、しかしながら、第４図に図示した場合のよう
な直接入出力端子に連絡した素子あるいは配線と、他の
入出力端子と直接接続した配線とが交差する箇所におい
ては、直接静電パルスが眉間絶縁膜にかかるため薄くな
った部分、すなわち、ポリシリコン抵抗４０２の上部や
エツジ部で静電破壊が生じる。

［問題点を解決するための手段］本発明の半導体装置は、半導体基板上に第１の入出力端
子と第２の入出力端子とが形成され、第１の入出力端子
には下層に配置される第１の配線層（または抵抗素子）
が接続され、また、第２の入出力端子には、第１の配線
層（または抵抗素子）を被覆している層間絶縁膜の上に
延在する第２の配線層が接続されたものであって、さら
に、第１の配線層くまたは抵抗素子）と第２の配線層と
の交差部分の両配線層間には、前記層間絶縁膜とは別に
前記交差部分を完全に覆う隔離膜が設けられたものであ
る。隔離膜の材料としては、ノンドープポリシリコン、
ドープトポリシリコン等の半導体、窒化シリコン等の絶
縁体或は金属等が用いられる。

［実施例コ次に、図面を参照して本発明の実施例について説明する
。

第１図は、本発明の一実施例を示す平面図であり、第２
図は、そのｘ−ｘ’線断面図である。第１図および第２
図において、２は、第１の入出力端子１に連結したポリ
シリコン抵抗、１０は、半導体基板１１上に形成された
シリコン酸化膜、７は、他の部分と電気的に絶縁された
ポリシリコン膜、９は、これらポリシリコン抵抗２、ポ
リシリコン膜７によって生じた段差を緩和して上層配線
の断線を防止するように設けられた眉間絶縁膜、４は、
配線層５と、ポリシリコン抵抗２との間を接続するコン
タクト、６は、第２の入出力端子３に接続し、眉間絶縁
膜９上に延在する配線層である。このような構造をとる
ことにより、上層配線層６と下層のポリシリコン抵抗２
との距離を十分長くすることができ、静電破壊耐圧を高
めることができる。

第６図に、従来の構造と本実施例の構造によるＴＥＧ（
Ｔｅｓｔ　　　Ｅｌｅｍｅｎｔ　　　Ｇｒｏｕｐ）の静
電破壊試験の結果を示す。同図から明らかなように本発
明の採用により、従来例に比較して約２倍の耐圧を有す
る半導体装置を得ることができる。また、固体撮像素子
の場合のようにポリシリコンを２層使用しているデバイ
スの製造プロセスにおいては、２層目のポリシリコンを
本実施例の隔離膜に利用することができ、新たにプロセ
スを追加する必要がないというメリットを有する。

なお、ポリシリコンは、ノンドープのままでもよいが、
ある程度不純物が添加されたものであってもよい。

次に、第３図を参照して本発明の他の実施例について説
明する。第３図において、３０２は、半導体基板３１１
上にシリコン酸化膜３１０を介して形成された、第１の
入出力端子に連結されたポリシリコン抵抗、３０７は、
隔離膜としてのシリコン窒化膜、３０９は、これらの膜
およびその他の膜による段差を緩和して上層の配線層３
０６の断線を防止するための眉間絶縁膜である。この実
施例は、それ自身静電破壊耐圧の大きい窒化膜を用いた
ものであるので、さらに大きな耐圧向上が望める。

［発明の効果］以上説明したように、本発明は、チップ全体にわたる眉
間絶縁膜を厚くしたのではなく、入出力端子に直接接続
された配線または抵抗素子の間の交差部分にのみ隔離膜
を挿入して、この部分における層間の距離の拡大を図っ
たものであるので、チップの殆どの部分の眉間絶縁膜は
、チップ内に形成された素子の特性を損なうことのない
ように薄く形成することができ、かつ、静電破壊に対す
る耐圧を十分に高くすることができる。また、本発明の
隔離層は、第１の実施例で示したように、既存の工程で
形成することのできる半導体層、絶縁膜層あるいは金属
層を電気的にフローティングの状態で局所的に設置する
ものであるので、本発明によれば、プロセスを変更する
ことなく静電破壊耐圧を向上させる膜を設けることがで
きる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す平面図、第２図は、
第１図のｘ−ｘ’線断面図、第３図は、本発明の他の実
施例を示す断面図、第４図は、従来例の平面図、第５図
は、第４図のＹ−Ｙ’線断面図、第６図は、本発明実施
例および従来例の特性図である。１．４０１・・・第１の入出力端子、　２．３０２．４
０２・・・ポリシリコン抵抗、　３．４０３・・・第２
の入出力端子、　４．４０４・・・コンタクト、５．４
０５・・・配線層、　６．３０６．４０６・・・配線層
、　７．３０７・・・隔離ｙＡ＜ポリシリコン膜、窒化
シリコン膜）、　９．３０９．４０９・・・層間絶縁膜
、　１０．３１０，４１０・・・シリコン酸化膜、　１
１．３１１．４１１・・・半導体基板。第１図

Claims

【特許請求の範囲】

第１の入出力端子と、該第１の入出力端子に接続された
第１の配線層または抵抗素子と、該第１の配線層または
抵抗素子を覆う層間絶縁膜と、第２の入出力端子と、該
第２の入出力端子に接続され前記第１の配線層または抵
抗素子と交差して前記層間絶縁膜上に延在する第２の配
線層とを具備する半導体装置において、前記第１の配線
層または抵抗素子と前記第２の配線層との間には、前記
層間絶縁膜のほかに、両者の交差部分を完全に覆う隔離
膜が設けれていることを特徴とする半導体装置。