JPH02112971A

JPH02112971A - 印字装置

Info

Publication number: JPH02112971A
Application number: JP63265366A
Authority: JP
Inventors: Yuji Kazama; 風間　裕治
Original assignee: Tokyo Electric Co Ltd
Current assignee: Toshiba TEC Corp
Priority date: 1988-10-21
Filing date: 1988-10-21
Publication date: 1990-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は１枚の用紙に印字すべδ１頁分のピントデータ
を記憶可能な頁メモリを有した印字装置に関する。

［従来の技術］頁メモリを有した印字装置においては、外部のホストコ
ンピュータから入力インターフェースを介して受信バッ
ファに入力された印字データを例えばキャラクタジェネ
レータを用いてドツトパターン文字に対応するビットデ
ータ変換して、頁メモリへ順次格納していく。そして、
頁メモリに用紙１頁分のビットデータが格納されると、
この頁メモリの先頭アドレスから印字ヘッドのドツトビ
ンの配列数で定まるアドレス数（ライン数）からなる１
行分のビットデータを読出して、ラインバッファに設定
する。しかるち、そのラインバッファに設定された１行
分のビットデータをキャリアに搭載された印字ヘッドで
用紙に印字出力する。

したかって、頁メモリの先頭行（第１行目）から最終行
までの各行のビットデータの印字出力処理が終了すると
、プラテンにセットされた用紙１枚に文字又は図形が印
字されたことになる。

［発明が解決しようとする課題］しかし、上述したように頁メモリに記憶されたビットデ
ータを先頭行から最終行まで全行に亘って順番に印字出
力するようにした印字装置においてはまだ解消すべき次
のような課題があった。

すなわち、印字すべき全部の用紙に対して、文字１図形
が先頭行から最終行まで詰まっている場合は問題ないが
、例えば第１０図に示すように、用紙１の途中位置から
文字１図形の印字が開始される場合においては、印字部
分２の上側に空白部分３ａが生じる。また、１頁を越え
る文章においては、第１１図に示すように、最終頁の用
紙１においては途中で印字が終了する。したがって、印
字部分２の下側に空白部分３ｂが生じる。このように、
用紙１に上側又は下側に空白部分３ａ３ｂが存在する場
合における頁メモリ内の上記各空白部分３ａ、３ｂに相
当する領域にはスペースに相当するビットデータが格納
されている。したがって、１行分のスペースに相当する
ビットブタを通常の文字パターンのビットデータと同様
の手法にてラインバッファを介して印字部へ送出してい
る。印字部ではラインバッファのビットデータを監視し
て、全部がスペースのビットデータであれば、データを
印字することなく、改行のみを行なう。

しかし、各行に対する印字を実行するか否かはラインバ
ッファの値から印字部にて判断するので、頁メモリにお
ける全部の行のビットデータを読出してラインバッファ
へ格納する必要がある。その結果、不必要と考えられる
各空白部分３ａ、３ｂに相当する行のビットデータも読
出してラインバッファへ格納する必要があるので、その
読出・格納に要する時間がこの印字装置全体の印字速度
に悪影Ｕを及ぼし、全体の印字速度が低下する問題があ
った。

本発明は、用紙上における印字先頭行又は印字終了行を
検出して、頁メモリ内における上側の空白部分又は下側
の空白部分に対応する各行のデータを読出すことを省略
することにより、上側空白部分又は下側空白部分が存在
する場合における全体の印字速度を大幅に向上できる印
字装置を提供することを目的とする。

［、、’ｌ！題を解決するための手段］上記課題を解消
するために本発明においては、１枚の用紙に印字すべき
１頁分のビットデータを記憶可能な頁メモリを何し、外
部から順次入力される印字データを頁メモリにビットデ
ータに展開して格納していき、この頁メモリに１枚の用
紙に印字出力すべき全ビットデータが記憶されると、頁
メモリに記憶されたデータを１行分ずつ読出し、印字部
へ送出して用紙へ順次印字出力していく印字装置におい
て、頁メモリの先頭アドレスと印字出力すべき用紙１枚分の
全ビットデータの先頭アドレスとから、用紙上における
印字先頭行を算出する印字先頭行算出手段と、頁メモリ
内における先頭行から印字先頭行までの各行のデータに
対する読出動作を省略するデータ処理省略手段とを備え
たのである。

また、別の発明においては、頁メモリの先頭アドレスと
印字出力すべき用紙１枚分の全ビットブタの終了アドレ
スとから、用紙上における印字終了行を算出する印字終
了行算出手段と、頁メモリ内における印字終了行から印
字メモリ内の最終行までの各行のデータに対する読出動
作を省略するデータ処理省略手段とを備えたものである
。

［作用］このように構成された印字装置であれば、頁メモリ内に
おける先頭行と印字先頭行との間の各行のデータは読出
されない。したがって、その行に対応するラインバッフ
ァはクリア状態であるので、印字部が動作することはな
い。よって、従来装置に比較して上側空白部分に対する
データの読出動作時間分だけ印字速度が向上する。

また、別の発明においては、頁メモリ内における印字終
了行と最終行の間の各行のデータは読出されない。よっ
て、従来装置に比較して下側空白部分に対するデータの
読出動作時間分だけ印字速度が向上する。

［実施例コ以下本発明の一実施例を図面を用いて説明する。

第２図は実施例の印字装置の概略構成を示すブロック図
である。各種演算処理を実行するＣＰＵ（中央処理装置
）５にハスライン６を介して、制御プログラム等の固定
データを記憶するＲＯＭ７、各種可変データを記憶する
２個のＲＡＭ８，９、外部のホストコンピュータ１ｏに
接続されたポストインターフェース１１、電源スィッチ
を含む各種操作キーや表示器が配設された操作パネル１
２、用紙１に対してドツトパターン文字を印字出力する
印字部１４ヘビットデータを送出する印字部インターフ
ェース１４等が接続されている。

前記ＲＡＭｇ内には、用紙１上における印字先頭行ＴＬ
を記憶する印字先頭行メモリ８ａおよび用紙１上に文字
１図形を印字出力する場合における印字行ＰＬを計数す
る印字行カウンタ８ｂ等が形成されている。なお、この
場合の１行は印字部１３におけるドツトビン又は発熱素
子が配列された印字ヘッドが用紙１の幅方向に１回移動
した場合に印字できる文字１図形を示す。また、印字先
頭行メモリ８ａの印字先頭行Ｔ　Ｌは頁メモリ９ｂにビ
ットデータが格納されていない初期状態においては頁メ
モリ９ｂの最終行の行番号であるＹに初期設定されてい
る。

また、前記ＲＡＭＱ内には、ホストコンピュータ１０か
らホス］・インターフェース１１を介して人力された印
字データを一時記憶する受信バッファ９ａ、１枚の用紙
１に印字すべき］真ののビットデータを記憶する頁メモ
リ９ｂ、前述した１行分のビットデータをシ己億するラ
インバッファ９ｃが形成されている。

頁メモリ９ｂは例えば第１図に示すようなメモリ構成を
有し、横方向にＸドツト、縦方向にＹ行、すなわち（Ａ
ＤＥ　　ＡＤＳ＋１）ラインの記憶容量を有していてる
。そして、先頭行（ＰＬ−１）における先頭アドレスが
ＡＤｓであり、最終行（ＰＬ−Ｙ）における終了アドレ
スかＡ　Ｄ　＋＝となる。

しかして、前記ＣＰＵ５は電源が投入されると第３図の
メインルーチンを実行する。すなわち、受信バッファ９
ａにホストコンピュータ１０からホストインターフェー
ス１１を介して入力した印字データか格納されていると
、受信バッファ９ａから１バイト分の印字データを読出
す。そして、読出した印字データか改頁コード等の該当
頁における印字終了を示すコートでなければ、Ｐｌにて
該当印才゛データを前記頁メモリ９ｂに対する展開処理
を実行する。そして、受信バッファ９ａがら次の１バイ
トの印字データを読取る。

読取った１バイトの印字データが該当頁の印字終了コー
ドであれば、頁メモリ９ｂに１枚の用紙１に印字すべき
１頁分のビットデータが格納されたと判断して、Ｐ２に
て印字部１３に対する印字部起動処理を実行する。

第４図は、第１図のＰｌにおける頁メモリ展開処理を示
す流れ図である。流れ図が開始されると、先の１バイト
分の印字データを例えば図示しないキャラクタジェネレ
ータを用いてドツトパターン文字を示すビットデータに
変換して、この変換されたビットデータを第１図の頁メ
モリ９ｂ内のこの印字データが指定する領域へ格納する
。そして、ビットデータに展開された印字データ１５が
第１図に示すアドレス位置に格納されたとする。すると
、Ｐ３にてその印字データ１５の先頭アドレスＡＤ、と
頁メモリ９ｂの先頭アドレスＡＤｓとから該当印字デー
タ１５がＹ行のうちの第何行目に位置するかを示す現在
の先頭行ＬＬを算出する。

具体的には、印字データ１５の先頭アドレスと頁メモリ
９ａの先頭アドレスとの間のアドレス差（Ａ　Ｄ　ＩＡ
　Ｄ　ｓ　）を１行に含まれるドツト数（ビット数）で
除算した値とする。そして、得られた現在の先頭行Ｌｔ
と印字先頭行メモリ８ａの印字先頭行ＰＬとを比較して
、現在の先頭行Ｌｔが印字先頭行ＰＬより小さい場合は
、印字先頭行ＴＬの値を現在の先頭行Ｌｔへ書替える。

このように、一つの印字データ１５を頁メモリ９ｂヘビ
ツトデータに展開して格納する毎に印字先頭行ＴＬを比
較検討して、必要な場合はその値を更新していく。しか
して、頁メモリ９ｂに対する全印字データ１５の格納処
理が終了すると、印字先頭行メモリ８ａには用紙１上に
おける印字先頭行ＴＬが記憶されていることになる。

次に、頁メモリ９ｂに対する全印字データ１５の格納処
理が終了すると、第５図の印字割込処理を実行する。す
なわち、ラインバッファ９ｃをクリアし、印字行カウン
タ８ｂの印字行ＰＬを初期値１に設定し、印字部１３を
起動させる。

−ＩＥＩ、印字部１３が起動されると、この印字部３に
おける１行分のデータ印字処理か終了する毎にＣＰＵ５
に対してハード的に印字割込信号が自動的に印加される
。そして、ＣＰＵ５は第６図の印字割込処理を実行する
。すなわち、流れ図が開始され、印字行カウンタ８ｂの
印字行ＰＬか印字先頭行ＴＬ未満であれは、頁メモリ９
ｂの１行分のビットデータをラインバッファ９ｃへ送信
する必要がないので、印字行ＰＬに１を加算する。そし
て、加算後の印字行ＰＬが最終行Ｙを越えていなければ
、この割込処理を終了する。なお、この場合、印字部１
３にはチめクリアされているラインバッファ９ｃのデー
タがハード的に印字部１３へ転送される。その結果、印
字部１３は用紙１に文字１図形を印字することなく用紙
を１行分紙送りする。

また、第６図のＰ４にて印字行ＰＬが印字先頭行ＴＬ以
上になると、その印字行ＰＬに該当する１行分の各アド
レスを設定して、該当アドレスの１行分のビットデータ
を頁メモリ９ｂから読出して、ラインバッファ９ｃへ格
納する。その後、印字行ＰＬをまたけ増加する。この場
合、印字部１３には印字すべきビットデータが記憶され
ているラインバッファ９ｃのデータがハード的に印字部
１３へ転送される。その結果、印字部１３は用紙１に１
行分の文字１図形を印字したのち１行分紙送りする。

二た、増加後の印字行ＰＬが最終行Ｙを越えると、１枚
の用紙１に対する印字処理が終了したので、所定の印字
終了処理を実行する。

このように構成された印字装置を用いて、第１０図に示
すように、用紙１の上部に空白部分３ａが存在し、下部
に印字部分２が存在するように印字する場合においては
、頁バツファ９ｂへ印字データをビットデータに展開し
て順次格納していく過程で印字部分２の印字先頭行ＴＬ
か算出される。そして、頁メモリ９ｂの各行のビットブ
タをラインバッファ９ｃを介して印字部１３へ送信する
過程において、頁メモリ９ｂの先頭行１がら印字部分２
の印字先頭行ＴＬまての前記空白部分３ａに対応する各
行のデータは読出されてラインバッファ９ｃへ格納され
ることはない。

したがって、空白部分３ａに対応する各行のデータの読
出動作および格納動作が省略されるので、空白部分３ａ
が存在する場合における全体の印字速度が上昇する。

第７図は本発明の他の実施例の印字装置を示すブロック
図である。この実施例の印字装置は、第１１図に示すよ
うに、用紙１の下側に空白部分３ｂが存在する場合の印
字速度を向上させる機能を有する。なお、第２図と同一
部分に同一符号が付しである。

この実施例においては、ＲＡＭｇ内に先の実施例におけ
る印字先頭行メモリ８ａの代りに、印字終了行メモリ８
ｃが形成されている。この印字終了行メモリ８ｃに記憶
される印字終了行ＥＬは、第１１図における印字部分２
の印字終了行を示す。

そして、頁メモリ９ｂに印字データ１５が全く格納され
ていない初期状態においては、先頭行を示す１に初期設
定されている。

そして、第８図に示すように、第４図のＰ３の現在の先
頭行Ｌｔを求める代わりに、Ｐ５にて現在の終了行Ｌｅ
を算出する。すなわち、第１図において、頁メモリ９ｂ
の先頭アドレスＡＤＳと印字データ１５の終了アドレス
ＡＤ２とから終了アドレスＡＤ２が含まれる行番号で示
される現在の終了行Ｌｅを算出する。そして、この現在
の終了行Ｌｅが印字終了行メモリ８Ｃの印字終了行ＥＬ
より大きい場合のみ、印字終了行メモリ８ｃの印字終了
行ＥＬを現在の終了行Ｌｃに書替える。

しかして、頁メモリ８ｂに用紙１枚分の全印字データ（
ビットデータ）が格納された時点においては、印字終了
行メモリ８Ｃに第１１図の印字部分２の印字終了行ＥＬ
が記憶されることになる。

そして、印字部１３からＣＰＵ５へ印字割込信号が印加
されると、第９図に示す印字割込処理を実行する。すな
わち、Ｐ６にて印字行カウンタ８ｂの印字行ＰＬが前記
印字終了行メモリ８ｃの印字終了行ＥＬに１を加算した
行（ＥＬ＋１）以下であれば、印字行ＰＬの指定する行
のビットデータを頁メモリ９ｂから読出してラインバッ
ファ９ｃへ格納する。

なお、印字行ＰＬが印字最終行ＥＬの次の行（ＥＬ＋１
）に達した場合においても、その行のビットデータをラ
インバッファ９ｃへ格納するのは、ラインバッファ９ｃ
ヘスペースに対応するビットデータを格納して、ライン
バッファ９ｃをクリア状態にするためである。

しかして、印字行ＰＬが（ＥＬ＋１）を越えた場合は、
頁メモリ９ｂの該当行のデータを読出さない。この場合
、クリア状態のラインバッファ９ｃのデータがハート的
に印字部１３へ送信される。

よって、（ＥＬ＋２）行ｌ」から最終行Ｙまでに存在す
る各行のビットデータか頁メモリ９ｂから読出されるこ
とか省略される。したかって、第１１図に示すような用
紙１の下側に空白部分３ｂか存在する場合における印字
速度が大幅に向上する。

なお、本発明は上述した２つの実施例に限定されるもの
ではない。例えば上記２つの実施例の各機能を１つの印
字装置に組込むことも＋Ｊ能である。

［発明の効果］以上説明したように、本発明の印字装置によれば、用紙
上における印字先頭行又は印字終了行を検出して、頁メ
モリ内における上側の空白部分又は下側の空白部分に対
応する各行のデータを読出すことを省略している。した
かって、その読出動作に要する時間が短縮されるので、
上側空白部分又は下側空白部分か存在する場合における
全体の印字速度を大幅に向上できる。

【図面の簡単な説明】

第１図乃至第６図は本発明の一実施例に係わる印字装置
を示すものであり、第１図は頁メモリを示す図、第２図
は概略構成を示すブロック図、第３図乃至第６図は動作
を示す流れ図であり、第７図は本発明の他の実施例に係
わる印字装置を示すブロック図、第８図および第９図は
同実施例の動作を示す流れ図、第１０図および第１１図
は用紙の印字フォーマットを示す図である。１・・・用紙、２・・・印字部分、３ａ、３ｂ・・・空
白部分、５・・ＣＰＵ、８ａ・・・印字先頭行メモリ、
８ｂ・・・印字行カウンタ、８ｃ・・・印字終了行メモ
リ、９ａ・・・受信バッファ、９ｂ・・・頁メモリ、９
ｃ・・・ラインバッファ、１３・・・印字部。出願人代理人　弁理士　鈴江武彦第図

Claims

【特許請求の範囲】

（１）１枚の用紙に印字すべき１頁分のビットデータを
記憶可能な頁メモリを有し、外部から順次入力される印
字データを前記頁メモリにビットデータに展開して格納
していき、この頁メモリに前記１枚の用紙に印字出力す
べき全ビットデータが記憶されると、頁メモリに記憶さ
れたデータを１行分ずつ読出し、印字部へ送出して前記
用紙へ順次印字出力していく印字装置において、前記頁メモリの先頭アドレスと前記印字出力すべき用紙
１枚分の全ビットデータの先頭アドレスとから、前記用
紙上における印字先頭行を算出する印字先頭行算出手段
と、前記頁メモリ内における先頭行から前記印字先頭行
までの各行のデータに対する前記読出動作を省略するデ
ータ処理省略手段とを備えた印字装置。
（２）１枚の用紙に印字すべき１頁分のビットデータを
記憶可能な頁メモリを有し、外部から順次入力される印
字データを前記頁メモリにビットデータに展開して格納
していき、この頁メモリに前記１枚の用紙に印字出力す
べき全ビットデータが記憶されると、頁メモリに記憶さ
れたデータを１行分ずつ読出し、印字部へ送出して前記
用紙へ順次印字出力していく印字装置において、前記頁メモリの先頭アドレスと前記印字出力すべき用紙
１枚分の全ビットデータの終了アドレスとから、前記用
紙上における印字終了行を算出する印字終了行算出手段
と、前記頁メモリ内における前記印字終了行から前記印
字メモリ内の最終行までの各行のデータに対する前記読
出動作を省略するデータ処理省略手段とを備えた印字装
置。