JPH02112006A - 電圧出力回路 - Google Patents
電圧出力回路Info
- Publication number
- JPH02112006A JPH02112006A JP26568888A JP26568888A JPH02112006A JP H02112006 A JPH02112006 A JP H02112006A JP 26568888 A JP26568888 A JP 26568888A JP 26568888 A JP26568888 A JP 26568888A JP H02112006 A JPH02112006 A JP H02112006A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- resistor
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006328 Styrofoam Polymers 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000008261 styrofoam Substances 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は電圧出力回路のセトリング特性の改善に関する
ものである。
ものである。
〈従来の技術〉
設定した値の電圧を負荷に加える回路（本発明で言う電
圧出力回路）は、各種電気機器に用いられている。この
ような電圧出力回路は、一般に設定電圧Ｖ「を増幅（本
明細書において増幅とは増幅率１以下も含む）し、これ
を負荷に加えると同時に、負荷に加えられている実際の
電圧ｖＯを帰還して、ｖＯが所望の値となるように制御
している。
圧出力回路）は、各種電気機器に用いられている。この
ような電圧出力回路は、一般に設定電圧Ｖ「を増幅（本
明細書において増幅とは増幅率１以下も含む）し、これ
を負荷に加えると同時に、負荷に加えられている実際の
電圧ｖＯを帰還して、ｖＯが所望の値となるように制御
している。
第５図に従来の電圧出力回路を示す、同図の回路は、設
定器１から設定電圧Ｖ「を出力し、抵抗ｒを介して演算
増幅器（以下、単に増幅器と言う）旧の反転入力端子に
加えている。増幅器ｕ１の入出力間には積分用コンデン
サＣが接続されており、また非反転入力端子はアース電
位に接続されている。この増幅器ｕ１の出力は伝送路３
を介して負荷２に加えられる。この負荷２に加えられる
出力電圧ｖＯが所望の値にあるか否かを検出する抵抗Ｒ
が図に示すように出力端と増幅器ｕ１の反転入力端子間
に接続され帰還系を形成している。
定器１から設定電圧Ｖ「を出力し、抵抗ｒを介して演算
増幅器（以下、単に増幅器と言う）旧の反転入力端子に
加えている。増幅器ｕ１の入出力間には積分用コンデン
サＣが接続されており、また非反転入力端子はアース電
位に接続されている。この増幅器ｕ１の出力は伝送路３
を介して負荷２に加えられる。この負荷２に加えられる
出力電圧ｖＯが所望の値にあるか否かを検出する抵抗Ｒ
が図に示すように出力端と増幅器ｕ１の反転入力端子間
に接続され帰還系を形成している。
同図の回路は、設定電圧Ｖ「により抵抗ｒに流れる電流
と、出力電圧ｖＯにより抵抗Ｒに流れる電流とを比較し
、その誤差を積分回路（増幅器ｕ１とコンデンサＣ）で
積分し、これを負荷２に加えている。
と、出力電圧ｖＯにより抵抗Ｒに流れる電流とを比較し
、その誤差を積分回路（増幅器ｕ１とコンデンサＣ）で
積分し、これを負荷２に加えている。
帰還系を有した増幅器は高精度であるが、容量性の負荷
を接続したり、長い伝送路を接続した場合には、帰還信
号の位相遅れにより高周波領域で異常発振を生じる場合
がある。
を接続したり、長い伝送路を接続した場合には、帰還信
号の位相遅れにより高周波領域で異常発振を生じる場合
がある。
しかし第５図の回路は、位相遅れの少ない増幅８旧の出
力端信号（この増幅器ｕ１の出力端信号は伝送路３と負
荷２による位相遅れを含んでいない）をコンデンサＣに
より直接帰還しているので異常発振をすることなく安定
な動作を行うことができる。
力端信号（この増幅器ｕ１の出力端信号は伝送路３と負
荷２による位相遅れを含んでいない）をコンデンサＣに
より直接帰還しているので異常発振をすることなく安定
な動作を行うことができる。
〈発明が解決しようとする課題〉
以上のような従来の電圧出力回路は設定電圧Ｖｒを変化
させた時、出力電圧ｖＯの値が所望のレベルに到達する
まで長時間かかる課題がある。その理由は、コンデンサ
Ｃの電圧は、時定数τ＝Ｃ−Ｒで変化するため、この時
定数τ以上の高速化を行うことができないためである。
させた時、出力電圧ｖＯの値が所望のレベルに到達する
まで長時間かかる課題がある。その理由は、コンデンサ
Ｃの電圧は、時定数τ＝Ｃ−Ｒで変化するため、この時
定数τ以上の高速化を行うことができないためである。
更に、第５図の実際の回路は、この時定数以上に応答が
悪い、これを第６図と第７図を参照しながら説明する。
悪い、これを第６図と第７図を参照しながら説明する。
第５図の積分用コンデンサＣには、出力電圧ν０が定常
的に加わっている。即ち、設定電圧Ｖｒを変化させると
、出力電圧ｖＯもこれに連れて変化する。ここで、第７
図の実線（イ）で示すように理想的には出力電圧ν０の
応答は、Ｒ−ｃで決定される１次応答で安定する（ｃ：
コンデンサ容量、Ｒ：帰還抵抗Ｒの値）。
的に加わっている。即ち、設定電圧Ｖｒを変化させると
、出力電圧ｖＯもこれに連れて変化する。ここで、第７
図の実線（イ）で示すように理想的には出力電圧ν０の
応答は、Ｒ−ｃで決定される１次応答で安定する（ｃ：
コンデンサ容量、Ｒ：帰還抵抗Ｒの値）。
しかし、コンデンサＣには誘電吸収現象があり、時定数
τ＝Ｒ−ｃとすると、実際の応答は第７図（０）で示す
ように１０τを越えるようなレベルまでへのセトリング
は非常に悪くなる。説明を加える。第６図（Ａ）は理想
的なコンデンサＣＡを示す図であり、第６図（Ｂ）は実
際のコンデンサＣの等価回路を示す図である。第６図Ｃ
Ｂ）の（イ）部を充放電するのに時間が多くかかる。
τ＝Ｒ−ｃとすると、実際の応答は第７図（０）で示す
ように１０τを越えるようなレベルまでへのセトリング
は非常に悪くなる。説明を加える。第６図（Ａ）は理想
的なコンデンサＣＡを示す図であり、第６図（Ｂ）は実
際のコンデンサＣの等価回路を示す図である。第６図Ｃ
Ｂ）の（イ）部を充放電するのに時間が多くかかる。
スチロールやガラスを使用した吸収現象の非常に少ない
コンデンサを用いればセトリングを改善できるが、この
ようなコンデンサは高価である。
コンデンサを用いればセトリングを改善できるが、この
ようなコンデンサは高価である。
そこで考えられたのが第３図の回路である。第３図の回
路は第５図の積分コンデンサＣに直列に抵抗Ｒ°を挿入
したものである。そしてこの日“の値を大きくしていけ
ば、高速セトリングを行うことができるが（即ち、抵抗
１じ＝ψとすればコンデンサＣは切離され増幅器Ｕ１の
応答と同じ）、コンデンサＣを介して位相補償している
帰還信号が少なくなるため、上述した高周波領域での発
振という別の問題が発生する。従って、抵抗Ｒ°の作用
のみで高速性を実現しようとすると安定性が犠牲となる
。
路は第５図の積分コンデンサＣに直列に抵抗Ｒ°を挿入
したものである。そしてこの日“の値を大きくしていけ
ば、高速セトリングを行うことができるが（即ち、抵抗
１じ＝ψとすればコンデンサＣは切離され増幅器Ｕ１の
応答と同じ）、コンデンサＣを介して位相補償している
帰還信号が少なくなるため、上述した高周波領域での発
振という別の問題が発生する。従って、抵抗Ｒ°の作用
のみで高速性を実現しようとすると安定性が犠牲となる
。
本発明の目的は、安定性を犠牲にすることなくローコス
トでかつ短時間の内に高精度にセトリングする電圧出力
回路を提供することである。
トでかつ短時間の内に高精度にセトリングする電圧出力
回路を提供することである。
く課題を解決するための手段〉
本発明は、上記課題を解決するために
演算増幅器から負荷に電圧を加える回路において、
設定電圧をこの演算増幅器の反転入力端子に導入する第
１抵抗（ｒ）と、 演算増幅器の反転入力端子に一端が接続され他端が第２
抵抗（Ｒｏ）を介して演算増幅器の出力端子に接続され
るコンデンサと、 負荷における受電端と演算増幅器の反転入力端子間に接
続された第３抵抗（Ｒ）と、 前記設定電圧を前記コンデンサと第２抵抗（Ｒｏ）の接
続点に導く第４抵抗（ｒ°）と、 を備えコンデンサの両端の電位が等しくなるように第１
〜第４抵抗の値を定めたものである。
１抵抗（ｒ）と、 演算増幅器の反転入力端子に一端が接続され他端が第２
抵抗（Ｒｏ）を介して演算増幅器の出力端子に接続され
るコンデンサと、 負荷における受電端と演算増幅器の反転入力端子間に接
続された第３抵抗（Ｒ）と、 前記設定電圧を前記コンデンサと第２抵抗（Ｒｏ）の接
続点に導く第４抵抗（ｒ°）と、 を備えコンデンサの両端の電位が等しくなるように第１
〜第４抵抗の値を定めたものである。
〈作用〉
本発明では増幅器の帰還回路に設けたコンデンサの両端
の電位が等しくなるように第１〜第４抵抗の値を定めて
いる。従って、コンデンサに電圧が加わらず増幅器ｕ１
の応答と同じスピードを得ることができる。
の電位が等しくなるように第１〜第４抵抗の値を定めて
いる。従って、コンデンサに電圧が加わらず増幅器ｕ１
の応答と同じスピードを得ることができる。
〈実施例〉
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明に係る電圧出力回路の一実施例を示す図
、第２図は第１図回路のセトリング特性を示す図である
。
、第２図は第１図回路のセトリング特性を示す図である
。
第１図が第３図と異なる点は、設定電圧Ｖｒをコンデン
サＣと抵抗Ｒ°の接続点に導く抵抗「°を設けた点であ
る。そして、第１図に示す各低層が（１）式の関係とな
るように定められている。
サＣと抵抗Ｒ°の接続点に導く抵抗「°を設けた点であ
る。そして、第１図に示す各低層が（１）式の関係とな
るように定められている。
Ｒ／ ｒ ＝ Ｒ’／ ｒ’
（１）他の同一構成素子については第３図と同じ番
号を付している。なお、抵抗Ｒ°は第３図と同じ素子番
号であり、同じような接続関係になっているが、その作
用は後述するように第３図と異なる。
（１）他の同一構成素子については第３図と同じ番
号を付している。なお、抵抗Ｒ°は第３図と同じ素子番
号であり、同じような接続関係になっているが、その作
用は後述するように第３図と異なる。
第１図において、出力電圧、即ち負荷２における受電端
の電圧ｖＯは（２）式で表わされる。
の電圧ｖＯは（２）式で表わされる。
ＶＯ＝ −（Ｒ／ ｒ ） Ｖｒ
（２）第１図の電圧フィードバック系の等価回路を
第８図に示す、同図において、ｒｏは増幅器υ１の出力
インピーダンスである。
（２）第１図の電圧フィードバック系の等価回路を
第８図に示す、同図において、ｒｏは増幅器υ１の出力
インピーダンスである。
第１図回路は、負荷２及びまたは伝送路３による信号の
位相回転（位相遅れ）により帰還抵抗Ｒからの信号の位
相が遅れ、高周波領域での異常発振を押えるため、コン
デンサＣと抵抗Ｒ°を用いて位相補償を行っている。即
ち、安定なフィードバック系が成立するように抵抗Ｒ，
Ｒ’とコンデンサＣの値を決定しである。このような位
相補償は、従来回路（第３図、第５図）でも行なわれて
おり、目新しいものではない。
位相回転（位相遅れ）により帰還抵抗Ｒからの信号の位
相が遅れ、高周波領域での異常発振を押えるため、コン
デンサＣと抵抗Ｒ°を用いて位相補償を行っている。即
ち、安定なフィードバック系が成立するように抵抗Ｒ，
Ｒ’とコンデンサＣの値を決定しである。このような位
相補償は、従来回路（第３図、第５図）でも行なわれて
おり、目新しいものではない。
なお、第１図の抵抗Ｒ゛の作用は第３図に示す抵抗Ｒ゛
の作用と異なり、この抵抗Ｒ°の作用のみで高速性を実
現するものでなく、コンデンサＣの両端の電位が等しく
なるようにするため（従ってコンデンサＣの誘電吸収現
象が生じない） 、（＋）式の関係を満たす要素として
作用している。
の作用と異なり、この抵抗Ｒ°の作用のみで高速性を実
現するものでなく、コンデンサＣの両端の電位が等しく
なるようにするため（従ってコンデンサＣの誘電吸収現
象が生じない） 、（＋）式の関係を満たす要素として
作用している。
第８図より本発明で新たに付加した抵抗ｒ゛は、Ｒ’／
ｒ’の比を大きくとらなければフィードバック系の安定
に影響しないことが分る。その理由は、Ｒ’／ｒ’の比
を大きくすると抵抗Ｒ°とコンデンサＣを通ってフィー
ドバックされる信号が少なくなり安定性に影響するから
である。Ｒ’／ｒ’の比を具体的にどのように定めるか
は、使用する増幅８旧の特性、負荷２の特性等を勘案し
て定める設計的事項であるなめここではその説明を省略
する。
ｒ’の比を大きくとらなければフィードバック系の安定
に影響しないことが分る。その理由は、Ｒ’／ｒ’の比
を大きくすると抵抗Ｒ°とコンデンサＣを通ってフィー
ドバックされる信号が少なくなり安定性に影響するから
である。Ｒ’／ｒ’の比を具体的にどのように定めるか
は、使用する増幅８旧の特性、負荷２の特性等を勘案し
て定める設計的事項であるなめここではその説明を省略
する。
第１図回路では、以下に説明する如くコンデンサＣの両
端の電位が等しくなるように設定しているので、出力電
圧ｖＯの変化によるコンデンサの充放電がない、またコ
ンデンサＣの誘電吸収現象は発生しない。
端の電位が等しくなるように設定しているので、出力電
圧ｖＯの変化によるコンデンサの充放電がない、またコ
ンデンサＣの誘電吸収現象は発生しない。
第１図ＰＡ点の電圧をｖＡとすると、
ＶＡ ＝ （νｒ／ｒ’ ＋ＶＯ／Ｒ’ ） −（
ｒ’／／Ｒ’） （３）＝ Ｏｖ
（５）コンデンサＣの
他＃（点ＰＡと反対ＩＩＩＩ端子）は、仮想接地電位で
あるためＯｖである。従ってコンデンサＣの両端の電位
は等しい。
ｒ’／／Ｒ’） （３）＝ Ｏｖ
（５）コンデンサＣの
他＃（点ＰＡと反対ＩＩＩＩ端子）は、仮想接地電位で
あるためＯｖである。従ってコンデンサＣの両端の電位
は等しい。
第２図と第４図を用いて本発明による特性と、従来例と
の比較説明を行う、従来例（第３図）では設定電圧Ｖ「
が第４図の実線のように、例えばΔｖｒずつ変化すると
、出力電圧ｖＯは一点鎖線の（ｂ）部に示す如く、まず
抵抗Ｒ゛の作用によりステップ状に変化しく増幅器ｕ１
の応答速度で変化）、その後、時定数τ＝Ｃ・（Ｒ＋Ｒ
’ ）で最終値−（Ｒ／ｒ）Ｖｒを自損して変化する。
の比較説明を行う、従来例（第３図）では設定電圧Ｖ「
が第４図の実線のように、例えばΔｖｒずつ変化すると
、出力電圧ｖＯは一点鎖線の（ｂ）部に示す如く、まず
抵抗Ｒ゛の作用によりステップ状に変化しく増幅器ｕ１
の応答速度で変化）、その後、時定数τ＝Ｃ・（Ｒ＋Ｒ
’ ）で最終値−（Ｒ／ｒ）Ｖｒを自損して変化する。
この（ｂ）部の値は、−ΔＶｒ・ （Ｒ／／Ｒ’） ／
ｒである。
ｒである。
なお、抵抗Ｒ°がない第５図の回路では、第４図の点線
（ａ）の応答となる。このときの時定数τはτ＝ｃ−Ｒ
である。
（ａ）の応答となる。このときの時定数τはτ＝ｃ−Ｒ
である。
一方、本発明においては設定電圧Ｖｒがステップ状に変
化しても、第２図に示す如く出力電圧ＶＯは増幅器ｕ１
の応答速度と等しい（非常に高速）速度で変化する。
化しても、第２図に示す如く出力電圧ＶＯは増幅器ｕ１
の応答速度と等しい（非常に高速）速度で変化する。
く本発明の効果〉
以上述べたように本発明によればコンデンサＣへ出力電
圧ｖＯに応じた電圧が定常的に加わることがない、従っ
て、出力電圧ｖＯの変化に伴うコンデンサＣの充放電が
ない、その結果、コンデンサの充放電時間（τ）で決ま
る電圧セトリング時間が非常に短くなる。またコンデン
サの誘電吸収現象によるτの増加によるセトリングの遅
れもなくなる。
圧ｖＯに応じた電圧が定常的に加わることがない、従っ
て、出力電圧ｖＯの変化に伴うコンデンサＣの充放電が
ない、その結果、コンデンサの充放電時間（τ）で決ま
る電圧セトリング時間が非常に短くなる。またコンデン
サの誘電吸収現象によるτの増加によるセトリングの遅
れもなくなる。
第１図は本発明に係る電圧出力回路の一実施例を示す図
、第２図は第１図回路のセトリング特性を示す図、第３
図と第５図は従来例を示す図、第４図は従来例のセトリ
ング特性を示す図、第６図と第７図は誘電吸収現象を説
明する図、第８図は本発明の回路の電圧フィードバック
系の等価回路を示す図である。 Ｒ，Ｒ’、 ｒ、 ｒ’・・・抵抗、Ｃ・・・コンデン
サ、ｕｌ・・・増幅器。 第 図 第 図 ＶＯ，ｆｌｌｆＪＵＬ Ｗ餞足電瓜
、第２図は第１図回路のセトリング特性を示す図、第３
図と第５図は従来例を示す図、第４図は従来例のセトリ
ング特性を示す図、第６図と第７図は誘電吸収現象を説
明する図、第８図は本発明の回路の電圧フィードバック
系の等価回路を示す図である。 Ｒ，Ｒ’、 ｒ、 ｒ’・・・抵抗、Ｃ・・・コンデン
サ、ｕｌ・・・増幅器。 第 図 第 図 ＶＯ，ｆｌｌｆＪＵＬ Ｗ餞足電瓜
Claims (1)
- 【特許請求の範囲】 演算増幅器から負荷に電圧を加える回路において、 設定電圧をこの演算増幅器の反転入力端子に導入する第
１抵抗（ｒ）と、 演算増幅器の反転入力端子に一端が接続され他端が第２
抵抗（Ｒ′）を介して演算増幅器の出力端子に接続され
るコンデンサと、 負荷における受電端と演算増幅器の反転入力端子間に接
続された第３抵抗（Ｒ）と、 前記設定電圧を前記コンデンサと第２抵抗（Ｒ′）の接
続点に導く第４抵抗（ｒ′）と、 を備えコンデンサの両端の電位が等しくなるように第１
〜第４抵抗の値を定めた電圧出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63265688A JP2542245B2 (ja) | 1988-10-21 | 1988-10-21 | 電圧出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63265688A JP2542245B2 (ja) | 1988-10-21 | 1988-10-21 | 電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02112006A true JPH02112006A (ja) | 1990-04-24 |
| JP2542245B2 JP2542245B2 (ja) | 1996-10-09 |
Family
ID=17420622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63265688A Expired - Lifetime JP2542245B2 (ja) | 1988-10-21 | 1988-10-21 | 電圧出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542245B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10974297B2 (en) | 2015-07-31 | 2021-04-13 | Sms Group Gmbh | Rolling stand for the rolling of rolling stock |
-
1988
- 1988-10-21 JP JP63265688A patent/JP2542245B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10974297B2 (en) | 2015-07-31 | 2021-04-13 | Sms Group Gmbh | Rolling stand for the rolling of rolling stock |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2542245B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3946328A (en) | Functionally tunable active filter | |
| JP3791767B2 (ja) | フライングキャパシタ式電圧検出回路 | |
| JPS60500395A (ja) | 同調可能なアクテイブ・フイルタ | |
| EP1632779A1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| US7956588B2 (en) | Voltage regulator | |
| US5053697A (en) | Input circuit for an electrical energy meter | |
| JPS60254815A (ja) | フイルタ装置 | |
| CN112083212B (zh) | 电流传感器及其频率补偿方法 | |
| JPH02174414A (ja) | 半導体集積回路装置 | |
| JPH02112006A (ja) | 電圧出力回路 | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| CN113890504A (zh) | 振动传感器信号调理电路拓扑结构 | |
| JP2001195139A (ja) | 定電圧電源回路および定電圧電源回路基板 | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| US5243548A (en) | Integratable circuit configuration with an analog network | |
| JPH0241934Y2 (ja) | ||
| US9013221B2 (en) | Low-voltage differential signal receiver circuitry | |
| US20130021097A1 (en) | Inductive-Element Feedback-Loop Compensator | |
| US7135920B2 (en) | Method and circuit for facilitating control of AC coupling in an amplifier circuit | |
| JP2997527B2 (ja) | 対地電圧検出回路 | |
| CN211928006U (zh) | 一种带有数字式校正功能的交流电压传感器信号调理电路 | |
| JP2002100962A (ja) | 周波数特性調整回路 | |
| US6650179B2 (en) | Integrated error amplifier | |
| US5290991A (en) | Adjustment process of an electronic trip device | |
| JP2605188Y2 (ja) | 電圧制御型水晶発振器 |