JPH02109185A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH02109185A JPH02109185A JP63262174A JP26217488A JPH02109185A JP H02109185 A JPH02109185 A JP H02109185A JP 63262174 A JP63262174 A JP 63262174A JP 26217488 A JP26217488 A JP 26217488A JP H02109185 A JPH02109185 A JP H02109185A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- memory
- central processing
- processing unit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 8
- 239000000470 constituent Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明はタイマ機能を有するワンチップ・マイクロプロ
センサに関し、 マイクロプロセッサを構成するデツプの面積を格別に増
大させることなく、低消費電力状態で長時間を計測でき
るタイマを提供することを目的とし、 複数動作モードを持つ中央処理装置と、該中央処理装置
（２）に対し割込機能を持つ時計カウンタと、通常動作
を行うカウンタ、及びデータ退避用のメモリで構成され
るマイクロプロセッサにおいて、通常動作時には独立し
て動作する時計カウンタとカウンタが、時計機能だけが
動作するモードに切換えた時に、メモリに退避しておい
たデータをカウンタにロードし、時計カウンタとカウン
タを連結して長周期のカウンタを構成し、通常動作時に
切換えた時、利用していたカウンタの内容をメモリに退
避させることで構成する。
センサに関し、 マイクロプロセッサを構成するデツプの面積を格別に増
大させることなく、低消費電力状態で長時間を計測でき
るタイマを提供することを目的とし、 複数動作モードを持つ中央処理装置と、該中央処理装置
（２）に対し割込機能を持つ時計カウンタと、通常動作
を行うカウンタ、及びデータ退避用のメモリで構成され
るマイクロプロセッサにおいて、通常動作時には独立し
て動作する時計カウンタとカウンタが、時計機能だけが
動作するモードに切換えた時に、メモリに退避しておい
たデータをカウンタにロードし、時計カウンタとカウン
タを連結して長周期のカウンタを構成し、通常動作時に
切換えた時、利用していたカウンタの内容をメモリに退
避させることで構成する。
［産業上の利用分野］
本発明はタイマ機能を有するワンチップ・マイクロプロ
セッサに関する。
セッサに関する。
従来、クロックを複数段カウンタに入力し、カウンタ出
力が中央処理装置に割込みをかりるまでの時間を計測す
るタイマが知られている。このときタイマについて長時
間用とするためには、カウンタの段数を多くする必要が
ある。しかしワンチップ・マイクロプロセッサとするた
めには力うンク段数を増加することに制限が生じるので
、その課題を解決する新しい手段を開発することが要望
されている。
力が中央処理装置に割込みをかりるまでの時間を計測す
るタイマが知られている。このときタイマについて長時
間用とするためには、カウンタの段数を多くする必要が
ある。しかしワンチップ・マイクロプロセッサとするた
めには力うンク段数を増加することに制限が生じるので
、その課題を解決する新しい手段を開発することが要望
されている。
［従来の技術］
第３図は従来のタイマ構成を示す図である。第３図にお
いて、１はワンチップ・マイクロブ１：Ｊセッサで少な
くとも中央処理装置２とメモリ３とを具備している。４
はクロックのカウンタ、５はクロック発注器を示す。カ
ウンタ４はフリソプフＵノブなどのパルス計数段を複数
縦続接続し、クロック発生器５からのクロックが印加さ
れたとき、計数段を接続した数を２の階乗数だけ計数し
たとすると、６と示ず中央処理装置２の割込め信号端子
に出力信号が印加される。例えばクロック発生器５の繰
り返し周期を３２．７６８ ｋ ｆｉｚ、カウンタ４を
１５段とし、当初のクロック印加から１秒経過すれば、
カウンタ４はその出力を割込の信号端子６に印加できる
。中央処理装置２はこの割込み信号を受は所定のデータ
処理を開始する。そのためカウンタ４とマイクロプロセ
ッサ１によりタイマが構成される。なお、このとき中央
処理装置２の処理としては割込み信号を受けたことをメ
モリ３に対し確認データとして格納し、次の割込み信号
を受信する毎にメモリ３のデータを＋１して行くことが
良い。このときメモリ３の容量が大きければ、メモリ内
の格納データを読出して見ると長時間タイマを構成する
ことが出来る。
いて、１はワンチップ・マイクロブ１：Ｊセッサで少な
くとも中央処理装置２とメモリ３とを具備している。４
はクロックのカウンタ、５はクロック発注器を示す。カ
ウンタ４はフリソプフＵノブなどのパルス計数段を複数
縦続接続し、クロック発生器５からのクロックが印加さ
れたとき、計数段を接続した数を２の階乗数だけ計数し
たとすると、６と示ず中央処理装置２の割込め信号端子
に出力信号が印加される。例えばクロック発生器５の繰
り返し周期を３２．７６８ ｋ ｆｉｚ、カウンタ４を
１５段とし、当初のクロック印加から１秒経過すれば、
カウンタ４はその出力を割込の信号端子６に印加できる
。中央処理装置２はこの割込み信号を受は所定のデータ
処理を開始する。そのためカウンタ４とマイクロプロセ
ッサ１によりタイマが構成される。なお、このとき中央
処理装置２の処理としては割込み信号を受けたことをメ
モリ３に対し確認データとして格納し、次の割込み信号
を受信する毎にメモリ３のデータを＋１して行くことが
良い。このときメモリ３の容量が大きければ、メモリ内
の格納データを読出して見ると長時間タイマを構成する
ことが出来る。
［発明が解決しようとする課題］
第３図によりタイマ動作を長時間用とするための手段と
して、クロック発生器５の繰り返し周期をより遅くする
か、カウンタ４の段数を多段とすることが考えられる。
して、クロック発生器５の繰り返し周期をより遅くする
か、カウンタ４の段数を多段とすることが考えられる。
クロック発生器５により発生されるクロックの繰り返し
周期を遅くすると、万一カウンタ４の計数に誤動作が生
じるとき計数誤差が大きくなるので得策ではなく、カウ
ンタ４の段数を多くすることが良い。しかしマイクロプ
ロセッサ１のように小サイズ・低価格とすることが希望
されるとき、カウンタをマイクロプロセッサに組込み、
多段カウンタを構成することはマイクロプロセッサの設
計製作上限界がある。またメモリ３を利用して中央処理
装置２への割込み信号回数を格納して行くことは中央処
理装置２が計時タイマとしてのみ使用されることで、無
駄な電力を消費していることとなる。
周期を遅くすると、万一カウンタ４の計数に誤動作が生
じるとき計数誤差が大きくなるので得策ではなく、カウ
ンタ４の段数を多くすることが良い。しかしマイクロプ
ロセッサ１のように小サイズ・低価格とすることが希望
されるとき、カウンタをマイクロプロセッサに組込み、
多段カウンタを構成することはマイクロプロセッサの設
計製作上限界がある。またメモリ３を利用して中央処理
装置２への割込み信号回数を格納して行くことは中央処
理装置２が計時タイマとしてのみ使用されることで、無
駄な電力を消費していることとなる。
本発明の目的は前述の欠点を改善し、マイクロプロセッ
サを構成するチップの面積を格別増大させることなく、
低消費電力状態で長時間を計測できるタイマを提供する
ことにある。
サを構成するチップの面積を格別増大させることなく、
低消費電力状態で長時間を計測できるタイマを提供する
ことにある。
［課題を解決するだめの手段］
第１図は本発明の原理構成を示す図である。第１図にお
いて、１はワンチップ・マイクロプロセッサ、２は中央
処理装置、３はメモリ、４は複数段カウンタ、５はりＤ
、、り発生器、７は中央処理装置の通常動作時に周辺
機器動作用のカウンタ、８は８１数動作のためカウンタ
４と７をシリアル接続することを示す接続線である。
いて、１はワンチップ・マイクロプロセッサ、２は中央
処理装置、３はメモリ、４は複数段カウンタ、５はりＤ
、、り発生器、７は中央処理装置の通常動作時に周辺
機器動作用のカウンタ、８は８１数動作のためカウンタ
４と７をシリアル接続することを示す接続線である。
複数動作モードを持つ中央処理袋Ｗ２と、該中央処理装
置２に対し割込機能を持つ時計カウンタ４と、通常動作
を行うカウンタ７、及びデータ退避用のメモリ３で構成
されるマイクロプロセッサにおいて、本発明は下記の構
成としている。即ち、通常動作時には独立して動作する
時計カウンタ４とカウンタ７が、時計機能だけが動作す
るモードに切換えた時に、メモリ３に退避しておいたデ
ータをカウンタ７にロードし、時計カウンタ４とカウン
タ７を連結して長周期のカウンタを構成し、通常動作時
に切換えた時、利用していたカウンタ７の内容をメモリ
３に退避させて構成したことである。
置２に対し割込機能を持つ時計カウンタ４と、通常動作
を行うカウンタ７、及びデータ退避用のメモリ３で構成
されるマイクロプロセッサにおいて、本発明は下記の構
成としている。即ち、通常動作時には独立して動作する
時計カウンタ４とカウンタ７が、時計機能だけが動作す
るモードに切換えた時に、メモリ３に退避しておいたデ
ータをカウンタ７にロードし、時計カウンタ４とカウン
タ７を連結して長周期のカウンタを構成し、通常動作時
に切換えた時、利用していたカウンタ７の内容をメモリ
３に退避させて構成したことである。
「作用］
タイマ動作を開始するとき、従来と同様にクロツク発生
器５から複数段カウンタ４にクロックを入力し、４数す
る。所定段数のカウンタ４が計数し終わると、中央処理
装置２に割込み入力信号を入力する。破線は以りの動作
において信号 ブタの流れを示している。次に本発明に
よる長時１ｉｊｌタイマとして動作させるときは、中央
処理装置２の動作によりカウンタ４と７との間を接続線
８のように接続し、カウンタ４と中央処理装置２との接
続は遮断する。中央処理装置２ばスリーブ状態に入り、
電力消費は微小となる。りＤ ツク発生器５からのクロ
ックは複数段カウンタ４に入り計数し終わったとき、そ
の出力信号を接続ｖＡ８によりカウンタ７に入力させる
から、カウンタ７はカウンタ４の出力が生じたときに新
たなりロックとして計数する。そのため複数段カウンタ
４とカウンタ７の構成段数は加算され、例えば３５段の
ような長大カウンタも容易に構成することが出来る。
器５から複数段カウンタ４にクロックを入力し、４数す
る。所定段数のカウンタ４が計数し終わると、中央処理
装置２に割込み入力信号を入力する。破線は以りの動作
において信号 ブタの流れを示している。次に本発明に
よる長時１ｉｊｌタイマとして動作させるときは、中央
処理装置２の動作によりカウンタ４と７との間を接続線
８のように接続し、カウンタ４と中央処理装置２との接
続は遮断する。中央処理装置２ばスリーブ状態に入り、
電力消費は微小となる。りＤ ツク発生器５からのクロ
ックは複数段カウンタ４に入り計数し終わったとき、そ
の出力信号を接続ｖＡ８によりカウンタ７に入力させる
から、カウンタ７はカウンタ４の出力が生じたときに新
たなりロックとして計数する。そのため複数段カウンタ
４とカウンタ７の構成段数は加算され、例えば３５段の
ような長大カウンタも容易に構成することが出来る。
〔実施例］
第２図は本発明の実施例の構成を示す図である。
第２図において、７１．７２はカウンタ７を分割して示
すもので、例えば第１カウンタ７は２１段、第２カウン
タ７２は８段とする。８］、、８２．８３は接続線８を
分割して示すもの、９１．９２は切換セレクタを示し、
他の第１図と同一の符号は同様のものを示す。「１」実
処理装置２が通常のブタ処理用に動作しているときは、
クロ・ンクが複数段カウンタ４に印加され、その出力が
割込み信号端子６に人力されることは、第１図と同様で
ある。
すもので、例えば第１カウンタ７は２１段、第２カウン
タ７２は８段とする。８］、、８２．８３は接続線８を
分割して示すもの、９１．９２は切換セレクタを示し、
他の第１図と同一の符号は同様のものを示す。「１」実
処理装置２が通常のブタ処理用に動作しているときは、
クロ・ンクが複数段カウンタ４に印加され、その出力が
割込み信号端子６に人力されることは、第１図と同様で
ある。
セレクタ９１はカウンタ４の出力を中央処理装置２に対
する破線の方に切換えている。第１・第２カウンタ７１
．．７２は例えば本来の周辺機器用のタイマとして動作
している。
する破線の方に切換えている。第１・第２カウンタ７１
．．７２は例えば本来の周辺機器用のタイマとして動作
している。
ここで中央処理装置２の動作をタイマ・モードに切換え
るときは、外部切換スイッチ或いはキボードなどにより
切換信号を与えてその結果中央処理装置２か切換セレク
タ９１．９２を実線側に動かず。カウンタ４の出力は第
１・第２カウンタ７１．７２に対しシリアルに印加され
るので、カウンタの構成段数は極めて多大になる。その
ため、３２に、 Ｈｖのクロック発生器を使用し、８段
のカウンタを付加使用すると、計測可能な時間を１年の
ような長時間とすることも容易に出来る。この間中央処
理装置２はスリーブ状態のため、動作電力は極く微小で
良い。
るときは、外部切換スイッチ或いはキボードなどにより
切換信号を与えてその結果中央処理装置２か切換セレク
タ９１．９２を実線側に動かず。カウンタ４の出力は第
１・第２カウンタ７１．７２に対しシリアルに印加され
るので、カウンタの構成段数は極めて多大になる。その
ため、３２に、 Ｈｖのクロック発生器を使用し、８段
のカウンタを付加使用すると、計測可能な時間を１年の
ような長時間とすることも容易に出来る。この間中央処
理装置２はスリーブ状態のため、動作電力は極く微小で
良い。
中央処理袋Ｗ２がタイマ８１時以外の通常動作に戻る場
合は、外部から中央処理装置２に指令してカウンタ７１
．７２の計数内容をメモリ３に一時的に退避させ、次に
切換信号により切換セレクタ９１．９２を破線側に動か
ず。クロックの計数は複数段カウンタ４のみで行われる
から、その状態はメモリ３の所定個所に格納して行く。
合は、外部から中央処理装置２に指令してカウンタ７１
．７２の計数内容をメモリ３に一時的に退避させ、次に
切換信号により切換セレクタ９１．９２を破線側に動か
ず。クロックの計数は複数段カウンタ４のみで行われる
から、その状態はメモリ３の所定個所に格納して行く。
更にもう−・度タイマに切換えるときは、メモリ３に退
避しておいたカウンタ７］、７２の計数内容を、カウン
タ７１．７２にローｉ・シてから、切換セレクタ９１．
９２を切換えて行う。そして最終的な計数時間を知ると
きは、カウンタ７１，７２の計数値とメモリ３の格納内
容とを加算する。
避しておいたカウンタ７］、７２の計数内容を、カウン
タ７１．７２にローｉ・シてから、切換セレクタ９１．
９２を切換えて行う。そして最終的な計数時間を知ると
きは、カウンタ７１，７２の計数値とメモリ３の格納内
容とを加算する。
［発明の効果］
このようにして本発明によると、ワンチップ・マイクロ
プロセンサを構成していて、本来は計時専用でないよう
なカウンタを、長時間タイマとして使用する場合に限り
、カウンタのシリアル接続構成としているから、中央処
理装置が計時モードとして動作させる時間が少なく消費
電力が小となって、電池を使用しても動作可能となる。
プロセンサを構成していて、本来は計時専用でないよう
なカウンタを、長時間タイマとして使用する場合に限り
、カウンタのシリアル接続構成としているから、中央処
理装置が計時モードとして動作させる時間が少なく消費
電力が小となって、電池を使用しても動作可能となる。
例えば３２ｋ）Ｉｚのクロックで１５段の複数段カウン
タに２９段のカウンタをシリアル接続したとき、１７年
間を計時し得る。またワンチップ・マイクロプロセッサ
であって、それ以外にフリップフロップなどのカウンタ
回路を付加接続させることなく、ワンチップのままでも
、簡易・小型に構成できるので取り扱いが容易である。
タに２９段のカウンタをシリアル接続したとき、１７年
間を計時し得る。またワンチップ・マイクロプロセッサ
であって、それ以外にフリップフロップなどのカウンタ
回路を付加接続させることなく、ワンチップのままでも
、簡易・小型に構成できるので取り扱いが容易である。
第１図は本発明の原理構成を示す図、
第２図は本発明の実施例の構成を示す図、第３図は従来
のタイマの構成を示す図である。 １−ワンチップ・マイクロプロセッサ ２−中央処理装置 ３ メモリ 複数段カウンタ クロック発生器 割込み信号端子 カウンタ 接続線
のタイマの構成を示す図である。 １−ワンチップ・マイクロプロセッサ ２−中央処理装置 ３ メモリ 複数段カウンタ クロック発生器 割込み信号端子 カウンタ 接続線
Claims (1)
- 【特許請求の範囲】 複数動作モードを持つ中央処理装置（２）と、該中央処
理装置（２）に対し割込機能を持つ時計カウンタ（４）
と、通常動作を行うカウンタ（７）、及びデータ退避用
のメモリ（３）で構成されるマイクロプロセッサにおい
て、 通常動作時には独立して動作する時計カウンタ（４）と
カウンタ（７）が、時計機能だけが動作するモードに切
換えた時に、メモリ（３）に退避しておいたデータをカ
ウンタ（７）にロードし、時計カウンタ（４）とカウン
タ（７）を連結して長周期のカウンタを構成し、通常動
作時に切換えた時、利用していたカウンタ（７）の内容
をメモリ（３）に退避させることを特徴とするマイクロ
プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262174A JPH02109185A (ja) | 1988-10-18 | 1988-10-18 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262174A JPH02109185A (ja) | 1988-10-18 | 1988-10-18 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02109185A true JPH02109185A (ja) | 1990-04-20 |
Family
ID=17372095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63262174A Pending JPH02109185A (ja) | 1988-10-18 | 1988-10-18 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02109185A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460858B1 (ko) * | 2001-08-21 | 2004-12-09 | 현대자동차주식회사 | 라디에이터 탱크 커버부재 |
| US7044208B2 (en) | 2002-02-19 | 2006-05-16 | Denso Corporation | Heat exchanger |
-
1988
- 1988-10-18 JP JP63262174A patent/JPH02109185A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460858B1 (ko) * | 2001-08-21 | 2004-12-09 | 현대자동차주식회사 | 라디에이터 탱크 커버부재 |
| US7044208B2 (en) | 2002-02-19 | 2006-05-16 | Denso Corporation | Heat exchanger |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117380A (en) | Random number generator driven by independent clock pulses asynchronously with system clock pulses | |
| US6477643B1 (en) | Process for automatic dynamic reloading of data flow processors (dfps) and units with two-or-three-dimensional programmable cell architectures (fpgas, dpgas, and the like) | |
| US3824378A (en) | Electronic counter | |
| US4128892A (en) | Pulse width measurement circuitry | |
| EP0590607B1 (en) | Low-power baud rate generator | |
| EP0095777B1 (en) | Programmable counter system | |
| US3978413A (en) | Modulus counter circuit utilizing serial access | |
| KR100264925B1 (ko) | 마이크로 컴퓨터 | |
| JPH02109185A (ja) | マイクロプロセッサ | |
| US3237171A (en) | Timing device | |
| JPS6129577B2 (ja) | ||
| US4447798A (en) | Processor select switch | |
| US5185770A (en) | Variable frequency dividing circuits | |
| JPS6110231Y2 (ja) | ||
| KR880001576B1 (ko) | 자동전원 차단 선택회로 | |
| CA1202727A (en) | Microcomputer variable duty cycle signal generator | |
| JPH0215113B2 (ja) | ||
| JPS573130A (en) | Keyboard input circuit | |
| JPS5512570A (en) | Control system for memory element | |
| SU725238A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| SU930751A1 (ru) | Устройство дл выделени серий импульсов | |
| JPS5725744A (en) | Interleaving circuit | |
| SU746431A1 (ru) | Линейно-круговой интерпол тор | |
| JPS6343559Y2 (ja) | ||
| SU1397906A1 (ru) | Генератор случайных двоичных чисел |