JPH02106936A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH02106936A JPH02106936A JP26215988A JP26215988A JPH02106936A JP H02106936 A JPH02106936 A JP H02106936A JP 26215988 A JP26215988 A JP 26215988A JP 26215988 A JP26215988 A JP 26215988A JP H02106936 A JPH02106936 A JP H02106936A
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- temperature
- value
- qss
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 19
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体の高温処理において、熱処理終了後、
Ｑ ｓｓ（界面電荷密度）に影響を与えない温度下で取
り出す半導体製造方法に関するものである。
Ｑ ｓｓ（界面電荷密度）に影響を与えない温度下で取
り出す半導体製造方法に関するものである。
く従来の技術〉
従来この種の技術は、第３図において示すように、カン
チレバーエンドプレート方式の拡散炉（１）において、
半導体ウェハー（２）を、ボード（４）の上に並べて載
置し、９００℃位の高温度で熱処理をする。
チレバーエンドプレート方式の拡散炉（１）において、
半導体ウェハー（２）を、ボード（４）の上に並べて載
置し、９００℃位の高温度で熱処理をする。
Ｑｓｓ効果は、例えばＳ；基板の酸化膜についていうと
、Ｓ ｉ−Ｓ ｉｏ ｚ界面に存在する固定電荷密度を
表し、酸化時の雰囲気及びその後の熱処理条件によって
ｔｊＳ２図に示す酸化膜の界面電荷密度と熱処理の関係
を示すグラフのように変化する。そして、熱処理によっ
てこの界面電荷がＮｌｉ域（ＥＰＩ）を反転し難くして
、Ｆ １ｅｌｄ反転電圧を高める効果を強＄目的に現出
せしめるが、トランジスタの増幅率が低下する問題があ
る。
、Ｓ ｉ−Ｓ ｉｏ ｚ界面に存在する固定電荷密度を
表し、酸化時の雰囲気及びその後の熱処理条件によって
ｔｊＳ２図に示す酸化膜の界面電荷密度と熱処理の関係
を示すグラフのように変化する。そして、熱処理によっ
てこの界面電荷がＮｌｉ域（ＥＰＩ）を反転し難くして
、Ｆ １ｅｌｄ反転電圧を高める効果を強＄目的に現出
せしめるが、トランジスタの増幅率が低下する問題があ
る。
すなわち、ｔｊＳ２図のように、６００〜１２００℃の
高温でドライ０ｚＦＩｔ化により、Ｓｉを直接Ｓ ｉ
Ｏｔに変換して拡散する。しかし、第３図に示すように
６００℃以上の高温の＊まで温度が下がり切らない間に
ボード（４）を引き出す時、エンドプレート（５）が外
れて、拡散炉（１）内が高温度の雰囲気のままの状態で
、外気が炉（１）内に巻き込まれて、ウェハー（２）の
表面が０２に触れると、Ｑ９８の値が高くなる。
高温でドライ０ｚＦＩｔ化により、Ｓｉを直接Ｓ ｉ
Ｏｔに変換して拡散する。しかし、第３図に示すように
６００℃以上の高温の＊まで温度が下がり切らない間に
ボード（４）を引き出す時、エンドプレート（５）が外
れて、拡散炉（１）内が高温度の雰囲気のままの状態で
、外気が炉（１）内に巻き込まれて、ウェハー（２）の
表面が０２に触れると、Ｑ９８の値が高くなる。
第２図において、通常６００〜１２００℃の間において
、６００℃を限界として、ＱｓｓＯ値９へ−１，５Ｘ１
０ＩＩＣＭ−才がリニヤ−に変化することは知られでお
り、６００℃以下の温度については、利用されなかった
のを、本発明者が研究の結果、６００℃においてＱｓｌ
Ｉの値が変位点を示し、ＧＯＯ−５５０℃の闇にＱｓｓ
の値が、８激にリニヤ−に変化側る範囲を利用すること
を見出だし、それを実現したのが本発明である。
、６００℃を限界として、ＱｓｓＯ値９へ−１，５Ｘ１
０ＩＩＣＭ−才がリニヤ−に変化することは知られでお
り、６００℃以下の温度については、利用されなかった
のを、本発明者が研究の結果、６００℃においてＱｓｌ
Ｉの値が変位点を示し、ＧＯＯ−５５０℃の闇にＱｓｓ
の値が、８激にリニヤ−に変化側る範囲を利用すること
を見出だし、それを実現したのが本発明である。
〈発明が解決しようとする！Ｉ題〉
従って、従、米のこの種の一般の横形炉を使用した熱処
理方法では、外気遮断が困難であり、６００℃以上の高
温でウェハー（２）の表面が０２に触れてＱ９！１が高
くなり、トランジスタの場合は増幅率が低くなってしま
うという問題があった。
理方法では、外気遮断が困難であり、６００℃以上の高
温でウェハー（２）の表面が０２に触れてＱ９！１が高
くなり、トランジスタの場合は増幅率が低くなってしま
うという問題があった。
そこで、本発明はかかる従来の課題を解決するために、
６００〜５５０℃の低温下でウェハーを取り出すことに
より、Ｑｉｉｓの値が低く安定化した半導体製造方法を
提供することを目的とする。
６００〜５５０℃の低温下でウェハーを取り出すことに
より、Ｑｉｉｓの値が低く安定化した半導体製造方法を
提供することを目的とする。
＜ａｍを解決するための手段〉
該目的を達成するための本発明のＭＩｔＪｊｔ；を、実
施例に対応する第１図を用いて説明すると、本発明は、
拡散炉（１）で施す半導体ウェハー（２）の６００〜１
２００℃における高温処理後、炉内を密閏のまま温度を
６００〜５５０’ｃまで低下させた後、半導体ウェハー
（２）の取り出しを行う半導体製造方法である２ く作用〉 本発明は、このような９１造方法であるから、拡散炉内
の温度が６００−５５０℃まで下がるまで、密！Ｉのま
まであるので、エンドプレートが外れてウェハーが、外
気の０．に触れることがないので、拡散炉からウェハー
を取り出し後、Ｑｓｓを低い値に安定させ得ることがで
トるのである。
施例に対応する第１図を用いて説明すると、本発明は、
拡散炉（１）で施す半導体ウェハー（２）の６００〜１
２００℃における高温処理後、炉内を密閏のまま温度を
６００〜５５０’ｃまで低下させた後、半導体ウェハー
（２）の取り出しを行う半導体製造方法である２ く作用〉 本発明は、このような９１造方法であるから、拡散炉内
の温度が６００−５５０℃まで下がるまで、密！Ｉのま
まであるので、エンドプレートが外れてウェハーが、外
気の０．に触れることがないので、拡散炉からウェハー
を取り出し後、Ｑｓｓを低い値に安定させ得ることがで
トるのである。
〈実施例〉
以下本発明の実施例について図面に基づいて説明する。
図中第１図は、本発明の実施例を示す図で、（１）は拡
散炉で、ウェハー（２）を並べて収納載置したボード（
４）を炉（１）内に挿入し、エンドブレー ） （５）
で塁をして密封して、炉（１）内の温度を上げて行終、
９００℃位の高温で熱処理を行う。
散炉で、ウェハー（２）を並べて収納載置したボード（
４）を炉（１）内に挿入し、エンドブレー ） （５）
で塁をして密封して、炉（１）内の温度を上げて行終、
９００℃位の高温で熱処理を行う。
而して、熱処理が終了後、密封したままで炉内温度が下
がるのを待ち、温度が６０（）〜５５０℃に下がった後
、ボード（４）を引き出して、ウェハー（２）を取り出
す、しかるときは、エンドプレート（５）が外れてウェ
ハ−（２）の表面に外気のＯ宜が触れてら、第２図に示
すようにＱ、りの値は既に低い値に落ち着いて安定して
いるので、Ｑｓｓの値は温度に影響を受けないこと１こ
なる。
がるのを待ち、温度が６０（）〜５５０℃に下がった後
、ボード（４）を引き出して、ウェハー（２）を取り出
す、しかるときは、エンドプレート（５）が外れてウェ
ハ−（２）の表面に外気のＯ宜が触れてら、第２図に示
すようにＱ、りの値は既に低い値に落ち着いて安定して
いるので、Ｑｓｓの値は温度に影響を受けないこと１こ
なる。
以上本発明の代表的と思われる実施例について説明した
が、本発明は必ずしもこれらの実施例方法のみに限定さ
れるものではなく、本発明にいう構成叉件を備え、かつ
本発明にいう目的を達成し、以下にいう効果を有する範
囲内１：おいて適宜改変して実施することができるもの
である。
が、本発明は必ずしもこれらの実施例方法のみに限定さ
れるものではなく、本発明にいう構成叉件を備え、かつ
本発明にいう目的を達成し、以下にいう効果を有する範
囲内１：おいて適宜改変して実施することができるもの
である。
〈発明の効果〉
以上の説明から既に明らかなように本発明は、カンチレ
バーエンドプレート方式の拡散炉１：よって半導体の高
温処理（Ｑｓｓ処理）を行い、エンドプレートを■じた
まま炉内の温度が、Ｑｓ＝に影響のない低い温度（６０
０〜５５０℃）に土で下がった後、ボードを取り出すの
で、ウェハーの表面に外気の０２が触れてら、Ｑｓｓの
値は最早高くならないで、トランジスタの場合大トな増
幅度が得られる効果がある（＃Ｓ２図）。
バーエンドプレート方式の拡散炉１：よって半導体の高
温処理（Ｑｓｓ処理）を行い、エンドプレートを■じた
まま炉内の温度が、Ｑｓ＝に影響のない低い温度（６０
０〜５５０℃）に土で下がった後、ボードを取り出すの
で、ウェハーの表面に外気の０２が触れてら、Ｑｓｓの
値は最早高くならないで、トランジスタの場合大トな増
幅度が得られる効果がある（＃Ｓ２図）。
また、ＮＰＮ トランジスタ、Ｉ−−Ｐ Ｎ Ｐ）ラン
ラスタ等の場合、Ｈｆｅ−Ｉ ｃ特性において低電流で
Ｈｒｅのリニアリティが向上する等の実用上の顕著な効
果を期待することができるに至ったのである。
ラスタ等の場合、Ｈｆｅ−Ｉ ｃ特性において低電流で
Ｈｒｅのリニアリティが向上する等の実用上の顕著な効
果を期待することができるに至ったのである。
第１図は本発明方法に使用するカンチレバーエンドプレ
ート方式拡散炉の実施例断面図、第２図はＳｉ基板の酸
化膜の界面電荷密度と熱処理の関係を示す図、第３図は
従来例である。 図中、（１）は拡散炉、（２）は半導体ウェハー（４）
はボードである。
ート方式拡散炉の実施例断面図、第２図はＳｉ基板の酸
化膜の界面電荷密度と熱処理の関係を示す図、第３図は
従来例である。 図中、（１）は拡散炉、（２）は半導体ウェハー（４）
はボードである。
Claims (1)
- 拡散炉（１）で施す半導体ウェハー（２）の６００〜１
２００℃における高温処理後、炉内を密閉のまま温度を
６００〜５５０℃まで低下させた後、半導体ウェハー（
２）の取り出しを行う半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262159A JP2741386B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262159A JP2741386B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106936A true JPH02106936A (ja) | 1990-04-19 |
| JP2741386B2 JP2741386B2 (ja) | 1998-04-15 |
Family
ID=17371883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63262159A Expired - Fee Related JP2741386B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741386B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5058317A (en) * | 1990-05-01 | 1991-10-22 | Mcmurtrey Lawrence J | Mulch Collar |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5466766A (en) * | 1977-11-07 | 1979-05-29 | Mitsubishi Electric Corp | Manufacute for semiconductor device |
| JPS63116435A (ja) * | 1986-11-04 | 1988-05-20 | Seiko Epson Corp | Ｍｏｓ型半導体装置の製造方法 |
-
1988
- 1988-10-17 JP JP63262159A patent/JP2741386B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5466766A (en) * | 1977-11-07 | 1979-05-29 | Mitsubishi Electric Corp | Manufacute for semiconductor device |
| JPS63116435A (ja) * | 1986-11-04 | 1988-05-20 | Seiko Epson Corp | Ｍｏｓ型半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5058317A (en) * | 1990-05-01 | 1991-10-22 | Mcmurtrey Lawrence J | Mulch Collar |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2741386B2 (ja) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3491050B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH0218934A (ja) | 半導体装置の製造方法 | |
| JPH02106936A (ja) | 半導体製造方法 | |
| JP3042659B2 (ja) | 半導体ウエーハの酸化方法 | |
| JPH05335301A (ja) | シリコン酸化膜の形成方法 | |
| JPS6344731A (ja) | 半導体装置の製造方法 | |
| JPH11186257A (ja) | 半導体装置の製造方法 | |
| JPS5887833A (ja) | 半導体装置の製造方法 | |
| CN110473780A (zh) | 改善栅极氧化层的方法及半导体器件的制造方法 | |
| JP3584544B2 (ja) | 半導体装置の製造方法 | |
| JP2917303B2 (ja) | 半導体装置の製造方法 | |
| JPS59227128A (ja) | 半導体基体の酸化法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPS60231365A (ja) | 半導体装置の製造方法 | |
| JPS60148128A (ja) | 半導体基板 | |
| JPS6148791B2 (ja) | ||
| JPH0234170B2 (ja) | ||
| JPS62193261A (ja) | 半導体装置の製造方法 | |
| KR930006734B1 (ko) | 씨모스소자의 산화막 성장방법 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| KR960002474A (ko) | 반도체 소자의 무결점 영역 형성방법 | |
| JPS61112330A (ja) | 半導体装置の製造方法 | |
| JPS62285469A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |