JPH02105946A - アドレスバスによるｃｐｕ動作の監視方式 - Google Patents
アドレスバスによるｃｐｕ動作の監視方式Info
- Publication number
- JPH02105946A JPH02105946A JP63259148A JP25914888A JPH02105946A JP H02105946 A JPH02105946 A JP H02105946A JP 63259148 A JP63259148 A JP 63259148A JP 25914888 A JP25914888 A JP 25914888A JP H02105946 A JPH02105946 A JP H02105946A
- Authority
- JP
- Japan
- Prior art keywords
- address
- cpu
- address bus
- execution
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000012790 confirmation Methods 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＣＰＵＩこおけるプログラム走行に関し、特に
その走行状態を監視するウォッチドッグタイマ方式に関
する。
その走行状態を監視するウォッチドッグタイマ方式に関
する。
（従来の技術）
従来、プログラムの走行状態を監視するウォッチドッグ
タイマは、プログラムの構造上、−足時間内に必ず実行
されるアドレスにタイマのリスタート信号を出力すると
ともに、一定時間が経過するとウォッチドッグタイマよ
り外部ｌこアラームを出力する。
タイマは、プログラムの構造上、−足時間内に必ず実行
されるアドレスにタイマのリスタート信号を出力すると
ともに、一定時間が経過するとウォッチドッグタイマよ
り外部ｌこアラームを出力する。
プログラムが正常６０走行していると′ａには、ウォッ
チドッグタイマでは一定時間以内に必ずリスタートがか
かる念め、アラームは出力されない。しかし、異常時に
はリスタートがかからないため、ウォッチドッグタイマ
からアラームが外部に出力されるので、これによってプ
ログラムの走行が監視されている。
チドッグタイマでは一定時間以内に必ずリスタートがか
かる念め、アラームは出力されない。しかし、異常時に
はリスタートがかからないため、ウォッチドッグタイマ
からアラームが外部に出力されるので、これによってプ
ログラムの走行が監視されている。
（発明が解決しようとする課題）
上述し之従来のウォッチドッグタイマは、システムとじ
ては異常な場盆であってもウォッチドッグタイマのリス
タート信号が誤って出力されるような場合には、その異
常全監視することができ′ｆｋ％Ａと云う欠点がある。
ては異常な場盆であってもウォッチドッグタイマのリス
タート信号が誤って出力されるような場合には、その異
常全監視することができ′ｆｋ％Ａと云う欠点がある。
本発明の目的は、ＣＰＵでアドレスバス上のアドレス情
報を常に監視し、ておき、バス上のアドレス情報と監視
アドレス情報とを比較し、比較結果が一致したときにリ
スタート信号を出力して、さらに一定時間全経過すると
７２−ム全出力することによって上記欠点を除去し、常
に異常上監視できるように構成したアドレスバスによる
ＣＰＵ＠作の監視方式全提供することｌこある。
報を常に監視し、ておき、バス上のアドレス情報と監視
アドレス情報とを比較し、比較結果が一致したときにリ
スタート信号を出力して、さらに一定時間全経過すると
７２−ム全出力することによって上記欠点を除去し、常
に異常上監視できるように構成したアドレスバスによる
ＣＰＵ＠作の監視方式全提供することｌこある。
（１１題を解決するための手段）
本ＩＭ８Ｊ１４ＣよるアドレスバスによるＣＰＵ動作の
監視方式はアドレス設定スイッチと、ＣＰＵと、比較器
と、カウンタとを具備して構成したものである。
監視方式はアドレス設定スイッチと、ＣＰＵと、比較器
と、カウンタとを具備して構成したものである。
アドレス設定スイッチは、あらかじめ定められた設定ア
ドレスを記憶するためのものである。
ドレスを記憶するためのものである。
ＣＰＵは、命令を実行するとともにアドレスバス上の実
行アドレス全監視するためのものである。
行アドレス全監視するためのものである。
比較器は、設定アドレスと実行アドレスとを比較して、
比１１９結果が一致ｔ″表わしたときにはリスタート信
号全カウンタに送出する。
比１１９結果が一致ｔ″表わしたときにはリスタート信
号全カウンタに送出する。
カウンタは、リスタート信号の到来から一定時間を経過
するとタイマとしてアラームを出力する。
するとタイマとしてアラームを出力する。
（実施例）
次に１本発明について図面を参照して説明する。
第１図は、不発明ζこよるアドレスノくスによるＣＰＵ
動作の監視方式の一実施例を示すブロック図である。
動作の監視方式の一実施例を示すブロック図である。
第１図において、ｌはアドレス設定スイッチ。
２は比較器、３はカウンタ、４はＣＰＵ、５はＲＡＭ、
６はＲＯＭである。また、１０１はデータバス、１０２
はアドレスノ（スである。
６はＲＯＭである。また、１０１はデータバス、１０２
はアドレスノ（スである。
まず、アドレス設定スイッチ１には比賊一致させたいア
ドレスを設定させておく。アドレスバス１０２上の実行
アドレスを監視しているＣＰＵ４から実行アドレスが出
力されるごとに。
ドレスを設定させておく。アドレスバス１０２上の実行
アドレスを監視しているＣＰＵ４から実行アドレスが出
力されるごとに。
比ｓ２器２により上記設定アドレスと比較してゆく。実
行アドレスと設定アドレスとが一致し九ならば、ＣＰＵ
４は正常な動作状態にあるものと判断してリスタート信
号を送出し、カウンタ３によるタイマをリセットする。
行アドレスと設定アドレスとが一致し九ならば、ＣＰＵ
４は正常な動作状態にあるものと判断してリスタート信
号を送出し、カウンタ３によるタイマをリセットする。
カウンタ３はリスタート信号によりリセットされた後、
再びクロックによりカウントアツプされてゆく。タイマ
の設定時間内にリセットがかからなかったならば、ＣＰ
Ｕ４は異常動作をしているものと判断して、アラームを
信号線１０６上に出力すると同時に、ＣＰＵ４をリセッ
トしてプログラムを最初の状態に戻し、実行を再開する
。
再びクロックによりカウントアツプされてゆく。タイマ
の設定時間内にリセットがかからなかったならば、ＣＰ
Ｕ４は異常動作をしているものと判断して、アラームを
信号線１０６上に出力すると同時に、ＣＰＵ４をリセッ
トしてプログラムを最初の状態に戻し、実行を再開する
。
ＣＰＵ４はアドレスバス１０２上の実行アドレスにより
、データバス１０１上のデータを処理する。
、データバス１０１上のデータを処理する。
（発明の効果）
以上説明したように本発明は、アドレスバスを監視する
とともに、設定アドレスと実行アドレスとを比鵬し、一
致／不一致の結果に応じてタイマのリスタートをかける
か、あるいはアラームを発生するかを制御することによ
り、ウォッチドッグタイマが誤ってリスタート状態にな
ることはなく、ＣＰＵの動作の確認の確実性が向上でき
ると云う効果がある。
とともに、設定アドレスと実行アドレスとを比鵬し、一
致／不一致の結果に応じてタイマのリスタートをかける
か、あるいはアラームを発生するかを制御することによ
り、ウォッチドッグタイマが誤ってリスタート状態にな
ることはなく、ＣＰＵの動作の確認の確実性が向上でき
ると云う効果がある。
第１図は、本発明によるアドレスバスによるＣＰＵ動作
の監視方式の一実施例を示すブロック図である。 ｌ・・・アドレス設定スイッチ ２・・・比較器 ３・・・カウンタ４・・・ＣＰ
Ｕ ５・・・ＲＡＭ６・−ＲＯＭ １ｔ
）１．１０２・・・バス１０３〜１０６・・・信号線 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
の監視方式の一実施例を示すブロック図である。 ｌ・・・アドレス設定スイッチ ２・・・比較器 ３・・・カウンタ４・・・ＣＰ
Ｕ ５・・・ＲＡＭ６・−ＲＯＭ １ｔ
）１．１０２・・・バス１０３〜１０６・・・信号線 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- あらかじめ定められた設定アドレスを記憶するためのア
ドレス設定スイッチと、命令を実行するとともにアドレ
スバス上の実行アドレスを監視するためのＣＰＵと、前
記設定アドレスと前記実行アドレスとを比較して、比較
結果が一致を表わしたときにはリスタート信号を送出す
るための比較器と、前記リスタート信号の到来から一定
時間を経過するとタイマとしてアラームを出力するため
のカウンタとを具備して構成したことを特徴とするアド
レスバスによるＣＰＵ動作の監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63259148A JPH02105946A (ja) | 1988-10-14 | 1988-10-14 | アドレスバスによるｃｐｕ動作の監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63259148A JPH02105946A (ja) | 1988-10-14 | 1988-10-14 | アドレスバスによるｃｐｕ動作の監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105946A true JPH02105946A (ja) | 1990-04-18 |
Family
ID=17330003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63259148A Pending JPH02105946A (ja) | 1988-10-14 | 1988-10-14 | アドレスバスによるｃｐｕ動作の監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105946A (ja) |
-
1988
- 1988-10-14 JP JP63259148A patent/JPH02105946A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPH02105946A (ja) | アドレスバスによるｃｐｕ動作の監視方式 | |
| JP2965075B2 (ja) | プログラム実行状態監視方法 | |
| JP2002149437A (ja) | ソフトウェア再起動方法 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2004086520A (ja) | 監視制御装置及び監視制御方法 | |
| JP4126849B2 (ja) | マルチｃｐｕシステムの監視方式 | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPS622685Y2 (ja) | ||
| JP2967824B2 (ja) | マルチプロセツサシステム | |
| JPH0679279B2 (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH11282725A (ja) | 計算機 | |
| JPH0756772A (ja) | コントローラのプログラム実行監視装置 | |
| JP2023170679A (ja) | 車載装置、プログラム及び情報処理方法 | |
| JPH09128268A (ja) | プログラム障害検出方法 | |
| JP2002318643A (ja) | 情報処理装置 | |
| JPH04155543A (ja) | マイコン誤動作自己検知方式 | |
| JPH10124329A (ja) | 割込監視装置 | |
| JPH02281344A (ja) | プログラム走行監視方式 | |
| JPH0740233B2 (ja) | デ−タプロセッサの再スタ−ト制御方式 | |
| JPH04149660A (ja) | マルチプロセッサシステム | |
| JPH041831A (ja) | プログラム暴走監視方式 | |
| JPH0434170B2 (ja) | ||
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| JPS5827538B2 (ja) | 相互監視方式 |