JPH02105574A - 横型ショットキーダイオードの製造方法 - Google Patents
横型ショットキーダイオードの製造方法Info
- Publication number
- JPH02105574A JPH02105574A JP25843888A JP25843888A JPH02105574A JP H02105574 A JPH02105574 A JP H02105574A JP 25843888 A JP25843888 A JP 25843888A JP 25843888 A JP25843888 A JP 25843888A JP H02105574 A JPH02105574 A JP H02105574A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- cathode
- anode
- contact aperture
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアノードとカソードが同一平面上に形成される
横型ショットキーダイオードの製造方法に関する。
横型ショットキーダイオードの製造方法に関する。
従来の横型ショットキーダイオードの一般的な製造方法
としては、半導体基板上に形成された酸化シリコン膜に
カソード領域の開孔を行い、半導体基板と同一導電型の
不純物を選択的に拡散又はイオン注入法等により導入し
抵抗性接触を得たのち、アノード領域の開孔部を形成し
、しかる後このアノード開孔部上にショットキー金属膜
を形成し、次いでアノード電極、カソード電極を形成す
る方法がある。
としては、半導体基板上に形成された酸化シリコン膜に
カソード領域の開孔を行い、半導体基板と同一導電型の
不純物を選択的に拡散又はイオン注入法等により導入し
抵抗性接触を得たのち、アノード領域の開孔部を形成し
、しかる後このアノード開孔部上にショットキー金属膜
を形成し、次いでアノード電極、カソード電極を形成す
る方法がある。
第３図を用いて簡単に説明する。
第３図（ａ）〜（ｃ）は従来例を説明するための工程順
に配置した半導体チップの縦断面図である。
に配置した半導体チップの縦断面図である。
第３図（ａ）に示すように、シリコンからなるＮ型半導
体基板ＩＣ上に酸化シリコン膜２Ｃを形成し、写真食刻
法にてカソードコンタクト開孔４ｃを形成し、Ｎ型半導
体基板１ｃと同電導型の不純物例えばリン・砒素等を熱
拡散、イオン注入法等により選択的に導入し、カソード
コンタクト領域１０を形成する。このカソードコンタク
ト領域はカソード側のオーミックコンタクトが得られる
為の不純物層で一般的に１０１７〜１０２０ｃ、−３の
程度の不純物濃度を有していれば充分である。
体基板ＩＣ上に酸化シリコン膜２Ｃを形成し、写真食刻
法にてカソードコンタクト開孔４ｃを形成し、Ｎ型半導
体基板１ｃと同電導型の不純物例えばリン・砒素等を熱
拡散、イオン注入法等により選択的に導入し、カソード
コンタクト領域１０を形成する。このカソードコンタク
ト領域はカソード側のオーミックコンタクトが得られる
為の不純物層で一般的に１０１７〜１０２０ｃ、−３の
程度の不純物濃度を有していれば充分である。
しかる後、第３図（ｂ）に示すように、アノードコンタ
クト開孔３０を開孔する。この場合すでに開孔されてい
るカソードコンタクト開孔と位置合せが必要であるが、
アノード領域とカソード領域の距離が近い程、抵抗値が
小さくなり良好なダイオード特性が得られるが、近づき
すぎると電極を形成する際短絡する危険が生ずる為、サ
ブミクロンオーダーでの精密な位置合せ精度が要求され
る。
クト開孔３０を開孔する。この場合すでに開孔されてい
るカソードコンタクト開孔と位置合せが必要であるが、
アノード領域とカソード領域の距離が近い程、抵抗値が
小さくなり良好なダイオード特性が得られるが、近づき
すぎると電極を形成する際短絡する危険が生ずる為、サ
ブミクロンオーダーでの精密な位置合せ精度が要求され
る。
次に第３図（ｃ）に示すように、アノードコンタクト開
孔上にショットキー金属Ｍ６ｃを形成し、しかる後アノ
ード電極７ （、カソード電極８ｃを形成する。
孔上にショットキー金属Ｍ６ｃを形成し、しかる後アノ
ード電極７ （、カソード電極８ｃを形成する。
上述した従来の横型ショットキーダイオードの製造方法
は、カソードコンタクト開孔を設け、カソード領域の拡
散層を形成したのち、アノードコンタクト開孔を設ける
ので、カソードコンタクト開孔との位置合せを行うが、
ダイオード特性を向上させる為にカソードコンタクト開
孔にできるだけ近接させる必要があるのでその位置合せ
精度を十分にとるのが難しいという欠点がある。さらに
カソードコンタクト領域を高濃度のＮ型不純物、例えば
リン等を拡散、イオン注入等により形成する為、酸化シ
リコン股上に高濃度のリンガラス層が形成される。この
為、アノードコンタクト開孔を形成する際に高濃度のリ
ンガラス層は通常の熱酸化膜に比べ数倍エツチングレー
トが早くテーパー状にエツチングされ易くなり、アノー
ドコンタクト開孔の面積を均一に形成するのに困難を有
し、この開孔面積のばらつきにより、ショットキー特性
のばらつきの要因になるという欠点がある。
は、カソードコンタクト開孔を設け、カソード領域の拡
散層を形成したのち、アノードコンタクト開孔を設ける
ので、カソードコンタクト開孔との位置合せを行うが、
ダイオード特性を向上させる為にカソードコンタクト開
孔にできるだけ近接させる必要があるのでその位置合せ
精度を十分にとるのが難しいという欠点がある。さらに
カソードコンタクト領域を高濃度のＮ型不純物、例えば
リン等を拡散、イオン注入等により形成する為、酸化シ
リコン股上に高濃度のリンガラス層が形成される。この
為、アノードコンタクト開孔を形成する際に高濃度のリ
ンガラス層は通常の熱酸化膜に比べ数倍エツチングレー
トが早くテーパー状にエツチングされ易くなり、アノー
ドコンタクト開孔の面積を均一に形成するのに困難を有
し、この開孔面積のばらつきにより、ショットキー特性
のばらつきの要因になるという欠点がある。
本発明の目的は、カソードコンタクトに対して一定の位
置に所定の形状及び面積のショットキー接合を形成し良
好なダイオード特性を実現できる横型ショットキーダイ
オードの製造方法を提供することにある。
置に所定の形状及び面積のショットキー接合を形成し良
好なダイオード特性を実現できる横型ショットキーダイ
オードの製造方法を提供することにある。
本発明の横型ショットキーダイオードの製造方法は、半
導体基板上に絶縁膜を形成したのち選択的に除去するこ
とによりアノードコンタクト開孔及びカソードコンタク
ト開孔を同時に形成する工程と、前記半導体基板と同一
導電型の不純物を含む多結晶シリコン膜を被着したのち
前記カソードコンタクト開孔とその近傍にのみ前記多結
晶シリコン膜を残してその余は除去する工程と、前記ア
ノードコンタクト開孔部に露出した前記半導体基板の表
面にショットキー金属を被着する工程とを含むというも
のである。
導体基板上に絶縁膜を形成したのち選択的に除去するこ
とによりアノードコンタクト開孔及びカソードコンタク
ト開孔を同時に形成する工程と、前記半導体基板と同一
導電型の不純物を含む多結晶シリコン膜を被着したのち
前記カソードコンタクト開孔とその近傍にのみ前記多結
晶シリコン膜を残してその余は除去する工程と、前記ア
ノードコンタクト開孔部に露出した前記半導体基板の表
面にショットキー金属を被着する工程とを含むというも
のである。
アノードコンタクト開孔とカソードコンタクト開孔は同
時に形成されるので、位置合せをする必要がない為、相
対位置のばらつきは少なくなる。
時に形成されるので、位置合せをする必要がない為、相
対位置のばらつきは少なくなる。
さらに、高濃度リンガラス層等の影響による開孔部絶縁
膜のテーパー形状は発生せず、アノード、カソード共に
寸法精度よく加工できアノード側の寸法精度のばらつき
によるショットキー特性のばらつきと、アノードとカソ
ードの距離のは°らつきによるダイオード特性のばらつ
きが極めて小さなものになり、良好なダイオードが得ら
れる。
膜のテーパー形状は発生せず、アノード、カソード共に
寸法精度よく加工できアノード側の寸法精度のばらつき
によるショットキー特性のばらつきと、アノードとカソ
ードの距離のは°らつきによるダイオード特性のばらつ
きが極めて小さなものになり、良好なダイオードが得ら
れる。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの縦断面図であ
る。
るための工程順に配置した半導体チップの縦断面図であ
る。
まず、第１図（ａ＞に示すように、シリコンからなるＮ
型半導体基板ｌａ上に酸化シリコン膜２ａを形成し、写
真食刻法等にてアノードコンタクト開孔３ａとカソード
コンタクト開孔４ａを同時に形成する。
型半導体基板ｌａ上に酸化シリコン膜２ａを形成し、写
真食刻法等にてアノードコンタクト開孔３ａとカソード
コンタクト開孔４ａを同時に形成する。
Ｎ型半導体基板ｌａ上の酸化シリコン膜２ａは一般的な
熱酸化法で得られ５００ｎｍ〜１０ｏ０ｎｍ４９度の厚
さを有する。これらの開孔の寸法は要求されるダイオー
ド特性によって決定されるが、数μｍ〜数１０μｍ程度
の幅を有しており、本実施例ではそれぞれ１個の開孔部
を有するダイオードの製法について述べるが、複数個並
べて設計される場合もある。
熱酸化法で得られ５００ｎｍ〜１０ｏ０ｎｍ４９度の厚
さを有する。これらの開孔の寸法は要求されるダイオー
ド特性によって決定されるが、数μｍ〜数１０μｍ程度
の幅を有しており、本実施例ではそれぞれ１個の開孔部
を有するダイオードの製法について述べるが、複数個並
べて設計される場合もある。
次いで第１図（ｂ）に示す如く、Ｎ型半導体基板１ａと
同一導電型の不純物、たとえばヒ素、リン等を含む多結
晶シリコン層５ａを成長させる。
同一導電型の不純物、たとえばヒ素、リン等を含む多結
晶シリコン層５ａを成長させる。
この多結晶シリコンＭ ５ ａはカソード電極形成時に
良好なオーミックコンタクトを得るために必要な濃度が
得られれば良く、おおむね１０”ｃｍ−’程度の濃度及
び１１００ｎ〜５００ ｒｒ ｍの厚さの膜厚に汗意に
選べば良い。
良好なオーミックコンタクトを得るために必要な濃度が
得られれば良く、おおむね１０”ｃｍ−’程度の濃度及
び１１００ｎ〜５００ ｒｒ ｍの厚さの膜厚に汗意に
選べば良い。
次に第１図（ｃ＞に示す如く、基板上に成長させｆＳ多
結晶シリコンＲ５ａを、カソードコンタクト開孔上を完
全に被覆させ他の領域上の多結晶シリコン層を除去する
。この場合、カソードコンタクト開孔とその近傍のみを
被覆させるため、マスクの位置合せが必要であるが、前
述した従来方法の位置合せに比べ単にカソードコンタク
ト開孔を保護被覆するだけで良いので、大して精度は必
要でなく位置合せは容易である。カソードコンタクト開
孔を被覆し、他の領域の多結晶シリコン層を除去するに
は、多結晶シリコンＨＳ ａ上に直接フォトレジストに
よりマスキングし、ＣＦ４プラズマガスによるガスエツ
チングによるエツチング除去する方法や、多結晶シリコ
ン層上に酸化シリコン膜の成長を行い写真食刻法により
酸化シリコン膜をマスクとして多結晶シリコン膜を弗酸
−硝酸系の混酸でエツチング除去する方法のいずれを用
いてもよい。
結晶シリコンＲ５ａを、カソードコンタクト開孔上を完
全に被覆させ他の領域上の多結晶シリコン層を除去する
。この場合、カソードコンタクト開孔とその近傍のみを
被覆させるため、マスクの位置合せが必要であるが、前
述した従来方法の位置合せに比べ単にカソードコンタク
ト開孔を保護被覆するだけで良いので、大して精度は必
要でなく位置合せは容易である。カソードコンタクト開
孔を被覆し、他の領域の多結晶シリコン層を除去するに
は、多結晶シリコンＨＳ ａ上に直接フォトレジストに
よりマスキングし、ＣＦ４プラズマガスによるガスエツ
チングによるエツチング除去する方法や、多結晶シリコ
ン層上に酸化シリコン膜の成長を行い写真食刻法により
酸化シリコン膜をマスクとして多結晶シリコン膜を弗酸
−硝酸系の混酸でエツチング除去する方法のいずれを用
いてもよい。
次いで第１図（ｄ）に示す如く、例えばＴｉ、Ｍ。
等からなるショットキー金属膜６ａをアノードコンタク
ト開孔上に蒸着、スパッタ等により形成し、しかる後、
例えばへｇ、＾Ｕ、へｇ等からなる電極メタルを蒸着、
スパッタ、メツキ等により被着、整形してアノード電極
７ａ、カソード電極８ａを形成することにより、横型シ
ョットキーダイオードが得られる。
ト開孔上に蒸着、スパッタ等により形成し、しかる後、
例えばへｇ、＾Ｕ、へｇ等からなる電極メタルを蒸着、
スパッタ、メツキ等により被着、整形してアノード電極
７ａ、カソード電極８ａを形成することにより、横型シ
ョットキーダイオードが得られる。
第２図は本発明の第２の実施例を説明するための横型シ
ョットキーダイオードを集積回路に搭載した半導体チッ
プの縦断面図である。
ョットキーダイオードを集積回路に搭載した半導体チッ
プの縦断面図である。
第２図においてＰ型半導体基体１１にＮ＋型埋込磨１２
を形成し、その上にＮ型エピタキシャル層１３を形成し
、集積回路上の他の素子と分離する為、Ｐ′型型数散層
１４Ｐ型半導体基体１１に充分到達する深さ迄拡散して
得られた半導体基板を用い、以後前述した第１の実施例
に準じた工程を経て集積回路に搭載された横型ショット
キーダイオードが得られる。
を形成し、その上にＮ型エピタキシャル層１３を形成し
、集積回路上の他の素子と分離する為、Ｐ′型型数散層
１４Ｐ型半導体基体１１に充分到達する深さ迄拡散して
得られた半導体基板を用い、以後前述した第１の実施例
に準じた工程を経て集積回路に搭載された横型ショット
キーダイオードが得られる。
この実施例ではカソード電極の開孔部が複数に設けられ
ているが、アノード電極も複数の開孔部を備えていても
よいのであるが、更には＃＆積回路内に横型ショットキ
ーダイオード素子が複数個搭載される場合が多いのでア
ノードコンタクト開孔とカソードコンタクト開孔の位置
合せ工程を有していない本発明の特色はより一層大きく
発揮される。
ているが、アノード電極も複数の開孔部を備えていても
よいのであるが、更には＃＆積回路内に横型ショットキ
ーダイオード素子が複数個搭載される場合が多いのでア
ノードコンタクト開孔とカソードコンタクト開孔の位置
合せ工程を有していない本発明の特色はより一層大きく
発揮される。
以上説明したように本発明は、半導体基板上に形成され
た絶縁膜にアノードコンタクト開孔とカソードコンタク
ト開孔を同時に形成する工程と、半導体基板（の最上層
）と同一導電型の不純物を含む多結晶シリコン層をカソ
ードコンタクト開孔部に選択的に形成する工程を有する
ことにより、従来例の欠点である横型ショットキーダイ
オードの位置合せ精度のばらつきを皆無にすることがで
き、又、アノードコンタクト開孔を設ける際に高濃度ガ
ラス層のエツチングレートによる寸法精度のばらつきも
なく、同時開孔により得られたアノード開孔部の寸法精
度を保つことができるので、ばらつきを極めて小さくで
き、良好な特性の横型ショットキーダイオードを再現性
よく製造できるという効果がある。
た絶縁膜にアノードコンタクト開孔とカソードコンタク
ト開孔を同時に形成する工程と、半導体基板（の最上層
）と同一導電型の不純物を含む多結晶シリコン層をカソ
ードコンタクト開孔部に選択的に形成する工程を有する
ことにより、従来例の欠点である横型ショットキーダイ
オードの位置合せ精度のばらつきを皆無にすることがで
き、又、アノードコンタクト開孔を設ける際に高濃度ガ
ラス層のエツチングレートによる寸法精度のばらつきも
なく、同時開孔により得られたアノード開孔部の寸法精
度を保つことができるので、ばらつきを極めて小さくで
き、良好な特性の横型ショットキーダイオードを再現性
よく製造できるという効果がある。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための製造工程順に配置した半導体チップの縦断面図
、第２図は本発明の第２の実施例を説明するための半導
体チップの縦断面図、第３図（ａ）〜（ｃ）は従来例を
説明するための製造工程順に配置した半導体チップの縦
断面図である。 ｌａ、１ｃ−−・Ｎ型半導体基板、２ａ、２ｂ。 ２Ｃ・・・酸化シリコン膜、３ａ、３ｃ・・・アノード
コンタクト開孔、４ａ、４ｃ・・・カソードコンタクト
開孔、５ａ、５ｂ・・・多結晶シリコン層、６ａ。 ６ｂ、６ｃｍシＥ！ ットキー金属膜、７ａ、７ｂ。 ７ ｃ ・７”″ノード電極、８ａ、８ｂ、８ｃｍ カ
ソード電極、１０・・・カソードコンタクト開孔、１１
・・・Ｐ型半導体基体、１２・・・Ｎ＋型埋込層、１３
・・・Ｎ型エピタキシャル層、１４・・・Ｐ＋型拡散層
。 代理人 弁理士 内 原 音 第１図
るための製造工程順に配置した半導体チップの縦断面図
、第２図は本発明の第２の実施例を説明するための半導
体チップの縦断面図、第３図（ａ）〜（ｃ）は従来例を
説明するための製造工程順に配置した半導体チップの縦
断面図である。 ｌａ、１ｃ−−・Ｎ型半導体基板、２ａ、２ｂ。 ２Ｃ・・・酸化シリコン膜、３ａ、３ｃ・・・アノード
コンタクト開孔、４ａ、４ｃ・・・カソードコンタクト
開孔、５ａ、５ｂ・・・多結晶シリコン層、６ａ。 ６ｂ、６ｃｍシＥ！ ットキー金属膜、７ａ、７ｂ。 ７ ｃ ・７”″ノード電極、８ａ、８ｂ、８ｃｍ カ
ソード電極、１０・・・カソードコンタクト開孔、１１
・・・Ｐ型半導体基体、１２・・・Ｎ＋型埋込層、１３
・・・Ｎ型エピタキシャル層、１４・・・Ｐ＋型拡散層
。 代理人 弁理士 内 原 音 第１図
Claims (1)
- 半導体基板上に絶縁膜を形成したのち選択的に除去する
ことによりアノードコンタクト開孔及びカソードコンタ
クト開孔を同時に形成する工程と、前記半導体基板と同
一導電型の不純物を含む多結晶シリコン膜を被着したの
ち前記カソードコンタクト開孔とその近傍にのみ前記多
結晶シリコン膜を残してその余は除去する工程と、前記
アノードコンタクト開孔部に露出した前記半導体基板の
表面にショットキー金属を被着する工程とを含むことを
特徴とする横型ショットキーダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25843888A JPH02105574A (ja) | 1988-10-14 | 1988-10-14 | 横型ショットキーダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25843888A JPH02105574A (ja) | 1988-10-14 | 1988-10-14 | 横型ショットキーダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105574A true JPH02105574A (ja) | 1990-04-18 |
Family
ID=17320206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25843888A Pending JPH02105574A (ja) | 1988-10-14 | 1988-10-14 | 横型ショットキーダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105574A (ja) |
-
1988
- 1988-10-14 JP JP25843888A patent/JPH02105574A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161745A (en) | Semiconductor device having non-metallic connection zones | |
| US4063901A (en) | Method of manufacturing a semiconductor device | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| US4631568A (en) | Bipolar transistor construction | |
| EP0122004A2 (en) | Improved bipolar transistor construction | |
| US3678348A (en) | Method and apparatus for etching fine line patterns in metal on semiconductive devices | |
| JPH02105574A (ja) | 横型ショットキーダイオードの製造方法 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| KR19980071353A (ko) | 반도체 장치 | |
| JPH02178973A (ja) | 横型ショットキーダイオードの製造方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS613470A (ja) | 半導体装置 | |
| JPH03203374A (ja) | 半導体装置の製造方法 | |
| JP2757872B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6148957A (ja) | Ｍｏｓキヤパシタの製造方法 | |
| KR100257525B1 (ko) | 트랜지스터 형성방법 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59205752A (ja) | シヨツトキ−バリアダイオ−ドを含む半導体集積回路 | |
| JPS63138771A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPS59208879A (ja) | 接合型電界効果半導体装置の製造方法 |