JPH02101921A - 過負荷電流検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は負荷電流を検出してこれをデジタル処理するこ
とにより過負荷電流検出を行なう静止形の過負荷電流検
出装置に関する。

（従来の技術） 従来の静止形の過負荷電流検出装置の一例を第３図及び
第４図に示す。即ち、１は図示しない負荷に交流電源を
供給する主回路、２はこの主回路１の各相の負荷電流を
検出する変流器、３はこれらの変流器２の検出電流を重
ね合せた状態で全波整流する全波整流回路、４はこの全
波整流回路３の出力電流を電圧に変換する抵抗器、５は
この抵抗器４の出力電圧をデジタル信号に変換するＡ／
Ｄ変換回路、６は負荷の定格電流を設定する定格電流設
定回路である。７はマイクロコンピュータであり、これ
は、処理演算を実行するＣＰＵ８、プログラムが収納さ
れたＲＯＭ９．４つの収納領域１０ａ乃至１０ｄを有す
るＲＡＭｌ０及びｃｐＵ８からの過負荷信号を遅延させ
るデイレイ回路１１よりなる。１２はトリップ信号を出
力する出力回路、１３はトリップ用リレーである。

而して、上記構成において、マイクロコンビュ−夕７が
第４図に示すフローチャートに従って、ＲＯＭ９に記憶
されているプログラムの動作を開始（スタート）すると
、ＣＰＵ８は、先ず、定格電流設定回路６の設定値を読
込みこれをＲＡＭｌ０の設定値収納領域１０ｂにストア
しくステップＳ１）、次に、負荷電流に相当するＡ／Ｄ
変換回路５の出力をデータとして読込みこれをＲＡＭｌ
０のデータ収納領域１０ａにストアする（ステップＳｔ
）。続いて、ＣＰＵ８は、ＲＡＭｌ０の収納領域１０ａ
、１０ｂにストアされたＡ／Ｄ変換回路５からのデータ
及び定格電流設定回路６からの設定値の比を演算し、そ
の演算データをＲＡＭ１０の演算データ収納領域１０Ｃ
にストアする（ステップＳ３）。そして、この後、この
演算データが、予めストアされているＲＡＭｌ０の孔設
定値収納領域１０ｄの沈設定値よりも大か否かを判断し
くステップＳ４）、大きいときには過負荷信号をデイレ
イ回路１１に出力しくステップＳ！１）、大きくないと
きには過負荷信号を停止のままとする（ステップＳｓ）
。デイレイ回路１１は、１回の過負荷信号ではトリップ
信号の出力を行なわず（ステップＳｙ　）　、所定時間
毎に繰り返されるステップＳ２乃至Ｓ７の処理の中で継
続して所定時間過負荷信号が与えられるとトリップ信号
を出力回路１２を介してトリップ用コイル１３に与え（
ステップＳ７　）　、主回路１に設けられた図示しない
引外し装置をトリップさせるものである。

（発明が解決しようとする課題） しかしながら、上述の従来構成のものでは、主回路１に
頻繁にノイズが重畳されるような場所に設置されている
場合には１．負荷電流が定格電流値以下にも拘わらず、
所定時間毎に入力するデータに連続してノイズが重なる
と、これを過負荷電流として誤検出し、ミストリップし
てしまうという問題があった。

本発明は上記事情に鑑みてなされたもので、その目的は
、主回路に頻繁にノイズが重畳されるような場所であっ
ても、特別な装置を付設することなく、そのノイズによ
るミストリップの発生を極力低減し得る過負荷電流検出
装置を提供するにある。

［発明の構成］ （課題を解決するための手段） 本発明の過負荷電流検出装置は、主回路の各相に負荷電
流を検出する変流器を設け、これらの変流器の検出電流
を整流する整流回路を設け、この整流回路の出力電流を
電圧に変換する電圧変換器を設け、この電圧変換器の出
力電圧を入力するＡ／Ｄ変換回路を設け、このＡ／Ｄ変
換回路の出力を所定時間毎に微少時間を存して所定回数
入力□しこれら相互の比が設定範囲内にあるときにこれ
を検出データとして読込む制御回路を設け、前記制御回
路を、検出データと予め設定した定格電流設定値とを演
算してその演算データに基づき過負荷電流検出信号を出
力するように構成したところに特徴を有する。

（作用） 本発明の過負荷電流検出装置によれば、制御回路は、負
荷電流としてのＡ／Ｄ変換回路の出力を所定時間毎に微
少時間を存して所定回数入力し、これら相互の比が設定
範囲内にあるときに検出データとして読込むので、例え
ば負荷電流にノイズが重畳されたものがこれらの中の一
部に含まれている場合にはその比が設定範囲を超えるこ
とになって検出データとして読込まれないようになる。

また、これらのすべてにノイズが含まれる場合には、そ
の比が設定範囲内にはいることがあるが、このような場
合が連続して発生することは極めて稀となる。従って、
検出データとしてはノイズの悪影響のほとんどないもの
が得られ、過負荷電流の誤検出によるミストリップの発
生が極力低減される。

（実施例） 以下、本発明の一実施例について第１図及び第２図を参
照しながら説明する。

先ず、電気的構成を示す第１図において、２１は三相の
主回路母線２１ａ、２１ｂ及び２１ｃからなる主回路で
あり、これは図示しない負荷に三相交流電源を供給する
。２２ａ、２２ｂ及び２２Ｃはこれらの主回路母線２１
ａ、２１ｂ及び２１Ｃに配設された変流器であり、これ
らの出力端子はダイオードをブリッジ接続してなる全波
整流回路２３の交流入力端子に接続されている。尚、主
回路２１には、図示はしないが、変流器２２ａ乃至２２
ｃよりも電源側に位置して引外し接点が配設されている
。２４は抵抗等からなる電圧変換器であり、その入力端
子は全波整流回路２３の直流出力端子に接続され、出力
端子はＡ／Ｄ変換回路２５の入力端子に接続されている
。２６は負荷の定格電流値を設定する定格電流設定回路
である。

２７は制御回路たるマイクロコンピュータであり、これ
は、後述するように動作するもので、ＣＰＵ２８、ＲＯ
Ｍ２９．ＲＡＭ３０及びデイレイ回路３１から構成され
ている。ＣＰＵ２８において、その入力ポートはＡ／Ｄ
変換回路２５の出力端子及び定格電流設定回路２６の出
力端子に接続されており、出力ボートはＡ／Ｄ変換回路
２５の制御入力端子Ｃに接続されている。ＲＯＭ２９は
処理プログラムを命令コードに基いて記憶しているもの
で、その出力端子はＣＰＵ２８の入力ポートに接続され
ている。ＲＡＭ３０は８つの収納領域を有するもので、
即ち、１回目入力データ収納領域３０ａ、２回目入カデ
ータ収納領域３０ｂ、入力データ比収納領域３０Ｃ１入
力データ比許容値収納領域３０ｄ、データ平均値収納領
域３０ｅ、定格電流設定値収納領域３０ｆ１演算データ
収納領域３０ｇ及び沈設定値収納領域３０ｈを有するも
ので、夫々の入出力端子はＣＰＯ２８の入出力ボートに
接続されている。この場合、ＲＡＭ３００Åカデータ比
許容値収納領域３０ｄ及び沈設定値収納領域３０ｈには
バックアップ電源により予め設定された値が記憶されて
いる。デイレイ回路３１は、その入力端子がＣＰＵ２８
の出力ボートに接続され、出力端子が出力回路３２に接
続されており、過負荷電流検出信号が所定時間継続して
与えられるとトリップ信号を出力するものである。

出力回路３２はデイレイ回路３１からのトリップ信号に
応じてリレー３３に通電するもので、このリレー３３の
通電により主回路２１に設けられた引外し接点が開放さ
れて引外し動作が行なわれるようになっている。

次に、本実施例の作用について第２図のフローチャート
をも参照しながら述べる。

先ず、主回路２１の主回路母線２１ａ乃至２１Ｃに流れ
る負荷電流は変流器２２ａ乃至２２ｃにより検出され、
その検出電流は、全波整流回路２３により重ね合わせる
ようにして整流された後、電圧変換器２４により直流電
圧に変換され、Ａ／Ｄ変換回路２５に与えられる。一方
、定格電流設定回路２６に設定された定格電流値はマイ
クロコンピュータ２７に与えられている。

而して、マイクロコンピュータ２７が動作を開始（スタ
ート）すると、マイクロコンピュータ２７はＲＡＭ２９
に記憶されたプログラムに基いて次のようなステップを
進行させる。即ち、先ず、「定格電流設定値の読込み、
ストア」の入力ステップＴ１となり、ＣＰＵ２８は定格
電流設定回路２６から与えられている定格電流設定値を
読込み、これをＲＡＭ３０の定格電流設定値収納領域３
０ｆにストアする。次に、ｒＡ／Ｄ変換データ（１）の
入力、ストアＪの入力ステップＴ２となり、ＣＰＵ２８
は、Ａ／Ｄ変換回路２５からその制御入力端子Ｃに出力
信号を与えて負荷電流に相当するデジタル化されたデー
タを入力し、そのデータをデータ（１）としてＲＡＭ３
０の１回目入力データ収納領域３０ａにストアする。次
いで、ｒＡ／Ｄ変換データ（２）の入力、ストア」の入
力ステップＴ、となり、ＣＰＵ２８は、上述したデータ
の入力から微少時間を存して、上述と同様の処理により
Ａ／Ｄ変換回路２５からデータを入力し、そのデータを
データ（２）としてＲＡＭ３０の２回目式カデータ収納
領域３０ｂにストアする。この後、「入力データ比演算
」の処理ステップＴ４になると、ステップＴ２及びＴ３
でストアしたデータ（１）とデータ（２）との比の演算
を行ない、これを入力データ比としてＲＡＭ３０の入力
データ比収納領域３０ｃにストアする。次の［入力デー
タ比は許容範囲内か？」の判断ステップＴ！１になると
、ＣＰＯ２８は、ＲＡＭ３０の入力データ比許容値収納
領域３０ｄに予め記憶されている許８値の範凹内に上述
のステップＴ４で得られた入力データ比の値が入ってい
るか否かを判断する。

この場合、この許容値は、１を中心とした所定の上・下
限値に定められているもので、即ち、本来負荷電流の値
が２回のデータ入力の微少時間の間に定常的であるはず
のものが、例えばノイズ等がデータ（１）或いはデータ
（２）の一方に重畳されて大きくなっているときに、そ
の入力データ比を演算した結果が許容範囲外となるよう
に定められているものである。而して、このステップＴ
。

でｒＹＥｓＪと判断されたときには、これらのデータ（
１）及びデータ（２）を検出データとして有効とし、次
の「入力データ平均値演算」の処理ステップＴ６で、デ
ータ（１）とデータ（２）との平均値を演算し、この結
果をＲＡＭ３０のデータ平均値収納領域３０ｅにストア
する。一方、ステップＴ５でｒＮＯＪと判断されたとき
には、次の「入力データ無効化」の処理ステップＴ７で
、これらのデータ（１）及びデータ（２）はノイズが重
畳されたデータであるとして無効化し、検出データとし
ては前回の検出データによる入力データ平均値をそのま
ま用いる。尚、このとき、入力されたデータが開始直後
のものであった場合には、予め初期設定されたデータを
用いるようにしている。

さて、上述のようにしてデータ平均値が得られると、次
の「平均値と定格電流設定値との比演算」の処理ステッ
プＴＢとなり、ＣＰＵ２８は、ＲＡＭ３０の入力データ
平均値収納領域３０ｅ及び定格電流設定値収納領域３０
ｆにストアされた入力データ平均値と定格電流設定値と
の比の演算を行なって、その演算データをＲＡＭ３０の
演算データ収納領域３０ｇにストアする。次いで、「演
算データは比設定値より大か？」の判断ステップＴ、と
なり、ＣＰＵ２８は、演算データ収納領域３０ｇにスト
アされた演算データが沈設定値収納領域３０ｈに予め記
憶された比設定値より大か否かを判断する。この場合、
主回路２１に流れている電流が通常の負荷電流である時
には、その負荷電流に対応する演算データは比設定値よ
り小となるように設定されているので、ＣＰＵ２８は、
判断ステップＴ、でｒＮＯＪと判断してステップＴ１゜
を経て「トリップか？」の判断ステップＴ１□となり、
ここでもｒＮＯＪと判断して前記入力ステップＴ２に戻
るようになる。以下、ＣＰＵ２８は、上述したステップ
Ｔ２からステップＴ１゜を経てステップＴ１２に至る処
理を繰返して行なうことになり、即ち、単位時間毎に入
力データ（１）（２）の読込み、入力データ比の演算、
検出データの判定、比の演算、演算データの比設定値に
対する比較を繰返して行なうことになる。而して、主回
路２１に過負荷による過負荷電流が流れた時には、ＣＰ
Ｕ２８が処理ステップＴ８で演算した演算データは比設
定値よりも大となるものである。

従って、ＣＰＵ２８は、次の「演算データは比設定値よ
り大か？」の判断ステップＴ！ＩでｒＹＥｓＪと判断し
て「過負荷電流検出信号出力」の出力ステップＴｌｌと
なり、過負荷電流検出信号をデイレイ回路３１に与える
。その後、ＣＰＵ２８は、「トリップか？」の判断ステ
ップＴ’ｔｚとなって、ここで「ＮＯ」と判断して入力
ステップＴ２に戻るようになり、以下、ステップＴ２か
らステップＴ’ｔｔを経てステップＴ１２に至る処理を
繰返すことになって、デイレイ回路３１に過負荷電流検
出信号を与え続けるようになる。そして、デイレイ回路
３１は所定時間継続して過負荷電流検出信号が与えられ
るとトリップ信号を出力して出力回路３２に与えるので
、出力回路３２はリレー３３に通電してこれを動作させ
るようになり、このリレー３３の動作に基づいて主回路
２１に設けられた引外し接点を開放（トリップ）させる
。これにより、ＣＰＵ２８は、「トリップか？」の判断
ステップＴ’ｔｚになると、ここでは「ＹＥｓＪと判断
して動作終了（エンド）となる。尚、過負荷が一時的な
ものであった時には、ＣＰＵ２８がステップＴ２からス
テップＴｌｌを経てステップＴ！２に至る処理を所定時
間繰返す以前に主回路２１に流れる電流が通常の負荷電
流に戻るようになるので、演算ステップＴ８においてＣ
ＰＯ２８により演算された演算データは比設定値よりも
小になる。従って、ＣＰＯ２８は、「演算データは孔設
定値より大か？」の判断ステップＴ３となると、ここで
「ＮＯＪと判断して次の「過負荷電流検出信号停止」の
出力ステップＴ’ｔｏとなり、デイレイ回路３１に対す
る過負荷電流検出信号の出力を停止する。これにより、
デイレイ回路３１はトリップ信号を出力することはなく
、主回路２１に設けられた引外し接点は開放されない。

このような本実施例によれば次のような効果が得られる
。即ち、マイクロコンピュータ２７により、負荷電流と
してのＡ／Ｄ変換回路２５の出力を所定時間毎に微少時
間を存して２回入力し、そのデータ（１）とデータ（２
）との比が設定範囲内にあるときにこれを検出データと
して用い、設定範囲外のときにはこれらのデータ（１）
、（２）を無効化し前回の検出データを用いようにし、
この検出データによる平均値と定格電流設定値との比較
を行なわせるように構成した。これにより、例えば、主
回路２１に頻繁にノイズが重畳されるような場合に、デ
ータ（１）或いはデータ（２）のいずれかにノイズがｆ
ｆ１ｆｉされて大きな値となっているときには、それら
の入力データが検出データとして読込まれることはなく
なる。従って、従来と異なり、定格電流値以下の負荷電
流にも拘らずノイズの悪影響により発生するミストリッ
プを極力低減できるようになり、しかも、この場合でも
特別な装置を付設する必要がなくなるものである。

尚、上記実施例では、Ａ／Ｄ変換回路２５からの出力を
所定時間毎に２回ずつ入力するようにしたが、これに限
らず、例えば、３回以上入力してそれら相互の比を演算
し設定範囲内に入るかどうかを判断するようにしても良
く、これによれば、検出データによるミストリップは更
に低減できる。

また、上記実施例では、検出データとしてのデータ（１
）、（２）を平均値をとって定格電流設定値と比較する
ようにしたが、これに限らず、例えばいずれかの値を代
表値として決めるようにしても良い。

［発明の効果］ 以上説明したように、本発明の過負荷電流検出装置によ
れば、次のような効果が得られる。

即ち、制御回路により、負荷電流としてのＡ／Ｄ変換回
路の出力を所定時間毎に微少時間を存して所定回数人°
力し、これら相互の比が設定範囲内にあるときに検出デ
ータとして読込むように構成した。これにより、例えば
、主回路にノイズが頻繁に重畳されているような場合で
も、Ａ／Ｄ変換回路からの出力の中にノイズが重畳され
たものが含まれているときにはそれを検出データとして
読込まない。従って、従来と異なり、負荷電流が定格電
流設定値以下にも拘らずノイズの悪影響により発生して
しまうミストリップを極力低減でき、しかも、この場合
でも特別な装置を付設する必要がない。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すもので、第
１図は電気的構成図、第２図は作用説明用のフローチャ
ートであり、第３図及び第４図は従来例を示す第１図及
び第２図相当図である。 図面中、２１は主回路、２２ａ乃至２２ｃは変流器、２
３は整流回路、２４は電圧変換器、２５はＡ／Ｄ変換回
路、２６は定格電流設定回路、２７はマイクロコンピュ
ータ（制御回路）を示す。

Claims (1)

【特許請求の範囲】
1. １、主回路の各相に設けられ負荷電流を検出する変流器
   と、これらの変流器の検出電流を整流する整流回路と、
   この整流回路の出力電流を電圧に変換する電圧変換器と
   、この電圧変換器の出力電圧を入力するＡ／Ｄ変換回路
   と、このＡ／Ｄ変換回路の出力を所定時間毎に微少時間
   を存して所定回数入力しこれら相互の比が設定範囲内に
   あるときにこれを検出データとして読込む制御回路とを
   具備し、前記制御回路は、検出データと予め設定した定
   格電流設定値とを演算してその演算データに基づき過負
   荷電流検出信号を出力するように構成されていることを
   特徴とする過負荷電流検出装置。