JPH02100486A

JPH02100486A - 画像符号化装置

Info

Publication number: JPH02100486A
Application number: JP63252763A
Authority: JP
Inventors: Shingo Ikeda; 信吾池田; Yoshisue Ishii; 芳季石井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-10-05
Filing date: 1988-10-05
Publication date: 1990-04-12
Anticipated expiration: 2012-12-17
Also published as: JP2692899B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は画像情報伝送システムに関し、特に高能率符号
化を可能にした画像情報伝送システムに関するものであ
る。

〔従来の技術〕

従来から、この種の画像情報伝送方式として、例えばテ
レビジョン信号の高能率符号化方式が知られている。こ
のテレビジョン信号高能率符号化方式では、伝送帯域を
狭（する必要性から、１画素当りの平均ビット数を小さ
（する所望ＭＩＮ−ＭＡＸ法が採られている。以下、こ
のＭＩＮ＝ＭＡＸ法について説明する。

テレビジョン信号は強い時空間の相関を有している。そ
して、画像を微小なブロックに分割すると、各ブロック
は局所的相関により、小さなダイナミックレンジしか持
たないことが多い。従って、各ブロックでダイナミック
レンジを求め、適応的に符号化することにより非常に効
率の良い情報圧縮ができることになる。

そこで、この符号化について具体的に図面を参照して説
明していく。

第３図は、従来技術の一例としての画像情報伝送システ
ムの概略構成を示す図である。図中の１０１は入力端子
であり、例えばテレビジョン信号等のラスタースキャン
されたアナログ画像信号を所定の周波数で標本化し、１
サンプル当りｎビットのデータにディジタル化されたデ
ィジタル画像データが入力される。この２°階調のディ
ジタル画像データは、画素ブロック分割回路１０２に供
給される。

第４図は一画面分の全画素データを画素ブロックに分割
する様子を示す図である。画素ブロック分割回路１０２
においては、−旦、一画面分の全画素データをメモリ等
に記憶し、第４図に示すように、水平方向（以下、Ｈ方
向と称す）に１画素、垂直方向（以下、■方向と称す）
にｍ画素の（Ｉ！ｘｍ）個の画素より構成される画素ブ
ロック単位で画素データを読み出す。即ち、この各画素
ブロックのデータ毎に出力が行われる。

第５図は各画素ブロックの構成を示す。図中、ＤＩ、ｌ
−Ｄｍ、ｊは各画素データを示している。画素ブロック
分割回路１０２より出力される画像データは最大値検出
部１０３．最小値検出部１０４並びにタイミング調整部
１０５に入力される。これによって各画素ブロック内の
全画素データ（Ｄ、、、−Ｄｆｆｉ、、）中、最大値を
有するもの（Ｄ、、、）と最小値を有するもの（Ｄ□１
つ）が検出部１０３，１０４により検出され、出力され
る。

一方、タイミング調整部１０５においては最大値検出部
１０３並びに最小値検出部１０４でＤ　ｍｉｘ　＋　Ｄ
　ｍｌｎを検出するのに必要な時間だけ全画素データを
遅延させ、各画素ブロック毎に予め定められた順序で画
素データを分割値変換部１０６に送出する。例えば、各
画素ブロック毎に、Ｄ　１．＋　ｒ　Ｄ２．１　＋　Ｄ
ｓ、＋　＋　”’＋　ＤｍＤ１２．・・・、Ｄ　、、＋
、　２　＋・・・、Ｄ工、（１−１１＋・・・Ｄ　ｍ　
＋７−＋１　＋　Ｄ　１．１・・・ｇＤｍ、ｌという具
合に送出する。

このようにして各画素ブロック内の全画素データ（Ｄ４
．＋〜Ｄｍ、ｎ）及びこれらの最大値（Ｄ、□）及び最
小値（Ｄｌ。）は分割値変換部１０６に入力され、各画
素データについて、Δ１．１）を得る。ここでｋはｎよ
り小さい整数であり、その量子化の様子を第６図（ａ）
に示す。

第６図（ａ）にて示したようにΔ１．．はにビットの２
値符号として出力される。このようにして得たにビット
の分割符号Δ、Ｉ及びｎビットのＤ□８及びＤ□、７は
それぞれパラレル−シリアル（Ｐ−３）変換器１０７，
１０７’　、１０７’にてシリアルデータとされ、デー
タセレクタ１０８において、第７図に示す如きシリアル
データとされる。なお、第７図においては１つの画素ブ
ロックに対する伝送データを示している。

データセレクタ１０８より出力されたデータはファース
トイン・ファーストアウト・メモリ（ＦＩＦＯメモリ）
１０９にて一定のデータ伝送レートとなるように時間軸
処理され、更に同時付加部１１０により同期信号が付加
され、出力端子１１１より伝送路（例えばＶＴＲ等の磁
気記録再生系）に送出される。ここで同期信号の付加に
ついては、各画素ブロック毎、複数の画素ブロック毎に
行えばよい。なお、上述各部の動作タイミングはタイミ
ングコントロール部１１２より出力されるタイミング信
号に基づいて決定される。

第８図は、第３図に示したデータ送信側に対応する受信
側の概略構成を示すブロック図である。

第８図において、１２１は前述した送信側にて高能率符
号化された伝送データが入力される端子である。入力さ
れた伝送データ中の同期信号は同期分離部１２２により
分離され、タイミングコントロール部１２３へ供給され
る。このタイミングコントロール部は、同期信号に基づ
いて、この受信側の各部の動作タイミングを決定してい
る。

他方、データセレクタ１２４においては前途の伝送デー
タ中ｎビットのデータＤ　ｍｍｘ　　Ｄ　ｗｉｎと、各
画素データをＤ　Ｉｌｌ＠！　ｌ　Ｄ＋ｍｌｔ間でにビ
ット量子化した符号Δ１．１　とに振り分けられる。こ
れはそれぞれシリアル−パラレル（Ｓ−Ｐ）変換器１２
５．１２５’　にてパラレルデータに変換される。Ｓ−
Ｐ変換器１２５にてパラレルデータとされた各画素ブロ
ック内の最大値データＤ１．８、及び最小値データＤ、
３はそれぞれラッチ回路１２６．１２７にてラッチされ
、ラッチされた最大値データＤ　ｍ　＊　ｘ及び最小値
データＤ１．．はそれぞれ分割値逆変換部１２８に出力
される。他方、各画素ブロック内の各画素データに係る
分割符号Δ１．．は前述したような所定の順序でＳ−Ｐ
変換器１２５′により出力され、分割値逆変換部１２８
に供給される。

第６図（ｂ）は分割符号Δ６．１及びＤ□。

Ｄ　ｍ　Ｉ　ａから元の画素データに係る代表値データ
ＤＩ　、　、、を復号する様子を示す図で、図示の如く
、代表値は例えばＤ□Ｘ　Ｉ　Ｄｍ＋、、を２に分割し
。

た各量子化レベルの中間に設定する。このようにして分
割値逆変換部１２８より得たｎビットの代表値データ（
Ｄ’　、、、−Ｄ’□、ｔ）は、前述の順序で各画素ブ
ロック毎に出力されることになる。

スキャンコンバータ部１２９においては分割値逆変換部
１２８の出力データを、ラスタースキャンに対応する順
序に変換し、復号画像データとして出力端子１３０に出
力することになる。

〔発明が解決しようとする問題点〕

しかしな、がら、上記従来例では、画像の２次元空間の
みの相関性を利用している。そのため、静止画像または
動きの少ない画像を伝送する場合、伝送情報に時間軸の
冗長度が生じ、同じ情報を繰り返し伝送することとなり
、伝送効率を悪化させているという欠点がみられる。

よって本発明の目的は、上述の点に鑑み、高品位の画像
情報を効率よく伝送することができる画像情報伝送シス
テムを提供することにある。

〔問題を解決する為の手段〕

本発明の画像情報伝送システムは、一画面分が複数の画
素データにより構成されている画像情報を伝送するシス
テムであって、前記一画面分の複数の画素データを所定
数の画素データ毎に複数の画素ブロックに分割する分割
手段と、前記分割手段により分割された複数の画素ブロ
ックの夫々に対し、当該画素ブロックが画面内の動画領
域に属するか静止画領域に属するかを判定し、判定結果
を出力する判定手段と、前記複数の画素ブロックの夫々
に対し、前記判定手段より得られる判定結果を、夫々所
定期間監視し、前記複数の画素ブロックの夫々に対する
判定結果が該所定期間以上連続して静止画領域に属する
と判定された場合には最新の判定結果を他方に変換し、
出力する変換手段と、前記変換手段より出力される判定
結果に基づいて、動画領域の画素ブロック内の画素デー
タは第１の符号化方式に基づき符号化し、静止画領域の
画素ブロック内の画素データは前記第１の符号化方式と
は伝送効率の異なる第２の符号化方式に基づき符号化し
、出力する符号化手段と、前記符号化手段により符号化
された画素データを伝送データに変換伝送路上に出力す
る伝送手段とを具備したものである。

〔作　用〕

上述の構成により、画像情報の状態に応じて適応的な伝
送を行う事により、高能率な画像情報の伝送を行う事が
できるものである。

〔実施例〕

以下、本発明を本発明の一実施例を用いて説明する。

第１図および第２図は、本発明の一実施例としての画像
情報伝送システムの概略構成を示す図である。ここで、
第１図は送信系を、第２゛図は受信系を示す。なお、第
１図および第２図において前記第３図および第８図と同
様の構成については同じ符番を付し詳細な説明を省略す
る。

以下の説明においては、従来例と異なる所のみを説明す
る。

第１図において、１は画素ブロック分割回路１０２の出
力からフレームメモリ１０の出力を減算する減算器、２
は減算器１の出力の最大値を求める最大値検出部、３は
同じく最少値を求める最少値検出部、４は最大値検出部
２から分割値変換部５への伝達時間を調整するタイミン
グ調整部、６は最大値検出部２および最小値検出部３の
出力より動きを判定し、動きデータを出力する動き検出
部、１５は前記動き検出部６において画素ブロック単位
に検出される所定の動きデータを各画素ブロック毎にカ
ウントするカウンタ回路、１６は前記カウンタ１５にお
けるカウント値に応じて、前記動き検出部６より出力さ
れる動きデータを変換する動きデータ変換部、７は上記
各部２゜３．５それぞれの出力を切り換える切り換え器
、８は分割値逆変換部１２８とフレームメモリ１０の出
力を加算する加算器、９はフレームメモリ１０への入力
として加算器８の出力／画素ブロック分割回路１０２の
出力を切り換える切り換え器、１０は切り換え器９から
の信号を記憶する上記フレームメモリ、１１は最大値検
出部１０３゜最小値検出部１０４２分割値変換部１０６
それぞれの出力を切り換える切り換え器、１２は切り換
え器７，１１どちらかの信号をＰ−Ｓ変換器１３に入力
するための切り換え器、１３は切り換え器１２からの信
号をパラレル−シリアル変換し、動きデータ変換部１６
の出力を付加する上記Ｐ−３変換器、１４は各回路のタ
イミングをコントロールするタイミングコントロール部
である。

第２図において、２０は入力部１２１からの信号をシリ
アル−パラレル変換するＳ−Ｐ変換器、２１は分割値逆
変換部１２８の出力とフレームメモリ２３の出力を加算
する加算器、２２はスキャンコンバータ１２９の入力と
して分割値逆変換部１２８あるいは加算器２１の出力を
選択する切り換え器、２３は切り換え器２２からの信号
を記憶するフレームメモリ、２４はＳ−Ｐ変換器２０の
出力から動き信号を分離する動き信号分離部、２５は同
期分離部１２２の出力から各回路のタイミングをコント
ロールするタイミングコントロール部である。

次に、第１図に示した送信系の動作を説明する。

第１図の入力端子１０１より入力された画像デジタルデ
ータは、画素ブロック分割回路１０２によりブロック単
位に並びかえられ、フレーム間差ＤＰＣＭとＭＩＮ−Ｍ
ＡＸ法を用いる信号処理部と、ＭＩ　Ｎ−ＭＡＸ法のみ
を用いる信号処理部とに入力される。前記信号処理部で
はフレームメモリ１０を有し、前フレームと現フレーム
との差分値を減算器１により求め、得られた値を最大値
検出部２．最少値検出部３．タイミング調整部４゜分割
値変換部５及び切り換え器７より成るＭＩＮ−ＭＡＸ法
符号器により再符号化する。再符号化された信号は、分
割値逆変換部１２８によりデコードされ、フレームメモ
リ１０の出力と加算器８により加算される。さらに、切
り換え器９を介してフレームメモリ１０に新しい画素デ
ータが書き換えられる。

このデコード・書き換え操作によりフレームメモリの内
容を更新し、また、受信側フレームメモリと内容を一致
させることができる。これらの信号処理により、フレー
ム間差ＤＰＣＭとＭＩＮ−ＭＡＸ法符号化が行われる。

また、各画素ブロックが動き状態にあるか静止状態にあ
るかは動き検出部６により検出される。

動き検出部６には各画素ブロック毎に、前記最大値検出
部２において検出された最大値データと、前記最小値検
出部３において検出された最小値データとが入力されて
おり、動き検出器６は入力された最大値データと最小値
データとの差分値を算出し、算出された差分値を予め設
定されている閾値と比較する事により各画素データに対
して１ビツトの動きデータを出力する。

すなわち、前記最大値データと最小値データとの差分値
が前記閾値と同じか、前記閾値よりも大きい場合には、
その画素ブロックが動き状態であると判断し、“１”を
表わす動きデータを出力し、また差分値が前記閾値より
も小さい場合にはその画素ブロックが静止状態であると
判断し、“０”を表わす動きデータを出力する様になっ
ている。

尚、前記閾値を極端に大きな値に設定すると、伝送効率
は向上にするが、再生画像において、特に動きのある画
像には画質の劣化が生じてしまい、また、前記閾値を極
端に小さな値に設定すると、画質劣化は改善されるが伝
送効率は低下する事になるので、再生画質と伝送効率と
を考慮し、予め適切な値を設定する様にする。

以上の様にして動き検出部６より発生された動きデータ
はカウンタ回路１５．動きデータ変換部１６に供給され
る。

カウンタ回路１５は第９図に示す様に前記画素ブロック
分割回路１０２において分割される１画面分の画素ブロ
ックの数に相当する数のカウンタ１５　　ｂ　＋〜１５
−ｂ、、入力される動きデータを対応するカウンタに供
給する入力切換回路１５−ａ、各カウンタより出力され
る信号を順次切換えて出力する出力切換回路１５−ｃに
より構成されている。

以下、カウンタ回路１５の動作について第９図を用いて
説明する。

第９図に示す様に動き検出部６からカウンタ回路１５に
入力される動きデータは入力切換回路１５−ａに入力さ
れる。入力切換回路１５−ａにはタイミングコントロー
ル回路１４より発生されている画素ブロック同期信号Ｂ
Ｓが供給されており、該入力切換回路１５−ａは該画素
ブロック同期信号ＢＳに同期して入力された動きデータ
を対応するカウンタのリセット端子Ｒに順次供給する。

また、カウンタ１５−ｂ、　〜１５−ｂｎにはタイミン
グコントロール部１４より発生されている画素ブロック
同期信号ＢＳがクロック入力端子ＣＫに、垂直同期信号
ｖＳがデータ入力端子りに供給されており、各カウンタ
は垂直同期信号ｖＳが入力される毎にカウントアツプさ
れ、該カウント値が“Ｋ“に達するまではクロック入力
端子ＣＫから入力される画素ブロック同期信号ＢＳに同
期して“Ｏ”の変換制御信号を出力変換回路１５−ｃに
出力し、該カウント値が“Ｋ”に達したら“１”の変換
制御信号を出力切換回路１５−Ｃに出力すると共にリセ
ット端子Ｒに供給し、カウンタをリセットする様になっ
ている。

そして、各カウンタより出力される変換制御信号は出力
切換回路１５−ｃに入力され、タイミングコントロール
部１４より出力される画素ブロック同期信号に同期して
順次動きデータ変換部１６に出力される。

すなわち、カウンタ回路１５は各画素ブロックに夫々対
応している動きデータを監視し、静止画状態すなわち“
０”を表わす動きデータが“Ｋ”画面期間連続した事を
検出した場合には“１″の変換制御信号を出力し、それ
以外の時は“Ｏ”の変換制御信号を出力し、動きデータ
変換部１６に供給する。

そして、動きデータ変換部１６は動き検出部６より入力
される動きデータを前記カウンタ回路１５から供給され
ている変換制御信号が“０”の時はそのまま出力し、該
変換制御信号が“１”の時には動き状態を表わす“１”
に変換し出力する。

以上の動作により、動きデータ変換部１６から出力され
る動きデータはに画面期間以上連続して静止状態を示す
“０”となる事はなくなる。

次に、ＭＩ　Ｎ−ＭＡＸ法のみによる信号処理は、最大
値検出部１０３．最小値検出部１ｏ４゜タイミング調整
部１０５１分割値変換部１０６゜切り換え器１１より成
るＭＩＮ−ＭＡＸ法符号器により処理される。

これらの２つの信号処理出力は、動きデータ変換部１６
より出力される動きデータに応じてブロック単位で切り
換えられる。すなわち、動きデータが“０”の時は、フ
レーム間差ＤＰＣＭとＭＩＮ−ＭＡＸ法を用いた信号処
理を、また動きデータが“１”である時はＭＩＮ−ＭＡ
Ｘ法だけによる信号処理を切り換え器１２を用いて行う
。

この切り換えと同時に、切り換え器９によりフレームメ
モリ１０への入力を動きデータが１”である時、ＤＰＣ
Ｍされ、ＭＩＮ−ＭＡＸ法に基づき処理された信号から
画素ブロック分割回路１０２より出力される信号に切り
換えることで、フレームメモリ１０の内容を新しい値に
書き換えることによりＤＰＣＭによる符号化誤差を減少
することができる。

Ｐ−８（パラレル−シリアル）変換器１３では、パラレ
ルに入力されたパラレル画素ブロックデータをシリアル
画素ブロックデータに変換し、さらに動きデータ変換部
１６から出力される動きデータ１ビツトを各画素ブロッ
クデータに付加した後、以下、従来例と同様に処理され
出力される。

次に、第２図に示した受信系の動作を説明する。

第２図の入力端子１２１には、前述した送信側１２２に
より分離され、タイミングコントロール部２５へ供給さ
れる。このタイミングコントロール部２５は、同期信号
に基づいて、各部の動作タイミングを決定する。

他方、Ｓ−Ｐ　（シリアル−パラレル）変換器２０では
、入力されたシリアル画素ブロックデータをパラレル画
素ブロックデータに変換し、動きデータは、動きデータ
分離部２４により分離される。そして、前記Ｓ−Ｐ変換
器２０によりパラレルデータとされた各画素ブロックデ
ータは最大値ラッチ回路１２６．最小値ラッチ回路１２
７１分割値逆変換部１２８により画素ブロック毎にデコ
ードされる。

そして、前記動きデータ分離部２４において分離された
動きデータが“１”の時は、動き分離部２４の出力によ
り、切り換え器２２は前記分割値逆変換部１２８により
デコードされた信号をスキャンコンバータ１２９に直接
供給し、動きデータが“０“の時は、加算器２１により
、フレームメモリ２３の出力と前記分割値逆変換部１２
８によりデコードされた信号とを加算した後スキャンコ
ンバータ１２９に供給され、フレームメモリ２３には、
スキャンコンバータ１２９に供給された信号と同じ信号
が入力される。この様にフレームメモリ２３に記憶され
ている信号と前記分割値変換部１２８によりデコードさ
れた信号とを加算する事により、分割値変換部１２８に
よりデコードされた信号である。フレーム間の画素デー
タの差分値は元の画素データに復元される。以下、従来
例と同様に処理される。

ここで、フレーム間ＤＰＣＭとＭＩＮ−ＭＡＸ法を併用
することにより、伝送ビット数が減少することについて
説明する。

画像の時間軸の冗長性を利用して、画素データのフレー
ム間差分をとると、得られるデータのダイナミックレン
ジは減少する。

尚、この傾向は冗長性が強い程、つまり画像が静止状態
である程強（現われる。

そこで、本実施例では動き検出部６により各画素ブロッ
クにおける画素データのフレーム間差分値のダイナミッ
クレンジの大きさに応じて、その画素ブロックが静止状
態であるか動き状態であるかを決定し、静止状態である
画素ブロックに対してはフレーム間ＤＰＣＭとＭＩＮ−
ＭＡＸ法とを併用し、かつ、フレーム間差分値の最大値
を表わす最大値データとフレーム間差分値の最小値を表
わす最小値データ、及び該最大値と最小値により決まる
ダイナミックレンジを分割する分割数を小さくする事に
より伝送ビット数を減少させる事ができる。

以上の説明より明らかなように、フレーム間ＤＰＣＭと
ＭＩ　Ｎ−ＭＡＸ法を併用すると、データ圧縮率を大幅
に向上させる事ができる。例えば、各画素ブロック内の
画素数をＩ　Ｘｍ　（ｊ！　＝ｍ＝３）　１画素当り８
ビツトとし、フレーム間ＤＰＣＭとＭＩ　Ｎ−ＭＡＸ法
を併用し変換する場合には第７図において３．に＝２と
すると、各画素ブロック内の画素データの総ビット数は
（８×３Ｘ３＝）７２ビツト、フレーム間ＤＰＣＭとＭ
Ｉ　Ｎ−ＭＡＸ法を併用し、変換した場合の総ビット数
は（３ｘ２＋２ｘ３ｘ３＝）２４ビツトとなり、データ
の圧縮率は１／３となる。

上述した画像情報伝送システムにあっては、画像が静止
状態である場合は圧縮率を高め、動き状態である場合に
は通常の圧縮率にして、画像情報を適応的に伝送する様
にしたことにより、過剰な情報を伝送せず、伝送効率を
向上させることができる。

また、本実施例においてはカウンタ回路１５゜動きデー
タ変換部１６によって、任意の画素ブロックに対応した
動きデータが所定画面期間以上連続して静止状態を示す
“０”とならない様にしているため、仮に伝送路上で伝
送されるデータが誤った場合でも、データの誤りが伝播
しにくくする事ができる。すなわち、送信側において画
像が静止状態であると判別された画素ブロックはフレー
ム間ＤＰＣＭ及びＭＩＮ−ＭＡＸ法を併用して変換され
た後伝送され、受信側ですでに伝送され復元されたデー
タを用いて新らたに伝送されたデータを復元している為
、−度伝送路上でデータが誤った場合には以後の復元デ
ータは全て誤った復元データとなってしまう。そこで、
送信側で上述の様に任意の画素ブロックに対し、所定画
面期間以上はフレーム間ＤＰＣＭ及びＭ　Ｉ　Ｎ−ＭＡ
Ｘ法によるデータ変換を行わない様にする事により伝送
路上でのデータの誤りによるデータの誤りの伝播を最小
限にとどめる事ができる様になる。

尚、任意の画素ブロックに対するフレーム間ＤＰＣＭ及
びＭＩＮ−ＭＡＸ法によるデータ変換が可能な期間はデ
ータの伝送効率を考慮して設定する必要がある。

すなわち、あまり短期間にすると、フレーム間ＤＰＣＭ
及びＭＩ　Ｎ−ＭＡＸ法併用によるデータ変換によりデ
ータが圧縮される画素ブロックが減少し′、伝送データ
が増大し、また長期間にするとデータ誤りの伝播が長く
なづてしまうからである。

なお、上述の実施例にあってはラスタースキャンされた
画像データを伝送する場合についてのみ述べたが、画像
情報を伝送する場合には原信号の信号形態に拘りなく、
本発明を適用可能である。

また、他の信号形態の情報を伝送する場合、画素ブロッ
ク分割回路１０２．スキャンコンバータ部１２９等の構
成を適宜変化させるだけでよい。

〔発明の効果〕

以上説明したように本発明によれば、高品位の画像情報
を能率よく伝送できる画像情報伝送システムを得ること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例としての画像情報伝送システ
ムの送信側の概略構成図、第２図は本発明の一実施例としての画像情報伝送システ
ムの受信側の概略構成図、第３図は従来技術による画像情報伝送システムの送信側
の概略構成図、第４図は全画像データの画素ブロック群に分割する様子
を示す図、第５図は各画素ブロックのデータ配置を示す図、第６図（ａ）は第３図における分割値変換部の変換特性
を示す図、第６図（ｂンは第８図における分割値逆変換部の変換特
性を示す図、第７図は伝送されるデータを説明するための図、第８図は第３図に示した画像情報伝送システムの送信側
に対応する受信側の概略構成を示す図、第９図は第１図
に示したカウンタ回路の概略構成を示す図である。１・・・・・・・・・・・・・・・・・・減算器２．１
０３・・・・・・・・・・最大値検出部３．１０４・・
・・・・・・・・最小値検出部４．１０５・・・・・・
・・・・タイミング調整部５．１０６・・・・・・・・
・・分割値変換部６・・・・・・・・・・・・・・・・
・・動き検出部７．９，１１．１２・・・切り換え器８・・・・・・・・・・・・・・・・・・加算器１０・
・・・・・・・・・・・・・・・フレームメモリ１３・
・・・・・・・・・・・・・・・パラレル−シリアル変
換器１４・・・・・・・・・・・・・・・・タミングコ
ントロール部カウンタ回路動きデータ変換部

Claims

【特許請求の範囲】一画面分が複数の画素データにより構成されている画像
情報を伝送するシステムであって、前記一画面分の複数
の画素データを所定数の画素データ毎に複数の画素ブロ
ックに分割する分割手段と、前記分割手段により分割された複数の画素ブロックの夫
々に対し、当該画素ブロックが画面内の動画領域に属す
るか静止画領域に属するかを判定し、判定結果を出力す
る判定手段と、前記複数の画素ブロックの夫々に対し、前記判定手段よ
り得られる判定結果を夫々、所定期間監視し、前記複数
の画素ブロックの夫々に対する判定結果が該所定期間以
上連続して静止画領域に属すると判定された場合には最
新の判定結果を他方に変換し、出力する変換手段と、前記変換手段より出力される判定結果に基づいて、動画
領域の画素ブロック内の画素データは第１の符号化方式
に基づき符号化し、静止画領域の画素ブロック内の画素
データは前記第１の符号化方式とは伝送効率の異なる第
２の符号化方式に基づき符号化し、出力する符号化手段
と、前記符号化手段により符号化された画素データを伝送デ
ータに変換して伝送路上に出力する伝送手段とを具備し
た事を特徴とする画像情報伝送システム。