JP2874871B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2874871B2 JP2874871B2 JP30155487A JP30155487A JP2874871B2 JP 2874871 B2 JP2874871 B2 JP 2874871B2 JP 30155487 A JP30155487 A JP 30155487A JP 30155487 A JP30155487 A JP 30155487A JP 2874871 B2 JP2874871 B2 JP 2874871B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- block
- pixel
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/98—Adaptive-dynamic-range coding [ADRC]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は画像処理装置に関し、特に高能率符号化を可
能とした画像処理装置に関するものである。 ［従来の技術］ 従来から、この種の画像情報伝送方式として、例えば
テレビジョン信号の高能率符号化方式が知られている。
このテレビジョン信号高能率符号化方式では、伝送帯域
を狭くする必要性から、１画素当りの平均ビット数を小
さくする所謂MIN−MAX法が採られている。以下、このMI
N−MAX法について説明する。 テレビジョン信号は強い時空間の相関を有している。
そして、画像を微小なブロックに分割すると、各ブロッ
クは局所的相関により、小さなダイナミックレンジしか
持たないことが多い。従って、各ブロックでダイナミッ
クレンジを求め、適応的に符号化することにより非常に
効率の良い圧縮ができることになる。 そして、この符号化について具体的に図面を参照し
て、説明していく。 第３図は、従来技術の一例としての画像情報伝送シス
テムの概略構成を示す図である。図中の301は入力端子
であり、例えばテレビジョン信号等のラスタースキャン
されたアナログ画像信号を所定の周波数で標本化し、１
サンプル当りｎビットのデータにディジタル化されたデ
ィジタル画像データが入力される。この2n階調のディジ
タル画像データは、画素ブロック分割回路302に供給さ
れる。 第４図は１画面分の全画素データを画素ブロックに分
割する様子を示す図である。画素ブロック分割回路302
においては、いったん一画面分の全画素データをメモリ
等に記憶し、第４図に示すように、水平方向（以下、Ｈ
方向と称す）にｌ画素、垂直方向（以下、ｖ方向と称
す）にｍ画素の（ｌ×ｍ）個の画素より構成される画素
ブロック単位で画素データを読み出す。即ち、この各画
素ブロックのデータ毎に出力が行われる。 第５図は各画素ブロックの構成を示す。図中、D1.1〜
Dm.lは各画素データを示している。画素ブロック分割回
路302より出力される画素データは最大値検出部303,最
小値検出部304ならびにタイミング調整部305に入力され
る。これによって各画素ブロック内の全画素データ（D
1.1〜Dm.）中、最大値を有するもの（Dmax）と最小値を
有するもの（Dmin）が検出部303,304により検出され、
出力される。 一方、タイミング調整部305においては最大値検出部3
03並びに最小値検出部304でDmax，Dminを検出するのに
必要な時間だけ、全画素データを遅延させ、各画素ブロ
ック毎に予め定められた順序で画素データを分割値変換
部306に送出する。例えば、各画素ブロック毎にD1.1，D
2.1，D3.1，…，Dm.1，D1.2，…Dm.2…，D1，（ｌ−
１），…，Dm，（ｌ−１），D1,l…，Dm,lという具合に
送出する。 このようにして各画素ブロック内の全画素データ（D
1.1〜Dm,l）及びこれらの最大値（Dmax）及び最小値（D
min）は分割値変換部306に入力され、各画素データにつ
いて、DmaxとDminの間を2k分割した量子化レベルと比較
されたｋビットの分割符号（Δ1.1〜Δm.l）を得る。こ
こでｋはｎより小さい整数であり、その量子化の様子を
第６図（ａ）に示す。 第６図（ａ）にて示したようにΔi.jはｋビットの２
値符号として出力される。このようにして得たｋビット
の分割符号Δi.j及びｎビットのDmax及びDminはそれぞ
れパラレル−シリアル（Ｐ−Ｓ）変換器307,307′,30
7″にてシリアルデータとされ、データセレクタ308にお
いて、第７図に示す如きシリアルデータとされる。な
お、第７図においては１つの画素ブロックに対する伝送
データを示している。 データセレクタ308より出力されたデータはファース
トイン・ファーストアウト・メモリ（FIFOメモリ）309
にて一定のデータ伝送レートとなるように時間軸処理さ
れ、更に同期付加部310により同期信号が付加され、出
力端子311より伝送路（例えばVTR等の磁気記録再生系）
に送出される。ここで同期信号の付加については、各画
素ブロック毎、複数の画素ブロック毎に行えばよい。な
お、上述各部の動作タイミングはタイミングコントロー
ル部312より出力されるタイミング信号に基づいて決定
される。 第８図は、第３図に示したデータ送信側に対応する受
信側の概略構成を示すブロック図である。第８図におい
て、821は前述した送信側にて高能率符号化された伝送
データが入力される端子である。入力された伝送データ
中の同期信号は同期分離部822により分離され、タイミ
ングコントロール部823へ供給される。このタイミング
コントロール部は、同期信号に基づいて、この受信側の
各部の動作タイミングを決定している。 他方、データセレクタ824においては前述の伝送デー
タ中ｎビットのデータDmax，Dminと、各画素データをD
max，Dmin間でｋビット量子化した符号Δi.jとに振り分
けられる。これはそれぞれシリアル−パラレル（Ｓ−
Ｐ）変換器825,825′にてパラレルデータに変換され
る。Ｓ−Ｐ変換器825にてパラレルデータとされた各画
素ブロック内の最大値データDmax及び最小値データDmin
はそれぞれラッチ回路826,827にてラッチされ、ラッチ
された最大値データDmaxおよび最小値データDminはそれ
ぞれ分割値逆変換部828に出力される。他方、各画素ブ
ロック内の各画素データに係る分割符号Δi.jは前述し
たような所定の順序でＳ−Ｐ変換器825′により出力さ
れ、分割値逆変換部828に供給される。 第６図（ｂ）は分割符号Δi.j及びDmax，Dminから元
の画素データに係る代表値データＤ′i.jを復号する様
子を示す図で、図示の如く、代表値は例えばDmax，Dmin
を2k分割した各量子化レベルの中間に設定する。このよ
うにして分割値逆変換部828より得たｎビットの代表値
データ（Ｄ′1.1〜Ｄ′m.l）は、前述の順序で各画素ブ
ロック毎に出力されることになる。スキャンコンバータ
部829においては分割値逆変換部828の出力データを、ラ
スタースキャンに対応する順序に変換し、復号画像デー
タとして出力端子830に出力することになる。 ［発明が解決しようとする問題点］ しかしながら、上記従来例では、画像の２次元空間の
みの相関性を利用している。そのため、静止画像または
動きの少ない画像を伝送する場合、伝送情報に時間軸の
冗長度が生じ、同じ情報を操り返し伝送することとな
り、伝送効率を悪化させてしまうという欠点がある。 よって本発明の目的は、上述の点に鑑み、高品位の画
像信号を効率よく符号化することができる画像処理装置
を提供することにある。 ［問題点を解決するための手段］ 上記の目的を達成するために、本発明に係る画像処理
装置は、画像信号を入力する入力手段と、前記入力手段
によって入力された画像信号の動きを検出する動き検出
手段と、前記入力手段によって入力された画像信号を単
一画面の画像信号によって構成されたブロックに対し、
当該ブロック内で完結処理を施し、符号化コードを出力
する第１の符号化モードと、前記入力手段によって入力
された画像信号を複数画面の画像信号によって構成され
たブロックに対し、当該ブロック内で完結処理を施し、
符号化コードを出力する第２の符号化モードとを有する
符号化手段と、前記動き検出手段の出力に応じて前記符
号化モードを選択する選択手段とを有するものである。 ［実施例］ 以下、本発明の一実施例を用いて説明する。 第１図は本発明の一実施例による画像処理装置を示す
ブロック図であって、高能率符号化を可能とした送信側
の回路構成を示している。また、第２図は、本実施例に
より符号化された信号を復号するための受信側回路構成
を例示した参考図である。 第１図において、101は入力端子、102は画素ブロック
分割回路,103は画素ブロック分割回路102の出力を１フ
レーム遅延させるフレームメモリ,104は画素ブロック分
割回路102の出力とフレームメモリ103の出力の差を求め
る減算器,105は減算器104の結果より動き検出を行う動
き検出器,106は画素ブロック分割回路102の出力とフレ
ームメモリ103の出力との平均値を求める平均値演算回
路,107は平均値演算回路106の出力とフレームメモリ103
の出力とを選択する切り換え器,108は切り換え器107か
らの入力値の最大値を求める最大値検出器,109は最小値
検出器,110は切り換え器107の入力を遅延させる遅延回
路,111は最大値検出器108および最小値検出器109からの
データを基に遅延回路110からの信号を変換する分割値
変換器,100は動き検出器105の情報により最大値検出器1
08の出力と最小値検出器109の出力とを選択して出力す
る切り換え器,112は出力信号を選択する切り換え器,113
は動き検出器105からのデータを記憶するフレームメモ
リ,114は本システム各回路のタイミングを制御するタイ
ミングコントローラ,115は切り換え器112からのパラレ
ルデータをシリアルデータに変換するパラレル・シリア
ル（Ｐ−Ｓ）変換器,116はファーストイン・ファースト
アウト・メモリ（FIFOメモリ）,117はFIFOメモリ116か
らの入力信号に同期信号を付加する同期付加回路,118は
出力端子である。 第２図に示す受信側ブロック図において、120は受信
系入力端子,121はシリアル・パラレル変換を行うシリア
ル・パラレル（Ｓ−Ｐ）変換器,122は入力信号より同期
信号を分離する同期分離回路,123は同期分離回路122か
らの入力を基に各回路のタイミングを制御するタイミン
グコントローラ,124はＳ−Ｐ変換器121からのデータか
ら動き情報を検出する最大・最小位置検出器,125は最大
・最小位置検出器124の出力信号を記憶するフレームメ
モリ,126はＳ−Ｐ変換器121からの入力から最大値を求
める最大値検出器,127は同じく最小値検出器,128は上記
検出器126,127からのデータを基にＳ−Ｐ変換器121から
の信号を逆変換する分割値逆変換部,129はフレームメモ
リ125の出力を基にフレームメモリ130のアドレスを発生
するアドレス発生器,131は出力端子である。 以下、順を追って上記各ブロックの動作を説明する。 第１図に示す送信側ブロックにおいて、入力端子101
は、例えばテレビジョン信号等のラスタースキャンされ
たアナログ画像信号を所定の周波数で標本化し、ディジ
タル化されたｎビットのディジタル画像データが入力さ
れる。この2n階調のディジタル画像データは、画素ブロ
ック分割回路102に供給され、水平方向にｌ画素，垂直
方向にｍ画素の（ｌ×ｍ）個の画素より構成される画素
ブロックに分割される。すなわち、この各画素ブロック
のデータ毎に出力が行われる。 画素ブロック分割回路102より出力される画素データ
はフレームメモリ103,減算器104,平均値演算回路106に
入力される。フレームメモリ103ではデータを１フレー
ムぶん遅延させ、減算器104,平均値演算回路106に出力
する。減算器104では、１フレーム前のデータと現フレ
ームのデータとの差を求めることにより、時間軸空間の
相関性を求め、動き検出器105から動き情報が出力され
る。 動き検出器105では、フレーム間差分値を設定された
しきい値で比較し、１ビットの動き情報を出力する。得
られた動き情報により、先に得られた２フレーム間の平
均値（196の出力）とフレーム遅れた原データ（103の出
力）のどちらを符号化し伝送するかを決定する。この操
作は切り換え器107にて行われる。 この動き情報を基に、第９図に示すような符号化伝送
情報が出力される。動きブロックについては、フレーム
メモリの出力をMIN−MAX法により符号化し、毎フレーム
の情報を伝送する。静止ブロックについては、原データ
と１フレーム前のデータ、つまりフレームメモリ出力と
の平均値 をMIN−MAX法により符号化し、２フレームに１フレーム
分の情報を伝送する。 具体的に、まず動きブロックと判定された場合につい
て説明する。フレームメモリ103の出力は、切り換え器1
07を介して最大値検出器108,最小値検出器109,遅延回路
110に入力される。これによって各画素ブロック内の全
画素データ（D1.1〜Dm.l）中、最大値（Dmax）と最小値
（Dmin）が最大値検出器108,最小値検出器109により検
出され、切り換え器100に出力される。 切り換え器100は動き検出器105の情報により最大値検
出器108の出力と最小値検出器109の出力とを選択して出
力する切り換え器であり、例えば動き検出器105がある
ブロックを「動き」画像と判定したときは、最大値検出
器108の出力Dmaxを切り換え器112の端子2aに出力し、最
小値検出器109の出力を端子2bに出力する。また、「静
止」画像と判定したときには、逆に、Dmaxを端子2bに、
Dminを端子2aにそれぞれ切り換え出力するものである。 一方、遅延回路110においては最大値検出器108,最小
値検出器109の処理時間だけ全画素データを遅延し、各
画素ブロック毎に予め定められた順序で画素データを分
割値変換器111に送出する。例えば、各画素ブロック毎
にD1.1，D2.1，D3.1，…Dm.1，D1.2，…，D1（ｌ−
１），…，Dm，（ｌ−１），D1,l,…，Dm,lという具合
に送出する。 このようにして各画素ブロック内の全画素データ（D
1.1〜Dm,l）およびこれらの最大値（Dmax），最小値（D
min）を分割値変換器111に入力し、DmaxとDminの間を2k
分割した量子化レベルと各画素データを比較してｋビッ
トの分割符号（Δ1.1〜Δm.l）を得る。ここで、ｋはｎ
より小さい整数である。このようにして得たｋビットの
分割符号,nビットのDmax，Dminは切り換え器112に供給
される。 切り換え器112は、伝送データの送出順序に従ってデ
ータを選択する切り換え器である。これら切り換え器10
0,112の動作により、動きブロックについてはDmax，D
min，Δ1.1，…，Δm.lの順序に、静止ブロックについ
てはDmin，Dmax，Δ1.1，…，Δm.lの順序にデータ送出
順序を設定することができる。つまり、Dmax，Dminの送
出順序を動き情報によって変え、出力するわけである。 そして、切り換え器112により順序切り換え出力され
たデータは、パラレル・シリアル変換器115によってシ
リアルデータとされる。 切り換え器112より出力されたデータはファーストイ
ン・ファーストアウト・メモリ（FIFOメモリ）116にて
一定のデータ伝送レートとなるように時間軸処理され、
さらに同期付加回路117により同期信号が付加され、出
力端子118より伝送路（例えばVTR等の磁気記録再生系）
に送出される。ここで同期信号の付加については、各画
素ブロック毎、複数の画素ブロック毎に行えばよい。な
お、上述各部の動作タイミングは、タイミングコントロ
ーラ114より出力されるタイミング信号に基づいて決定
される。 次に、静止ブロックと判定された場合について説明す
る。 第９図に示すＡのフレームでは、平均値演算回路106
の出力は切り換え器107を介して以下同様な信号処理が
行われ、出力される。これと同時に、動き検出器105か
らの動き情報をフレームメモリ113に記録する。このフ
レームメモリ113は、各画素ブロック毎に１ビットのデ
ータ容量で構成すればよい。つまり、（ｌ×ｍ×１）ビ
ットの容量でよい。 第９図に示すＢのフレームでは、画像データを伝送せ
ず圧縮率を高める。Ｂのフレームで画素データを伝送す
るかどうかについては、フレームメモリ113に前フレー
ム（Ａフレーム）で判断したブロック毎の動き情報が記
憶されているので、この情報を基に制御される。 再び、第２図に示した受信側回路の参考例について説
明する。本図中の120は上述した送信側からの信号を入
力する入力端子であり、伝送されたデータはシリアル・
パラレル変換器121,同期分離回路122に入力される。同
期分離回路122では、入力された伝送データ中の同期信
号を検出・分離し、タイミングコントローラ123に供給
する。このタイミングコントローラ123は同期信号に基
づいて受信側各部の動作タイミングを決定する。 他方、シリアル・パラレル変換器121では、シリアル
入力データをパラレルデータに変換し、最大・最小位置
検出器124,最大値検出器126,最小値検出器127,分割値逆
変換器128に供給する。 最大・最小位置検出器124では伝送されてきた情報の
うちブロック毎にDmax，Dminの順序を判定し、その結果
より、そのブロックが動きブロックであるか静止ブロッ
クであるかの動き情報を得る。 最大・最小位置検出器124で得られた各画素ブロック
毎の動き情報データは、フレームメモリ125に記憶され
る。上記データは、第９図に示すＡフレームの伝送時の
み送信側から送られてくるため、Ｂフレームを受信・再
生する時に用いられる。 分割値逆変換器128では得られたDmax，Dminから
Dmax，Dmin間を2k分割し、Ｓ−Ｐ変換器121からの画素
データΔ1.1，…，Δm.lをその分割値に変換して出力す
る。 フレームメモリ130では分割値逆変換器128の出力を記
憶し、アドレス発生器129の制御信号によりラスタース
キャンに対応する順序に変換し、復号画像データとして
出力端子131に出力する。この時フレームメモリ130に
は、第９図のＡフレーム時は全画素についてデータが書
き込まれるが、Ｂフレーム時は動きブロックの画素のみ
が書き込まれる。 アドレス発生器129では、フレームメモリ125の動きブ
ロックの情報を基に書き込みアドレスを発生させ、読み
出し時は前述のようにラスタースキャンに対応する画素
順序となるようにアドレスを発生し、フレームメモリ13
0に記憶されているデータを復号画像データとして出力
端子131より出力する。 なお、上述の実施例にあっては、動き情報を付加情報
として述べたが、これに限るわけではなく、他の情報で
も良いことは言うまでもない。 ［発明の効果］ 以上説明した通り、本発明によれば、入力された画像
信号の動きに応じて前記画像信号を、単一画面の画像信
号によって構成されたブロックに対し、当該ブロック内
で完結処理を施し、符号化コードを出力する第１の符号
化モードと、前記入力手段によって入力された画像信号
を複数画面の画像信号によって構成されたブロックに対
し、当該ブロック内で完結処理を施し、符号化コードを
出力する第２の符号化モードとを選択して符号化を行う
ので、符号化されたデータを復号化する際も、前記画像
信号の動きに応じて復号化処理を制御しているので、伝
送効率を悪化させることなく高品位な画像信号を効率よ
く符号化することができる。 また、特に各符号化モードともブロック内で完結処理
を施しているので、現ブロックの誤りが次のブロックへ
伝播することはなく、高品位な画像信号を再現すること
ができる。
能とした画像処理装置に関するものである。 ［従来の技術］ 従来から、この種の画像情報伝送方式として、例えば
テレビジョン信号の高能率符号化方式が知られている。
このテレビジョン信号高能率符号化方式では、伝送帯域
を狭くする必要性から、１画素当りの平均ビット数を小
さくする所謂MIN−MAX法が採られている。以下、このMI
N−MAX法について説明する。 テレビジョン信号は強い時空間の相関を有している。
そして、画像を微小なブロックに分割すると、各ブロッ
クは局所的相関により、小さなダイナミックレンジしか
持たないことが多い。従って、各ブロックでダイナミッ
クレンジを求め、適応的に符号化することにより非常に
効率の良い圧縮ができることになる。 そして、この符号化について具体的に図面を参照し
て、説明していく。 第３図は、従来技術の一例としての画像情報伝送シス
テムの概略構成を示す図である。図中の301は入力端子
であり、例えばテレビジョン信号等のラスタースキャン
されたアナログ画像信号を所定の周波数で標本化し、１
サンプル当りｎビットのデータにディジタル化されたデ
ィジタル画像データが入力される。この2n階調のディジ
タル画像データは、画素ブロック分割回路302に供給さ
れる。 第４図は１画面分の全画素データを画素ブロックに分
割する様子を示す図である。画素ブロック分割回路302
においては、いったん一画面分の全画素データをメモリ
等に記憶し、第４図に示すように、水平方向（以下、Ｈ
方向と称す）にｌ画素、垂直方向（以下、ｖ方向と称
す）にｍ画素の（ｌ×ｍ）個の画素より構成される画素
ブロック単位で画素データを読み出す。即ち、この各画
素ブロックのデータ毎に出力が行われる。 第５図は各画素ブロックの構成を示す。図中、D1.1〜
Dm.lは各画素データを示している。画素ブロック分割回
路302より出力される画素データは最大値検出部303,最
小値検出部304ならびにタイミング調整部305に入力され
る。これによって各画素ブロック内の全画素データ（D
1.1〜Dm.）中、最大値を有するもの（Dmax）と最小値を
有するもの（Dmin）が検出部303,304により検出され、
出力される。 一方、タイミング調整部305においては最大値検出部3
03並びに最小値検出部304でDmax，Dminを検出するのに
必要な時間だけ、全画素データを遅延させ、各画素ブロ
ック毎に予め定められた順序で画素データを分割値変換
部306に送出する。例えば、各画素ブロック毎にD1.1，D
2.1，D3.1，…，Dm.1，D1.2，…Dm.2…，D1，（ｌ−
１），…，Dm，（ｌ−１），D1,l…，Dm,lという具合に
送出する。 このようにして各画素ブロック内の全画素データ（D
1.1〜Dm,l）及びこれらの最大値（Dmax）及び最小値（D
min）は分割値変換部306に入力され、各画素データにつ
いて、DmaxとDminの間を2k分割した量子化レベルと比較
されたｋビットの分割符号（Δ1.1〜Δm.l）を得る。こ
こでｋはｎより小さい整数であり、その量子化の様子を
第６図（ａ）に示す。 第６図（ａ）にて示したようにΔi.jはｋビットの２
値符号として出力される。このようにして得たｋビット
の分割符号Δi.j及びｎビットのDmax及びDminはそれぞ
れパラレル−シリアル（Ｐ−Ｓ）変換器307,307′,30
7″にてシリアルデータとされ、データセレクタ308にお
いて、第７図に示す如きシリアルデータとされる。な
お、第７図においては１つの画素ブロックに対する伝送
データを示している。 データセレクタ308より出力されたデータはファース
トイン・ファーストアウト・メモリ（FIFOメモリ）309
にて一定のデータ伝送レートとなるように時間軸処理さ
れ、更に同期付加部310により同期信号が付加され、出
力端子311より伝送路（例えばVTR等の磁気記録再生系）
に送出される。ここで同期信号の付加については、各画
素ブロック毎、複数の画素ブロック毎に行えばよい。な
お、上述各部の動作タイミングはタイミングコントロー
ル部312より出力されるタイミング信号に基づいて決定
される。 第８図は、第３図に示したデータ送信側に対応する受
信側の概略構成を示すブロック図である。第８図におい
て、821は前述した送信側にて高能率符号化された伝送
データが入力される端子である。入力された伝送データ
中の同期信号は同期分離部822により分離され、タイミ
ングコントロール部823へ供給される。このタイミング
コントロール部は、同期信号に基づいて、この受信側の
各部の動作タイミングを決定している。 他方、データセレクタ824においては前述の伝送デー
タ中ｎビットのデータDmax，Dminと、各画素データをD
max，Dmin間でｋビット量子化した符号Δi.jとに振り分
けられる。これはそれぞれシリアル−パラレル（Ｓ−
Ｐ）変換器825,825′にてパラレルデータに変換され
る。Ｓ−Ｐ変換器825にてパラレルデータとされた各画
素ブロック内の最大値データDmax及び最小値データDmin
はそれぞれラッチ回路826,827にてラッチされ、ラッチ
された最大値データDmaxおよび最小値データDminはそれ
ぞれ分割値逆変換部828に出力される。他方、各画素ブ
ロック内の各画素データに係る分割符号Δi.jは前述し
たような所定の順序でＳ−Ｐ変換器825′により出力さ
れ、分割値逆変換部828に供給される。 第６図（ｂ）は分割符号Δi.j及びDmax，Dminから元
の画素データに係る代表値データＤ′i.jを復号する様
子を示す図で、図示の如く、代表値は例えばDmax，Dmin
を2k分割した各量子化レベルの中間に設定する。このよ
うにして分割値逆変換部828より得たｎビットの代表値
データ（Ｄ′1.1〜Ｄ′m.l）は、前述の順序で各画素ブ
ロック毎に出力されることになる。スキャンコンバータ
部829においては分割値逆変換部828の出力データを、ラ
スタースキャンに対応する順序に変換し、復号画像デー
タとして出力端子830に出力することになる。 ［発明が解決しようとする問題点］ しかしながら、上記従来例では、画像の２次元空間の
みの相関性を利用している。そのため、静止画像または
動きの少ない画像を伝送する場合、伝送情報に時間軸の
冗長度が生じ、同じ情報を操り返し伝送することとな
り、伝送効率を悪化させてしまうという欠点がある。 よって本発明の目的は、上述の点に鑑み、高品位の画
像信号を効率よく符号化することができる画像処理装置
を提供することにある。 ［問題点を解決するための手段］ 上記の目的を達成するために、本発明に係る画像処理
装置は、画像信号を入力する入力手段と、前記入力手段
によって入力された画像信号の動きを検出する動き検出
手段と、前記入力手段によって入力された画像信号を単
一画面の画像信号によって構成されたブロックに対し、
当該ブロック内で完結処理を施し、符号化コードを出力
する第１の符号化モードと、前記入力手段によって入力
された画像信号を複数画面の画像信号によって構成され
たブロックに対し、当該ブロック内で完結処理を施し、
符号化コードを出力する第２の符号化モードとを有する
符号化手段と、前記動き検出手段の出力に応じて前記符
号化モードを選択する選択手段とを有するものである。 ［実施例］ 以下、本発明の一実施例を用いて説明する。 第１図は本発明の一実施例による画像処理装置を示す
ブロック図であって、高能率符号化を可能とした送信側
の回路構成を示している。また、第２図は、本実施例に
より符号化された信号を復号するための受信側回路構成
を例示した参考図である。 第１図において、101は入力端子、102は画素ブロック
分割回路,103は画素ブロック分割回路102の出力を１フ
レーム遅延させるフレームメモリ,104は画素ブロック分
割回路102の出力とフレームメモリ103の出力の差を求め
る減算器,105は減算器104の結果より動き検出を行う動
き検出器,106は画素ブロック分割回路102の出力とフレ
ームメモリ103の出力との平均値を求める平均値演算回
路,107は平均値演算回路106の出力とフレームメモリ103
の出力とを選択する切り換え器,108は切り換え器107か
らの入力値の最大値を求める最大値検出器,109は最小値
検出器,110は切り換え器107の入力を遅延させる遅延回
路,111は最大値検出器108および最小値検出器109からの
データを基に遅延回路110からの信号を変換する分割値
変換器,100は動き検出器105の情報により最大値検出器1
08の出力と最小値検出器109の出力とを選択して出力す
る切り換え器,112は出力信号を選択する切り換え器,113
は動き検出器105からのデータを記憶するフレームメモ
リ,114は本システム各回路のタイミングを制御するタイ
ミングコントローラ,115は切り換え器112からのパラレ
ルデータをシリアルデータに変換するパラレル・シリア
ル（Ｐ−Ｓ）変換器,116はファーストイン・ファースト
アウト・メモリ（FIFOメモリ）,117はFIFOメモリ116か
らの入力信号に同期信号を付加する同期付加回路,118は
出力端子である。 第２図に示す受信側ブロック図において、120は受信
系入力端子,121はシリアル・パラレル変換を行うシリア
ル・パラレル（Ｓ−Ｐ）変換器,122は入力信号より同期
信号を分離する同期分離回路,123は同期分離回路122か
らの入力を基に各回路のタイミングを制御するタイミン
グコントローラ,124はＳ−Ｐ変換器121からのデータか
ら動き情報を検出する最大・最小位置検出器,125は最大
・最小位置検出器124の出力信号を記憶するフレームメ
モリ,126はＳ−Ｐ変換器121からの入力から最大値を求
める最大値検出器,127は同じく最小値検出器,128は上記
検出器126,127からのデータを基にＳ−Ｐ変換器121から
の信号を逆変換する分割値逆変換部,129はフレームメモ
リ125の出力を基にフレームメモリ130のアドレスを発生
するアドレス発生器,131は出力端子である。 以下、順を追って上記各ブロックの動作を説明する。 第１図に示す送信側ブロックにおいて、入力端子101
は、例えばテレビジョン信号等のラスタースキャンされ
たアナログ画像信号を所定の周波数で標本化し、ディジ
タル化されたｎビットのディジタル画像データが入力さ
れる。この2n階調のディジタル画像データは、画素ブロ
ック分割回路102に供給され、水平方向にｌ画素，垂直
方向にｍ画素の（ｌ×ｍ）個の画素より構成される画素
ブロックに分割される。すなわち、この各画素ブロック
のデータ毎に出力が行われる。 画素ブロック分割回路102より出力される画素データ
はフレームメモリ103,減算器104,平均値演算回路106に
入力される。フレームメモリ103ではデータを１フレー
ムぶん遅延させ、減算器104,平均値演算回路106に出力
する。減算器104では、１フレーム前のデータと現フレ
ームのデータとの差を求めることにより、時間軸空間の
相関性を求め、動き検出器105から動き情報が出力され
る。 動き検出器105では、フレーム間差分値を設定された
しきい値で比較し、１ビットの動き情報を出力する。得
られた動き情報により、先に得られた２フレーム間の平
均値（196の出力）とフレーム遅れた原データ（103の出
力）のどちらを符号化し伝送するかを決定する。この操
作は切り換え器107にて行われる。 この動き情報を基に、第９図に示すような符号化伝送
情報が出力される。動きブロックについては、フレーム
メモリの出力をMIN−MAX法により符号化し、毎フレーム
の情報を伝送する。静止ブロックについては、原データ
と１フレーム前のデータ、つまりフレームメモリ出力と
の平均値 をMIN−MAX法により符号化し、２フレームに１フレーム
分の情報を伝送する。 具体的に、まず動きブロックと判定された場合につい
て説明する。フレームメモリ103の出力は、切り換え器1
07を介して最大値検出器108,最小値検出器109,遅延回路
110に入力される。これによって各画素ブロック内の全
画素データ（D1.1〜Dm.l）中、最大値（Dmax）と最小値
（Dmin）が最大値検出器108,最小値検出器109により検
出され、切り換え器100に出力される。 切り換え器100は動き検出器105の情報により最大値検
出器108の出力と最小値検出器109の出力とを選択して出
力する切り換え器であり、例えば動き検出器105がある
ブロックを「動き」画像と判定したときは、最大値検出
器108の出力Dmaxを切り換え器112の端子2aに出力し、最
小値検出器109の出力を端子2bに出力する。また、「静
止」画像と判定したときには、逆に、Dmaxを端子2bに、
Dminを端子2aにそれぞれ切り換え出力するものである。 一方、遅延回路110においては最大値検出器108,最小
値検出器109の処理時間だけ全画素データを遅延し、各
画素ブロック毎に予め定められた順序で画素データを分
割値変換器111に送出する。例えば、各画素ブロック毎
にD1.1，D2.1，D3.1，…Dm.1，D1.2，…，D1（ｌ−
１），…，Dm，（ｌ−１），D1,l,…，Dm,lという具合
に送出する。 このようにして各画素ブロック内の全画素データ（D
1.1〜Dm,l）およびこれらの最大値（Dmax），最小値（D
min）を分割値変換器111に入力し、DmaxとDminの間を2k
分割した量子化レベルと各画素データを比較してｋビッ
トの分割符号（Δ1.1〜Δm.l）を得る。ここで、ｋはｎ
より小さい整数である。このようにして得たｋビットの
分割符号,nビットのDmax，Dminは切り換え器112に供給
される。 切り換え器112は、伝送データの送出順序に従ってデ
ータを選択する切り換え器である。これら切り換え器10
0,112の動作により、動きブロックについてはDmax，D
min，Δ1.1，…，Δm.lの順序に、静止ブロックについ
てはDmin，Dmax，Δ1.1，…，Δm.lの順序にデータ送出
順序を設定することができる。つまり、Dmax，Dminの送
出順序を動き情報によって変え、出力するわけである。 そして、切り換え器112により順序切り換え出力され
たデータは、パラレル・シリアル変換器115によってシ
リアルデータとされる。 切り換え器112より出力されたデータはファーストイ
ン・ファーストアウト・メモリ（FIFOメモリ）116にて
一定のデータ伝送レートとなるように時間軸処理され、
さらに同期付加回路117により同期信号が付加され、出
力端子118より伝送路（例えばVTR等の磁気記録再生系）
に送出される。ここで同期信号の付加については、各画
素ブロック毎、複数の画素ブロック毎に行えばよい。な
お、上述各部の動作タイミングは、タイミングコントロ
ーラ114より出力されるタイミング信号に基づいて決定
される。 次に、静止ブロックと判定された場合について説明す
る。 第９図に示すＡのフレームでは、平均値演算回路106
の出力は切り換え器107を介して以下同様な信号処理が
行われ、出力される。これと同時に、動き検出器105か
らの動き情報をフレームメモリ113に記録する。このフ
レームメモリ113は、各画素ブロック毎に１ビットのデ
ータ容量で構成すればよい。つまり、（ｌ×ｍ×１）ビ
ットの容量でよい。 第９図に示すＢのフレームでは、画像データを伝送せ
ず圧縮率を高める。Ｂのフレームで画素データを伝送す
るかどうかについては、フレームメモリ113に前フレー
ム（Ａフレーム）で判断したブロック毎の動き情報が記
憶されているので、この情報を基に制御される。 再び、第２図に示した受信側回路の参考例について説
明する。本図中の120は上述した送信側からの信号を入
力する入力端子であり、伝送されたデータはシリアル・
パラレル変換器121,同期分離回路122に入力される。同
期分離回路122では、入力された伝送データ中の同期信
号を検出・分離し、タイミングコントローラ123に供給
する。このタイミングコントローラ123は同期信号に基
づいて受信側各部の動作タイミングを決定する。 他方、シリアル・パラレル変換器121では、シリアル
入力データをパラレルデータに変換し、最大・最小位置
検出器124,最大値検出器126,最小値検出器127,分割値逆
変換器128に供給する。 最大・最小位置検出器124では伝送されてきた情報の
うちブロック毎にDmax，Dminの順序を判定し、その結果
より、そのブロックが動きブロックであるか静止ブロッ
クであるかの動き情報を得る。 最大・最小位置検出器124で得られた各画素ブロック
毎の動き情報データは、フレームメモリ125に記憶され
る。上記データは、第９図に示すＡフレームの伝送時の
み送信側から送られてくるため、Ｂフレームを受信・再
生する時に用いられる。 分割値逆変換器128では得られたDmax，Dminから
Dmax，Dmin間を2k分割し、Ｓ−Ｐ変換器121からの画素
データΔ1.1，…，Δm.lをその分割値に変換して出力す
る。 フレームメモリ130では分割値逆変換器128の出力を記
憶し、アドレス発生器129の制御信号によりラスタース
キャンに対応する順序に変換し、復号画像データとして
出力端子131に出力する。この時フレームメモリ130に
は、第９図のＡフレーム時は全画素についてデータが書
き込まれるが、Ｂフレーム時は動きブロックの画素のみ
が書き込まれる。 アドレス発生器129では、フレームメモリ125の動きブ
ロックの情報を基に書き込みアドレスを発生させ、読み
出し時は前述のようにラスタースキャンに対応する画素
順序となるようにアドレスを発生し、フレームメモリ13
0に記憶されているデータを復号画像データとして出力
端子131より出力する。 なお、上述の実施例にあっては、動き情報を付加情報
として述べたが、これに限るわけではなく、他の情報で
も良いことは言うまでもない。 ［発明の効果］ 以上説明した通り、本発明によれば、入力された画像
信号の動きに応じて前記画像信号を、単一画面の画像信
号によって構成されたブロックに対し、当該ブロック内
で完結処理を施し、符号化コードを出力する第１の符号
化モードと、前記入力手段によって入力された画像信号
を複数画面の画像信号によって構成されたブロックに対
し、当該ブロック内で完結処理を施し、符号化コードを
出力する第２の符号化モードとを選択して符号化を行う
ので、符号化されたデータを復号化する際も、前記画像
信号の動きに応じて復号化処理を制御しているので、伝
送効率を悪化させることなく高品位な画像信号を効率よ
く符号化することができる。 また、特に各符号化モードともブロック内で完結処理
を施しているので、現ブロックの誤りが次のブロックへ
伝播することはなく、高品位な画像信号を再現すること
ができる。
【図面の簡単な説明】
第１図は本発明の一実施例による画像処理装置を示すブ
ロック図、 第２図は本実施例により符号化された信号を復号するた
めの受信側回路構成を例示した参考図、 第３図は従来技術による画像情報伝送システムの送信側
の概略構成図、 第４図は全画像データを画素ブロック群に分割する様子
を示す図、 第５図は各画素ブロックのデータ配置を示す図、 第６図（ａ）は第３図における分割値変換部の変換特性
を示す図、 第６図（ｂ）は第８図における分割値逆変換部の変換特
性を示す図、 第７図は伝送されるデータを説明するための図、 第８図は第３図に示した画像情報伝送システムの送信側
に対応する受信側の概略構成を示す図、 第９図は第１図，第２図の動作を説明するための図であ
る。 102…画素ブロック分割回路、103…フレームメモリ、10
4…減算器、105…動き検出器、106…平均値演算回路、1
00,112,107…切り換え器、108,126…最大値検出器、10
9,127…最小値検出器、110…遅延回路、111…分割値変
換器、114,123…タイミングコントローラ、115…パラレ
ル・シリアル変換器、121…シリアル・パラレル変換
器、124…最大・最小位置検出器、128…分割値逆変換
器、129…アドレス発生器、130…フレームメモリ。
ロック図、 第２図は本実施例により符号化された信号を復号するた
めの受信側回路構成を例示した参考図、 第３図は従来技術による画像情報伝送システムの送信側
の概略構成図、 第４図は全画像データを画素ブロック群に分割する様子
を示す図、 第５図は各画素ブロックのデータ配置を示す図、 第６図（ａ）は第３図における分割値変換部の変換特性
を示す図、 第６図（ｂ）は第８図における分割値逆変換部の変換特
性を示す図、 第７図は伝送されるデータを説明するための図、 第８図は第３図に示した画像情報伝送システムの送信側
に対応する受信側の概略構成を示す図、 第９図は第１図，第２図の動作を説明するための図であ
る。 102…画素ブロック分割回路、103…フレームメモリ、10
4…減算器、105…動き検出器、106…平均値演算回路、1
00,112,107…切り換え器、108,126…最大値検出器、10
9,127…最小値検出器、110…遅延回路、111…分割値変
換器、114,123…タイミングコントローラ、115…パラレ
ル・シリアル変換器、121…シリアル・パラレル変換
器、124…最大・最小位置検出器、128…分割値逆変換
器、129…アドレス発生器、130…フレームメモリ。
Claims (1)
- (57)【特許請求の範囲】 １．画像信号を入力する入力手段と、 前記入力手段によって入力された画像信号の動きを検出
する動き検出手段と、 前記入力手段によって入力された画像信号を単一画面の
画像信号によって構成されたブロックに対し、当該ブロ
ック内で完結処理を施し、符号化コードを出力する第１
の符号化モードと、前記入力手段によって入力された画
像信号を複数画面の画像信号によって構成されたブロッ
クに対し、当該ブロック内で完結処理を施し、符号化コ
ードを出力する第２の符号化モードとを有する符号化手
段と、 前記動き検出手段の出力に応じて前記符号化モードを選
択する選択手段とを有することを特徴とする画像処理装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30155487A JP2874871B2 (ja) | 1987-12-01 | 1987-12-01 | 画像処理装置 |
| US07/520,857 US5023715A (en) | 1987-12-01 | 1990-05-08 | Method of and apparatus for transmitting image information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30155487A JP2874871B2 (ja) | 1987-12-01 | 1987-12-01 | 画像処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34422796A Division JP3040728B2 (ja) | 1996-12-24 | 1996-12-24 | 画像処理装置および画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144875A JPH01144875A (ja) | 1989-06-07 |
| JP2874871B2 true JP2874871B2 (ja) | 1999-03-24 |
Family
ID=17898338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30155487A Expired - Lifetime JP2874871B2 (ja) | 1987-12-01 | 1987-12-01 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5023715A (ja) |
| JP (1) | JP2874871B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173787A (en) * | 1990-03-07 | 1992-12-22 | Fuji Photo Film Co., Ltd. | Method for storing image signals |
| US5541669A (en) * | 1990-03-29 | 1996-07-30 | Mitsubishi Denki Kabushiki Denki | Motion adaptive luminance signal and color signal separation filter |
| US5475445A (en) * | 1990-04-03 | 1995-12-12 | Mitsubishi Denki Kabushiki Kaisha | Motion adaptive luminance signal and color signal separation filter |
| US5361066A (en) * | 1990-04-27 | 1994-11-01 | Canon Kabushiki Kaisha | Data processing device using data correlation |
| US5166788A (en) * | 1990-06-29 | 1992-11-24 | Samsung Electronics Co., Ltd. | Motion signal processor |
| JP3271108B2 (ja) * | 1993-12-03 | 2002-04-02 | ソニー株式会社 | ディジタル画像信号の処理装置および方法 |
| US6798834B1 (en) | 1996-08-15 | 2004-09-28 | Mitsubishi Denki Kabushiki Kaisha | Image coding apparatus with segment classification and segmentation-type motion prediction circuit |
| US6351565B1 (en) * | 1997-02-07 | 2002-02-26 | Matsushita Electric Industrial Co, Ltd. | Data structure for image transmission, method of image transmission, image decoding apparatus, and data recording media |
| JP2001045494A (ja) * | 2000-01-01 | 2001-02-16 | Mitsubishi Electric Corp | 画像符号化装置 |
| FR2826208B1 (fr) * | 2001-06-19 | 2003-12-05 | Thales Sa | Systeme et procede de transmission d'un signal audio ou phonie |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793724B2 (ja) * | 1984-12-21 | 1995-10-09 | ソニー株式会社 | テレビジョン信号の高能率符号化装置及び符号化方法 |
| JPH065954B2 (ja) * | 1985-01-17 | 1994-01-19 | 日本電気株式会社 | 動画像信号のフレ−ム間、フレ−ム内適応予測符号化装置 |
| JPS62100077A (ja) * | 1985-10-28 | 1987-05-09 | Nippon Telegr & Teleph Corp <Ntt> | 符号化方法および装置 |
| JP2512894B2 (ja) * | 1985-11-05 | 1996-07-03 | ソニー株式会社 | 高能率符号化／復号装置 |
| JP2811175B2 (ja) * | 1986-01-27 | 1998-10-15 | 富士写真フイルム株式会社 | 画像データの直交変換符号化方法 |
| JP2540809B2 (ja) * | 1986-07-30 | 1996-10-09 | ソニー株式会社 | 高能率符号化装置 |
| US4823194A (en) * | 1986-08-01 | 1989-04-18 | Hitachi, Ltd. | Method for processing gray scale images and an apparatus thereof |
-
1987
- 1987-12-01 JP JP30155487A patent/JP2874871B2/ja not_active Expired - Lifetime
-
1990
- 1990-05-08 US US07/520,857 patent/US5023715A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5023715A (en) | 1991-06-11 |
| JPH01144875A (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005665B1 (ko) | 고능률 부호화 장치 | |
| JP2670259B2 (ja) | 高能率符号化装置 | |
| US5193003A (en) | Apparatus for decoding digital video data with small memory requirement | |
| EP0398741B1 (en) | Image information transmitting system | |
| US4910594A (en) | Method and apparatus for adaptively compressing a video signal in accordance with the valves of individual pixels | |
| JP2874871B2 (ja) | 画像処理装置 | |
| US4656511A (en) | Video signal compressing and coding apparatus | |
| US5040060A (en) | Image information transmission system with compression based on still-image redundancy | |
| JP2678066B2 (ja) | ディジタル信号処理装置 | |
| JP3040728B2 (ja) | 画像処理装置および画像処理方法 | |
| JP3204952B2 (ja) | 画像処理装置及びその方法 | |
| JP2888523B2 (ja) | 画像処理装置 | |
| US5047854A (en) | Image information transmission system transmitting maximum and minimum value data | |
| JP2692899B2 (ja) | 画像符号化装置 | |
| JP2749873B2 (ja) | 画像情報伝送システム | |
| JP2952875B2 (ja) | 復号化装置及び方法 | |
| JP2668881B2 (ja) | 画像信号の高能率符号化装置 | |
| JP2785823B2 (ja) | テレビジョン信号の高能率符号化装置及び方法、並びに復号装置及び方法 | |
| JP2689555B2 (ja) | 画像復元装置 | |
| JP2785824B2 (ja) | 画像信号の高能率符号化装置 | |
| JP2518215B2 (ja) | 高能率符号化装置 | |
| JP2862233B2 (ja) | 情報伝送システム | |
| JP2951967B2 (ja) | 画像復号化方法及びその装置 | |
| JP2518214B2 (ja) | 高能率符号化装置 | |
| JPS5997286A (ja) | 符号化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |