JPH0197069A - ガンマ補正回路 - Google Patents
ガンマ補正回路Info
- Publication number
- JPH0197069A JPH0197069A JP62255314A JP25531487A JPH0197069A JP H0197069 A JPH0197069 A JP H0197069A JP 62255314 A JP62255314 A JP 62255314A JP 25531487 A JP25531487 A JP 25531487A JP H0197069 A JPH0197069 A JP H0197069A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- voltage
- switching transistor
- transistor
- gamma correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高帯域の映像回路にも使用できるガンマ補
正回路に関するものである。
正回路に関するものである。
第４図は従来のガンマ補正回路を示す回路図であシ、図
において、１は入力信号（映像信号）が供給される入力
端子、２はインピーダンス変換用トランジスタ、３はイ
ンピーダンス変換用トランジスタ２のエミッタに接続さ
れ、入力信号の振幅（電圧）を決める分割抵抗、４はイ
ンピーダンス変換用トランジスタ２のエミッタに接続さ
れたエミッタ抵抗、５．６は電源電圧子Ｂを分圧する分
圧抵抗、Ｔはスイッチ回路としてのダイオードを示し、
分割抵抗３がインピーダンス変換用トランジスタ２のエ
ミッタに接続された反対側と、分圧抵抗５．６の接続点
とに接続され、分圧抵抗５゜６で分圧した電圧（電位）
がカソード側に印加されている。
において、１は入力信号（映像信号）が供給される入力
端子、２はインピーダンス変換用トランジスタ、３はイ
ンピーダンス変換用トランジスタ２のエミッタに接続さ
れ、入力信号の振幅（電圧）を決める分割抵抗、４はイ
ンピーダンス変換用トランジスタ２のエミッタに接続さ
れたエミッタ抵抗、５．６は電源電圧子Ｂを分圧する分
圧抵抗、Ｔはスイッチ回路としてのダイオードを示し、
分割抵抗３がインピーダンス変換用トランジスタ２のエ
ミッタに接続された反対側と、分圧抵抗５．６の接続点
とに接続され、分圧抵抗５゜６で分圧した電圧（電位）
がカソード側に印加されている。
次に、動作について説明する。
入力端子１に供給される、例えば第５図に示すような入
力信号はインピーダンス変換用トランジスタ２のエミッ
タ抵抗３を通して出力されるので、ダイオードＴのカソ
ードに印加されている分圧抵抗５．６で分圧した電位よ
シもテノードの電位が０、６ Ｖ高く（例えば、第５図
に示す点Ｐムの電位に）なると、ダイオード７は導通す
る。
力信号はインピーダンス変換用トランジスタ２のエミッ
タ抵抗３を通して出力されるので、ダイオードＴのカソ
ードに印加されている分圧抵抗５．６で分圧した電位よ
シもテノードの電位が０、６ Ｖ高く（例えば、第５図
に示す点Ｐムの電位に）なると、ダイオード７は導通す
る。
上記のようにダイオードＴが導通すると、入力信号は各
抵抗３．６で分圧され、振幅が小さくなるため、入力信
号の振幅対出力信号の関係は、第６図に曲線Ａとして示
すように、点ＰＢで折れ曲り九特性となる。
抵抗３．６で分圧され、振幅が小さくなるため、入力信
号の振幅対出力信号の関係は、第６図に曲線Ａとして示
すように、点ＰＢで折れ曲り九特性となる。
しかし、ブラウン管（以下、ＣＲＴという０）の入力信
号の振幅対輝度の関係は、第６図に示すような曲線Ｂと
なる。
号の振幅対輝度の関係は、第６図に示すような曲線Ｂと
なる。
したがって、第６図の曲線Ｂから理解できるように、入
力信号の振幅が小さい時は輝度が小さく（画面が暗く）
、入力信号の振幅が大きい時は輝度が大きく（画面が明
るく）なシ、多階調の入力信号を表示するのには不適当
である。
力信号の振幅が小さい時は輝度が小さく（画面が暗く）
、入力信号の振幅が大きい時は輝度が大きく（画面が明
るく）なシ、多階調の入力信号を表示するのには不適当
である。
そこで、第４図に示すガンマ補正回路で補正した入力信
号（第６図の曲線Ａ）をＣＲＴへ供給すると、ＣＲＴの
入力信号対輝度の関係は、第６図に示す直線Ｃに近似す
る特性となる。
号（第６図の曲線Ａ）をＣＲＴへ供給すると、ＣＲＴの
入力信号対輝度の関係は、第６図に示す直線Ｃに近似す
る特性となる。
第７図は従来の他のガンマ補正回路を示す回路図であシ
、第４図と同一部分には同一符号が付しである。
、第４図と同一部分には同一符号が付しである。
第７図において、７１〜Ｔｎはダイオード、８１〜・８
ｎ−１は電源電圧子Ｂを分圧する分圧抵抗を示す。
ｎ−１は電源電圧子Ｂを分圧する分圧抵抗を示す。
第７図に示すガンマ補正回路の動作は第４図に示すガン
マ補正回路の動作とほぼ同様となるので、説明は省略す
るが、分割抵抗３０分圧抵抗５．６および分圧抵抗８１
〜８ｎ−１によシ、第５図に示す映像信号の点Ｐム以上
の振幅を細かく制御でき、ガンマ補正の精度を向上させ
ることができる。
マ補正回路の動作とほぼ同様となるので、説明は省略す
るが、分割抵抗３０分圧抵抗５．６および分圧抵抗８１
〜８ｎ−１によシ、第５図に示す映像信号の点Ｐム以上
の振幅を細かく制御でき、ガンマ補正の精度を向上させ
ることができる。
従来のガンマ補正回路は以上のように構成されているの
で、よシ正確なガンマ補正を行なうためには多くのダイ
オード７．７１〜Ｉｎを使用する必要がある。
で、よシ正確なガンマ補正を行なうためには多くのダイ
オード７．７１〜Ｉｎを使用する必要がある。
そして、多くのダイオード７．７１〜Ｉｎを使用してガ
ンマ補正回路を構成すると、ダイオード７゜７１〜Ｔｎ
の端子間の容量によシ、ダイオードの数だけ不要容量が
増加することになる。
ンマ補正回路を構成すると、ダイオード７゜７１〜Ｔｎ
の端子間の容量によシ、ダイオードの数だけ不要容量が
増加することになる。
したがって、高帯域の映像回路には使用できなくなると
いう問題があった。
いう問題があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、不要容量を少なくして高帯域の映像回路に
も使用できるガンマ補正回路を得ることを目的とする。
れたもので、不要容量を少なくして高帯域の映像回路に
も使用できるガンマ補正回路を得ることを目的とする。
この発明に係るガンマ補正回路は、スイッチングトラン
ジスタを用いてスイッチ回路を構成したものである。
ジスタを用いてスイッチ回路を構成したものである。
この発明におけるガンマ補正回路は、入力信号の振幅の
大きさによってスイッチ回路が動作することによシ、入
力信号の振幅を変える分圧抵抗が選択され、入力信号を
ガンマ補正する。
大きさによってスイッチ回路が動作することによシ、入
力信号の振幅を変える分圧抵抗が選択され、入力信号を
ガンマ補正する。
以下、この発明の一実施例を図について説明する。
第１図において、第４図と同一、または相当部分には同
一符号が付してあシ、１１はスイッチ回路を示し、スイ
ッチングトランジスタ１２．１３゜１４および抵抗１５
〜２０で構成されている。
一符号が付してあシ、１１はスイッチ回路を示し、スイ
ッチングトランジスタ１２．１３゜１４および抵抗１５
〜２０で構成されている。
そして、スイッチングトランジスタ１２は、ベースが抵
抗１５を介して両抵抗３．４の接続点に接続され、コレ
クタが電源電圧子Ｂの電源に接続されている。
抗１５を介して両抵抗３．４の接続点に接続され、コレ
クタが電源電圧子Ｂの電源に接続されている。
また、スイッチングトランジスタ１３は、コレクタが抵
抗１６を介して電源電圧子Ｂの電源に接続され、エミッ
タがスイッチングトランジスタ１２のエミッタとともに
抵抗（エミッタ抵抗）１７を介して接地され、ベースが
電源電圧子Ｂを分圧する抵抗（分圧抵抗”）１８．１９
の接続点に接続されている。
抗１６を介して電源電圧子Ｂの電源に接続され、エミッ
タがスイッチングトランジスタ１２のエミッタとともに
抵抗（エミッタ抵抗）１７を介して接地され、ベースが
電源電圧子Ｂを分圧する抵抗（分圧抵抗”）１８．１９
の接続点に接続されている。
さらに、スイッチングトランジスタ１４は、ペースが抵
抗１６とスイッチングトランジスタ１３のコレクタとの
接続点に接続されるとともに、抵抗（分圧抵抗）２０を
介して接地され、コレクタは分圧抵抗６を介して分割抵
抗３に接続され、エミッタが接地されている。
抗１６とスイッチングトランジスタ１３のコレクタとの
接続点に接続されるとともに、抵抗（分圧抵抗）２０を
介して接地され、コレクタは分圧抵抗６を介して分割抵
抗３に接続され、エミッタが接地されている。
次に、動作について説明する。
入力端子１に入力信号が供給されていない状態では、抵
抗１８．１９で電源電圧子Ｂを分圧した電圧（電位）、
例えばＥｏがスイッチングトランジスタ１３のペースに
印加されている。
抗１８．１９で電源電圧子Ｂを分圧した電圧（電位）、
例えばＥｏがスイッチングトランジスタ１３のペースに
印加されている。
したがって、スイッチングトランジスタ１３のエミッタ
には一定電流が流れることになる。
には一定電流が流れることになる。
なお、上記の状態ではおイツチングトランジスタ１４は
非導通状態である。
非導通状態である。
上記の状態で入力端子１に、例えば第５図に示すような
入力信号が供給されると、入力信号はインピーダンス変
換用トランジスタ２のエミッタから分割抵抗３．スイッ
チ回路１１のスイッチングトランジスタ１２のベースへ
出力されるが、スイッチングトランジスタ１２のベース
へ印加される電位がＥＯよシも小さいときは、抵抗１７
を流れる’を流は主にスイッチングトランジスタ１３の
コレクタ電流となる。
入力信号が供給されると、入力信号はインピーダンス変
換用トランジスタ２のエミッタから分割抵抗３．スイッ
チ回路１１のスイッチングトランジスタ１２のベースへ
出力されるが、スイッチングトランジスタ１２のベース
へ印加される電位がＥＯよシも小さいときは、抵抗１７
を流れる’を流は主にスイッチングトランジスタ１３の
コレクタ電流となる。
しかし、スイッチングトランジスタ１２のベースへ印加
される電位がＥｏよシも大きく（例えば、第２図に示す
曲線りの点Ｐｃの電位に）なると、スイッチングトラン
ジスタ１２のコレクタ電流が増加してスイッチングトラ
ンジスタ１３のコレクタ電流は減少するため、スイッチ
ングトランジスタ１３のコレクタ電位が上昇し、スイッ
チングトランジスタ１４のベース電位が上昇してスイッ
チングトランジスタ１４は導通状態となる。
される電位がＥｏよシも大きく（例えば、第２図に示す
曲線りの点Ｐｃの電位に）なると、スイッチングトラン
ジスタ１２のコレクタ電流が増加してスイッチングトラ
ンジスタ１３のコレクタ電流は減少するため、スイッチ
ングトランジスタ１３のコレクタ電位が上昇し、スイッ
チングトランジスタ１４のベース電位が上昇してスイッ
チングトランジスタ１４は導通状態となる。
したがって、入力信号は両抵抗３．６で分圧され、振幅
が小さくなる。
が小さくなる。
また、入力信号の振幅が小さくなると、スイッチングト
ランジスタ１２のベース電位が下がる。
ランジスタ１２のベース電位が下がる。
そして、ベース電位がＥ、よりも低くなると、スイッチ
ングトランジスタ１２のコレクタ電流が減少し、スイッ
チングトランジスタ１３のコレクタ電流が増加するため
、スイッチングトランジスタ１４のベース電位が下降し
てスイッチングトランジスタ１４は非導通状態となる。
ングトランジスタ１２のコレクタ電流が減少し、スイッ
チングトランジスタ１３のコレクタ電流が増加するため
、スイッチングトランジスタ１４のベース電位が下降し
てスイッチングトランジスタ１４は非導通状態となる。
したがりて、入力信号は分割抵抗３を介して出力される
。
。
第３図はこの発明の他の実施例を示す回路図であシ、図
において、６１〜６ｎは分圧抵抗、１１１〜１１ｎはス
イッチ回路１１を構成するスイッチ回路部分を示し、ス
イッチ回路部分１１１はスイッチングトランジスタ１２
１ 、１３１−１４１と、抵抗１５ 。
において、６１〜６ｎは分圧抵抗、１１１〜１１ｎはス
イッチ回路１１を構成するスイッチ回路部分を示し、ス
イッチ回路部分１１１はスイッチングトランジスタ１２
１ 、１３１−１４１と、抵抗１５ 。
１６ｘ ｅｊ７１．２０１およびスイッチングトランジ
スタ１３１にベース電位を印加する電源Ｅ１で構成され
ている。
スタ１３１にベース電位を印加する電源Ｅ１で構成され
ている。
そして、スイッチ回路部分１１２〜１１ｎもスイッチ回
路部分１１．と同様な構成となりている。
路部分１１．と同様な構成となりている。
なお、電源Ｅ１〜Ｅｎの電位の関係は、Ｅ ｌ＜ Ｅｘ
く・・・くＥｎに設定されている。
く・・・くＥｎに設定されている。
第３図に示すガンマ補正回路の動作は第１図に示すガン
マ補正回路の動作とはぼ同様となるので、説明は省略す
るが、入力信号の振幅Ｖｉｎを下記のように細かく制御
して出力信号Ｖｏｕｔとすることができ石。
マ補正回路の動作とはぼ同様となるので、説明は省略す
るが、入力信号の振幅Ｖｉｎを下記のように細かく制御
して出力信号Ｖｏｕｔとすることができ石。
ｖｉｎ＜Ｅｌのときは、Ｖｏｕｔ ＝ ＭｉｎＥ １＜
Ｖｉｎ ＜ Ｅ ２のときは、Ｅ ２ ＜Ｖｉｎ ＜
Ｅ ａのときは、Ｅ３＜Ｖｉｎ＜Ｅ４のときは、 Ｅｎ−１＜ Ｖｆｎ ＜ Ｅ ｎのときは、〔発明の効
果〕 以上のように、この発明によれば、スイッチングトラン
ジスタを用いてスイッチ回路を構成したので、不要容量
が少なくなシ、高帯域の映像回路にも使用できるとｈ５
効果がある。
Ｖｉｎ ＜ Ｅ ２のときは、Ｅ ２ ＜Ｖｉｎ ＜
Ｅ ａのときは、Ｅ３＜Ｖｉｎ＜Ｅ４のときは、 Ｅｎ−１＜ Ｖｆｎ ＜ Ｅ ｎのときは、〔発明の効
果〕 以上のように、この発明によれば、スイッチングトラン
ジスタを用いてスイッチ回路を構成したので、不要容量
が少なくなシ、高帯域の映像回路にも使用できるとｈ５
効果がある。
第１図はこの発明の一実施例によるガンマ補正回路を示
す回路図、第２図は第１図に示すガンマ補正回路の特性
図、第３図はこの発明の他の実施例を示す回路図、第４
図は従来のガンマ補正回路を示す回路図、第５図は入力
信号を示す波形図、第６図は第４図に示すガンマ補正回
路の特性図、第７図は従来のガンマ補正回路を示す回路
図である。 図において、２はインピーダンス変換用トランジスタ、
３は分割抵抗、６は分圧抵抗、１１はスイッチ回路、１
２，１３．１４はスイッチングトランジスタ、１５〜２
０は抵抗を示す。 なお、図中、同一符号は同一、または相当部分を示す。
す回路図、第２図は第１図に示すガンマ補正回路の特性
図、第３図はこの発明の他の実施例を示す回路図、第４
図は従来のガンマ補正回路を示す回路図、第５図は入力
信号を示す波形図、第６図は第４図に示すガンマ補正回
路の特性図、第７図は従来のガンマ補正回路を示す回路
図である。 図において、２はインピーダンス変換用トランジスタ、
３は分割抵抗、６は分圧抵抗、１１はスイッチ回路、１
２，１３．１４はスイッチングトランジスタ、１５〜２
０は抵抗を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 供給される入力信号の振幅の大きさに応じて前記入力信
号を分圧する分圧抵抗を選択するスイッチ回路を具備し
たガンマ補正回路において、前記スイッチ回路を、スイ
ッチングトランジスタを用いて構成したことを特徴とす
るガンマ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255314A JPH0197069A (ja) | 1987-10-09 | 1987-10-09 | ガンマ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62255314A JPH0197069A (ja) | 1987-10-09 | 1987-10-09 | ガンマ補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0197069A true JPH0197069A (ja) | 1989-04-14 |
Family
ID=17277057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62255314A Pending JPH0197069A (ja) | 1987-10-09 | 1987-10-09 | ガンマ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0197069A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468606A (ja) * | 1990-07-04 | 1992-03-04 | Fuji Photo Film Co Ltd | 非線形可変利得回路 |
| JPH04337973A (ja) * | 1991-05-15 | 1992-11-25 | Fuji Photo Film Co Ltd | ガンマ補正回路 |
| KR20020049100A (ko) * | 2000-12-19 | 2002-06-26 | 류정열 | 다수개의 흡기 통로가 제공된 에어 클리너 |
-
1987
- 1987-10-09 JP JP62255314A patent/JPH0197069A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468606A (ja) * | 1990-07-04 | 1992-03-04 | Fuji Photo Film Co Ltd | 非線形可変利得回路 |
| JPH04337973A (ja) * | 1991-05-15 | 1992-11-25 | Fuji Photo Film Co Ltd | ガンマ補正回路 |
| KR20020049100A (ko) * | 2000-12-19 | 2002-06-26 | 류정열 | 다수개의 흡기 통로가 제공된 에어 클리너 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6157118A (ja) | レベル変換回路 | |
| JPH0197069A (ja) | ガンマ補正回路 | |
| US4461960A (en) | High speed switching circuit | |
| US4177409A (en) | Video amplifier for displaying four or more video levels on a cathode ray tube | |
| KR960007262B1 (ko) | 파라볼라신호발생장치 | |
| US4480268A (en) | Gamma correction circuit | |
| US4698681A (en) | Dual intensity video circuit | |
| JPS63194413A (ja) | パルス信号送出回路 | |
| US4884012A (en) | Vertical deflection current generator | |
| JPH0713332Y2 (ja) | γ補正回路 | |
| JP3480567B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS61232723A (ja) | Ｄ／ａ変換器 | |
| JPS6326164A (ja) | ブラウン管カソ−ド印加電圧制限回路 | |
| JPH05122555A (ja) | ガンマ補正回路 | |
| JPH0528824Y2 (ja) | ||
| JP2000298546A (ja) | タッチパネル座標補正方法 | |
| JPS6418875U (ja) | ||
| JPS61292422A (ja) | デイジタル・アナログ変換器 | |
| JPS60262138A (ja) | 液晶駆動回路 | |
| JPH03185489A (ja) | 垂直ラスタ幅調整装置 | |
| JPH06121252A (ja) | 陰極線管のバックラスタ制御回路 | |
| JPH02116206A (ja) | 電圧電流変換回路 | |
| JPH01147966A (ja) | ラスタの垂直位置補正回路 | |
| JPS61105183A (ja) | 陰極線管表示装置のコントラスト制御回路 | |
| JPS58143272A (ja) | 波形表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040517 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20061226 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070328 |
|
| A602 | Written permission of extension of time |
Effective date: 20070403 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |