JPH0191397A - アナログ値記憶回路 - Google Patents
アナログ値記憶回路Info
- Publication number
- JPH0191397A JPH0191397A JP62247228A JP24722887A JPH0191397A JP H0191397 A JPH0191397 A JP H0191397A JP 62247228 A JP62247228 A JP 62247228A JP 24722887 A JP24722887 A JP 24722887A JP H0191397 A JPH0191397 A JP H0191397A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- analog
- circuit
- analog value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はアナログ値としての電圧を記憶する回路に関す
るもので、特にＡ／Ｄコンバータによるデジタル変換を
加えることなく、アナログ電圧をそのまま記憶するよう
にした回路に関する。 なお以下、各図において同一の符号は同一もしくは相当
部分を示す。
るもので、特にＡ／Ｄコンバータによるデジタル変換を
加えることなく、アナログ電圧をそのまま記憶するよう
にした回路に関する。 なお以下、各図において同一の符号は同一もしくは相当
部分を示す。
第３図は従来のアナログ値記憶回路の例である。
同図において１はアナログ値としてのアナログ入力電圧
が入力されるアナログ値入力端子、２は前記アナログ入
力電圧をＡ／Ｄ変換回路の入力レベルに変換する入力ア
ンプ、３は入力アンプ２の出力アナログ電圧をデジタル
値に変換するＡ／Ｄ変換回路、４はＡ／Ｄ変換回路３に
よって変換出力されたデジタル値（デジタルデータ）を
保持するデジタルデータラッチ（デジタルメモリ）、５
はこのデータラッチの保持デジタル値を再びアナログ値
（アナログ電圧）に変換するＤ／Ａ変換回路、６はこの
Ｄ／Ａ変換回路５が出力するアナログ電正値を前記アナ
ログ入力電圧のレベルに増巾したうえ、その出力端子と
してのアナログ値出力端子７へ出力する出力アンプであ
る。
が入力されるアナログ値入力端子、２は前記アナログ入
力電圧をＡ／Ｄ変換回路の入力レベルに変換する入力ア
ンプ、３は入力アンプ２の出力アナログ電圧をデジタル
値に変換するＡ／Ｄ変換回路、４はＡ／Ｄ変換回路３に
よって変換出力されたデジタル値（デジタルデータ）を
保持するデジタルデータラッチ（デジタルメモリ）、５
はこのデータラッチの保持デジタル値を再びアナログ値
（アナログ電圧）に変換するＤ／Ａ変換回路、６はこの
Ｄ／Ａ変換回路５が出力するアナログ電正値を前記アナ
ログ入力電圧のレベルに増巾したうえ、その出力端子と
してのアナログ値出力端子７へ出力する出力アンプであ
る。
ところが第３図のような回路は、Ａ／Ｄ変換回路３、デ
ジタルメモリ（デジタルデータラッチ）４、Ｄ／Ａ変換
回路５、およびこれらの回路に対する制御回路等が必要
となるため、複雑な回路構成となり部品点数も多くなる
ことから、信頼性に欠け、高価であるという欠点があっ
た。 本発明の目的は被記憶アナログ電圧を保持する２つのコ
ンデンサと、このアナログ電圧の続出中に当該のコンデ
ンサから失われた電荷を他方のコンデンサ出力電圧の増
１Ｊによって探信する動作を所定周期で交互に繰返す手
段と、を設けたアナログ値記憶手段を提供することによ
り、 アナログ値をデジタル値に変換することなくアナログ値
のまま記憶させ、このアナログ値記憶回路の部品点数の
大幅削減を図り、これによりアナログ値記憶回路を安価
でしかも信頼性の貰いものにすることにある。
ジタルメモリ（デジタルデータラッチ）４、Ｄ／Ａ変換
回路５、およびこれらの回路に対する制御回路等が必要
となるため、複雑な回路構成となり部品点数も多くなる
ことから、信頼性に欠け、高価であるという欠点があっ
た。 本発明の目的は被記憶アナログ電圧を保持する２つのコ
ンデンサと、このアナログ電圧の続出中に当該のコンデ
ンサから失われた電荷を他方のコンデンサ出力電圧の増
１Ｊによって探信する動作を所定周期で交互に繰返す手
段と、を設けたアナログ値記憶手段を提供することによ
り、 アナログ値をデジタル値に変換することなくアナログ値
のまま記憶させ、このアナログ値記憶回路の部品点数の
大幅削減を図り、これによりアナログ値記憶回路を安価
でしかも信頼性の貰いものにすることにある。
前記の目的を達成するために本発明の回路は、１２つの
コンデンサ（充電回路１５．１６など）と、共通の被記
憶アナログ電圧を前記の２つのコンデンサに与えて一時
記憶させる第１のスイッチ（１２，１４など）と、 所定の周期で前記の２つのコンデンサの記憶電圧を交互
に切換えて共通のアナログ出力電圧として読出す第２の
スイッチ（１７など）と、前記第２のスイッチに周期し
て、この第２のスイッチを介し現に前記アナログ出力電
圧を読出していない側の前記コンデンサを選択する第３
のスイッチ（１４など）と、 前記アナログ出力電圧を増巾して前記第３のスイッチを
介し選択された前記コンデンサを充電し、この選択の直
前の回の前記読出しにおいて当該のコンデンサから失わ
れた電圧の低下分を補償する増巾手段（電圧増巾アンプ
１９など）と、を備えたｊものとする。
コンデンサ（充電回路１５．１６など）と、共通の被記
憶アナログ電圧を前記の２つのコンデンサに与えて一時
記憶させる第１のスイッチ（１２，１４など）と、 所定の周期で前記の２つのコンデンサの記憶電圧を交互
に切換えて共通のアナログ出力電圧として読出す第２の
スイッチ（１７など）と、前記第２のスイッチに周期し
て、この第２のスイッチを介し現に前記アナログ出力電
圧を読出していない側の前記コンデンサを選択する第３
のスイッチ（１４など）と、 前記アナログ出力電圧を増巾して前記第３のスイッチを
介し選択された前記コンデンサを充電し、この選択の直
前の回の前記読出しにおいて当該のコンデンサから失わ
れた電圧の低下分を補償する増巾手段（電圧増巾アンプ
１９など）と、を備えたｊものとする。
この発明は、本アナログ値記憶回路外部から入力として
与えられる被記憶アナログ値を抵抗とコンデンサからな
る２つの充電回路に入力し一時記憶する。次にこの２つ
の充電回路の電圧の一方を読出し本回路の出力とすると
共に、読出しの際に生じる充電回路の放電等により、本
アナログ値記憶回路への入力としての被記憶アナログ値
と本アナログ値記憶回路の出力としてのアナログ値との
間に生ずる誤差を補うために続出側の充電回路の電圧の
増幅を行うアンプを介して、非読出側の充電回路を再充
電する動作を所定周期で交互に繰返すようにして本アナ
ログ値記憶回路全体としてアナログ値を記憶するように
したものである。
与えられる被記憶アナログ値を抵抗とコンデンサからな
る２つの充電回路に入力し一時記憶する。次にこの２つ
の充電回路の電圧の一方を読出し本回路の出力とすると
共に、読出しの際に生じる充電回路の放電等により、本
アナログ値記憶回路への入力としての被記憶アナログ値
と本アナログ値記憶回路の出力としてのアナログ値との
間に生ずる誤差を補うために続出側の充電回路の電圧の
増幅を行うアンプを介して、非読出側の充電回路を再充
電する動作を所定周期で交互に繰返すようにして本アナ
ログ値記憶回路全体としてアナログ値を記憶するように
したものである。
第１図は本発明の実施例を示すブロック回路図である。
同図において１２は入力選択用のスイッチでその端子Ｂ
にはアナログ値入力端子１が接続されており、この入力
端子１には記憶されるべきアナログ入力電圧Ｖｉが必要
な時点に入力される。 このスイッチ１２の共通端子Ｃには入力アンプ１３０入
力端子が接続され、またこの入力アンプ１３の出力端子
には充電回路選択用のスイッチ１４の共通端子Ｃが接続
されている。なお前記の入力アンプ１３は増巾率１のイ
ンピーダンス変換用のアンプで、後述の充電回路をアナ
ログ入力電圧Ｖｉに等しい電圧で充電しようとする際、
入力側から過大な電流を取込まないように、つまりアナ
ログ入力電圧ＶｉＯ値が正規の値から狂わないようにす
るためのものである。 １５、１６はアナログ値を記憶する充電回路で、それぞ
れコンデンサと抵抗の直列回路で構成されている。１７
はスイッチ１４と同じく充電回路選択用のスイッチであ
り、この例ではスイッチ１４．１７の接点Ｂはそれぞれ
充電回路１５．１６の入力端子に接続され、同じくスイ
ッチ１４．１７の接点Ａはそれぞれ充電回路１６．１５
の前記入力端子に接続されている。 前記スイッチ１７の共通端子Ｃは出力アンプ１８の入力
端子に接続され、この出力アンプ１日の出力端子にはア
ナログ値出力端子７°が接続されて記憶されたアナログ
電圧がアナログ出力電圧ｖＯとして読出される。 なお出力アンプ１８も増巾率１のインピーダンス変換用
のアンプで、充電回路１５．１６からアナログ出力電圧
ｖＯを読出す際、この充電回路１５．１６から過大な電
流を取出さないようにするためのものである。 次に１９は電圧増巾アンプで前記出力アンプ１日の電圧
を増巾してスイッチ１２のＡ接点を介し、入力アンブ１
３．スイッチ１４を経て充電回路１５．１６を後述のよ
うに充電する回路である。 第２図は第１図の動作を説明するためのタイムチャート
で、同図（１）は前記アナログ入力電圧Ｖｉ、同図（２
）は入力アンプ１３の入力電圧Ｖｉ１、同図（３）は充
電回路１５の保持電圧ＶＣＩ、同図（４）は充電回路１
６の保持電圧ＶＣ２、同図（５）は前記アナログ出力電
圧■０の、それぞれの時間的推移を示している。また同
図（６）、（７Ｌ（８）はそれぞれ前記スイッチ１２．
１４．１７の切換えのタイミングを示し、この図中のＡ
、Ｂはそれぞれ当該のスイッチ中の投入側にある接点を
示している。 次に第２図を参照しつつ第１図の動作を述べる。 いま第２図のステップＴＩにおいて、スイッチ１２゜１
４、１７を全て接点Ｂ側の選択とすると、本アナログ値
記憶回路の外部から入力される非記憶アナログ値（アナ
ログ入力電圧Ｖｉ）は、スイッチ１２゜入力アンプ１３
およびスイッチ１４を介して充電回路１５に充電される
。次に第２図のステップＴ２においてスイッチ１４と１
７を接点Ａ側の選択とすることにより、被記憶アナログ
値Ｖｉは充電回路１６に充電され、かつ前ステップＴ１
にて充電回路１５に一時記憶されたアナログ値（保持電
圧）ＭＣＩはスイッチ１７および出力アンプ１８を介し
て本アナログ値記憶回路の出力としてのアナログ出力電
圧■０となる。 次のステップＴ３以降ではスイッチ１２をＡ側に切換え
て、このアナログ値記憶回路とアナログ入力電圧Ｖｉ側
との関係を断ち記憶保持動作に入る。 ここでまずステップＴ３でスイッチ１４と１７を接点Ｂ
側の選択とし、充電回路１６の保持電圧ＶＣ２を出力ア
ンプ１日を介してアナログ値出力電圧ｖＯとすると共に
、この電圧ＶＯを電圧項中アンプ１９を介して増巾した
うえ、スイッチ１２．入力アンプ１３、スイッチ１４を
介して充電回路１５内のコンデンサを充電し、このステ
ップＴ３の終りの時点では前回のステップ下２中に充電
回路１５から失われた電圧低下分が補償されるようにす
る。 次のステップＴ４ではスイッチ１４と１７を接点Ａ個選
択とし、充電回路１５の保持電圧ＶＣＩをアナログ出力
電圧■０とすると共に、この電圧■０を電圧増巾アンプ
１９で増巾して充電回路１６を充電し、前回のステップ
Ｔ３でこの充電回路１６から失われた電圧骨を前記のス
テップＴ３の場合と同様に補償する。 このようにしてステップＴ３以降は、スイッチ１４と１
７を定周期で同時に接点Ａ側、接点Ｂ側と切換えること
により、本アナログ値記憶回路への入力として与えられ
る被記憶アナログ値Ｖｉが失われた後も、本アナログ値
記憶回路へ与えられた被記憶アナログ値Ｖｉと等価なア
ナログ値を得ることができ、本アナログ値記憶回路全体
としてアナログ値の記憶が可能となる。
にはアナログ値入力端子１が接続されており、この入力
端子１には記憶されるべきアナログ入力電圧Ｖｉが必要
な時点に入力される。 このスイッチ１２の共通端子Ｃには入力アンプ１３０入
力端子が接続され、またこの入力アンプ１３の出力端子
には充電回路選択用のスイッチ１４の共通端子Ｃが接続
されている。なお前記の入力アンプ１３は増巾率１のイ
ンピーダンス変換用のアンプで、後述の充電回路をアナ
ログ入力電圧Ｖｉに等しい電圧で充電しようとする際、
入力側から過大な電流を取込まないように、つまりアナ
ログ入力電圧ＶｉＯ値が正規の値から狂わないようにす
るためのものである。 １５、１６はアナログ値を記憶する充電回路で、それぞ
れコンデンサと抵抗の直列回路で構成されている。１７
はスイッチ１４と同じく充電回路選択用のスイッチであ
り、この例ではスイッチ１４．１７の接点Ｂはそれぞれ
充電回路１５．１６の入力端子に接続され、同じくスイ
ッチ１４．１７の接点Ａはそれぞれ充電回路１６．１５
の前記入力端子に接続されている。 前記スイッチ１７の共通端子Ｃは出力アンプ１８の入力
端子に接続され、この出力アンプ１日の出力端子にはア
ナログ値出力端子７°が接続されて記憶されたアナログ
電圧がアナログ出力電圧ｖＯとして読出される。 なお出力アンプ１８も増巾率１のインピーダンス変換用
のアンプで、充電回路１５．１６からアナログ出力電圧
ｖＯを読出す際、この充電回路１５．１６から過大な電
流を取出さないようにするためのものである。 次に１９は電圧増巾アンプで前記出力アンプ１日の電圧
を増巾してスイッチ１２のＡ接点を介し、入力アンブ１
３．スイッチ１４を経て充電回路１５．１６を後述のよ
うに充電する回路である。 第２図は第１図の動作を説明するためのタイムチャート
で、同図（１）は前記アナログ入力電圧Ｖｉ、同図（２
）は入力アンプ１３の入力電圧Ｖｉ１、同図（３）は充
電回路１５の保持電圧ＶＣＩ、同図（４）は充電回路１
６の保持電圧ＶＣ２、同図（５）は前記アナログ出力電
圧■０の、それぞれの時間的推移を示している。また同
図（６）、（７Ｌ（８）はそれぞれ前記スイッチ１２．
１４．１７の切換えのタイミングを示し、この図中のＡ
、Ｂはそれぞれ当該のスイッチ中の投入側にある接点を
示している。 次に第２図を参照しつつ第１図の動作を述べる。 いま第２図のステップＴＩにおいて、スイッチ１２゜１
４、１７を全て接点Ｂ側の選択とすると、本アナログ値
記憶回路の外部から入力される非記憶アナログ値（アナ
ログ入力電圧Ｖｉ）は、スイッチ１２゜入力アンプ１３
およびスイッチ１４を介して充電回路１５に充電される
。次に第２図のステップＴ２においてスイッチ１４と１
７を接点Ａ側の選択とすることにより、被記憶アナログ
値Ｖｉは充電回路１６に充電され、かつ前ステップＴ１
にて充電回路１５に一時記憶されたアナログ値（保持電
圧）ＭＣＩはスイッチ１７および出力アンプ１８を介し
て本アナログ値記憶回路の出力としてのアナログ出力電
圧■０となる。 次のステップＴ３以降ではスイッチ１２をＡ側に切換え
て、このアナログ値記憶回路とアナログ入力電圧Ｖｉ側
との関係を断ち記憶保持動作に入る。 ここでまずステップＴ３でスイッチ１４と１７を接点Ｂ
側の選択とし、充電回路１６の保持電圧ＶＣ２を出力ア
ンプ１日を介してアナログ値出力電圧ｖＯとすると共に
、この電圧ＶＯを電圧項中アンプ１９を介して増巾した
うえ、スイッチ１２．入力アンプ１３、スイッチ１４を
介して充電回路１５内のコンデンサを充電し、このステ
ップＴ３の終りの時点では前回のステップ下２中に充電
回路１５から失われた電圧低下分が補償されるようにす
る。 次のステップＴ４ではスイッチ１４と１７を接点Ａ個選
択とし、充電回路１５の保持電圧ＶＣＩをアナログ出力
電圧■０とすると共に、この電圧■０を電圧増巾アンプ
１９で増巾して充電回路１６を充電し、前回のステップ
Ｔ３でこの充電回路１６から失われた電圧骨を前記のス
テップＴ３の場合と同様に補償する。 このようにしてステップＴ３以降は、スイッチ１４と１
７を定周期で同時に接点Ａ側、接点Ｂ側と切換えること
により、本アナログ値記憶回路への入力として与えられ
る被記憶アナログ値Ｖｉが失われた後も、本アナログ値
記憶回路へ与えられた被記憶アナログ値Ｖｉと等価なア
ナログ値を得ることができ、本アナログ値記憶回路全体
としてアナログ値の記憶が可能となる。
この発明によれば、共通の被記憶アナログ値を記憶する
充電回路を２つ設け、この記憶期間中この２つの充電回
路から定周期で交互にアナログ出力値を読出すと共に、
この読出し電圧を増巾して、その直前の回の読出しステ
ップにおいて現在非読出側にある充電回路から失われた
電圧を補償するようにし、アナログ値をアナログ値のま
ま記憶する回路構成としたので、従来のようにアナログ
値をＡ／Ｄ変換後、Ｄ／Ａ変換する回路が不要となり、
アナログ値記憶回路を構成する部品点数を少なくするこ
とができる。その結果、アナログ値記憶回路全体の信頬
性の向上、低価格化、小形化。 さらに設計が容易に行えるなどの効果が得られる。 また、入力されたアナログ値に対する加工が少ないこと
から、高精度かつ高品質な出力を得ることができるとい
う効果も得られる。
充電回路を２つ設け、この記憶期間中この２つの充電回
路から定周期で交互にアナログ出力値を読出すと共に、
この読出し電圧を増巾して、その直前の回の読出しステ
ップにおいて現在非読出側にある充電回路から失われた
電圧を補償するようにし、アナログ値をアナログ値のま
ま記憶する回路構成としたので、従来のようにアナログ
値をＡ／Ｄ変換後、Ｄ／Ａ変換する回路が不要となり、
アナログ値記憶回路を構成する部品点数を少なくするこ
とができる。その結果、アナログ値記憶回路全体の信頬
性の向上、低価格化、小形化。 さらに設計が容易に行えるなどの効果が得られる。 また、入力されたアナログ値に対する加工が少ないこと
から、高精度かつ高品質な出力を得ることができるとい
う効果も得られる。
第１図は本発明の一実施例としての構成を示すブロック
回路図、第２図は第１図の動作説明用のタイムチャート
、第３図は第１図に対応する従来のブロック回路図であ
る。 １：アナログ値入力端子、７：アナログ値出力端子、１
２．１４．１７：スイッチ、１３：入力アンプ、１５．
１６：充電回路、１８：出力アンプ、１９：電圧増巾ア
ンプ。 牙２Ｎ
回路図、第２図は第１図の動作説明用のタイムチャート
、第３図は第１図に対応する従来のブロック回路図であ
る。 １：アナログ値入力端子、７：アナログ値出力端子、１
２．１４．１７：スイッチ、１３：入力アンプ、１５．
１６：充電回路、１８：出力アンプ、１９：電圧増巾ア
ンプ。 牙２Ｎ
Claims (1)
- （１）２つのコンデンサと、 共通の被記憶アナログ電圧を前記の２つのコンデンサに
与えて一時記憶させる第１のスイッチと、所定の周期で
前記の２つのコンデンサの記憶電圧を交互に切換えて共
通のアナログ出力電圧として読み出す第２のスイッチと
、 前記第２のスイッチに同期して、この第２のスイッチを
介し現に前記アナログ出力電圧を読出していない側の前
記コンデンサを選択する第３のスイッチと、 前記アナログ出力電圧を増巾して前記第３のスイッチを
介し選択された前記コンデンサを充電し、この選択の直
前の回の前記読出しにおいて当該のコンデンサから失わ
れた電圧の低下分を補償する増巾手段と、を備えたこと
を特徴とするアナログ値記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247228A JPH0191397A (ja) | 1987-09-30 | 1987-09-30 | アナログ値記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247228A JPH0191397A (ja) | 1987-09-30 | 1987-09-30 | アナログ値記憶回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191397A true JPH0191397A (ja) | 1989-04-11 |
Family
ID=17160358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247228A Pending JPH0191397A (ja) | 1987-09-30 | 1987-09-30 | アナログ値記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191397A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017205708A1 (de) | 2016-04-28 | 2017-11-02 | Toyota Jidosha Kabushiki Kaisha | Autonomfahrsteuerungsvorrichtung |
-
1987
- 1987-09-30 JP JP62247228A patent/JPH0191397A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017205708A1 (de) | 2016-04-28 | 2017-11-02 | Toyota Jidosha Kabushiki Kaisha | Autonomfahrsteuerungsvorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365217A (en) | Charge-transfer switched-capacity filter | |
| EP0582862B1 (en) | Switched capacitor amplifier circuit | |
| US4602291A (en) | Pixel non-uniformity correction system | |
| CA1192631A (en) | Programmable transversal filter | |
| JP2002218324A (ja) | 比較装置を有するｃｍｏｓイメージセンサ及びそのオフセット電圧除去方法 | |
| CN114467296B (zh) | 具有双像素电源的图像传感器中的乒乓读出结构 | |
| JPH0311038B2 (ja) | ||
| JP2944302B2 (ja) | サンプリング回路 | |
| US4728811A (en) | Sample-and-hold circuit | |
| US7719581B2 (en) | Sample and hold circuit and active pixel sensor array sampling system utilizing same | |
| US4527117A (en) | Signal processing system employing charge transfer devices | |
| US6489914B1 (en) | RSD analog to digital converter | |
| US4209717A (en) | Sample and hold circuit | |
| CN113475059B (zh) | 读出电路、读出级、图像传感器、电子设备和用于读出图像传感器的方法 | |
| JPH0191397A (ja) | アナログ値記憶回路 | |
| JP2548809B2 (ja) | 光電変換装置 | |
| US4338656A (en) | Voltage polarity switching circuit | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| TW317672B (en) | Stable fast settling sense amplifier | |
| US20040113830A1 (en) | Integrated circuit and A/D conversion circuit | |
| JP2007104279A (ja) | サンプルホールド増幅回路、相関二重サンプリング回路 | |
| US6040727A (en) | Delay device | |
| JP6807991B2 (ja) | Ａｄ変換器 | |
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| EP0042446A1 (en) | Automatic equalizer |