JPH0187456U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の第１の実施例を示すブロツク
図、第２図は第１図に示された実施例の外部アク
セスタイミング発生部の回路図、第３図ａ，ｂは
それぞれ第１図に示された実施例の各部の信号の
波形を示すタイミングチヤート、第４図は本考案
の第２の実施例の外部アクセスタイミング発生部
の回路図、第５図ａ，ｂはそれぞれ第４図に示さ
れた実施例の各部信号の波形を示すタイミングチ
ヤートである。 １０……シングルチツプマイクロコンピユータ
、１１……中央処理部、１２……データメモリ、
１３……プログラムメモリ、１４……内部バス、
１５……外部アクセス回路、１６……発振器、１
７……内部動作タイミング発生部、１８……外部
アクセスタイミング発生部、１９……外部バス、
２０……外部メモリ、２１……周辺ＬＳＩ、２４
……Ｒ―Ｓフリツプフロツプ、２８，２９，３０
，４２，４３……Ｄフリツプフロツプ。

Claims (1)

【実用新案登録請求の範囲】
1. プログラムおよびデータを記憶する内部メモリ
   と、この内部メモリからプログラムを呼出しこの
   プログラムに従つて前記データを処理すると共に
   前記内部メモリを含む各内部回路を制御する中央
   処理部と、この中央処理部の指示が外部回路への
   アクセスであるときは、外部アクセス制御信号及
   び外部アクセスタイミング信号を出力し、外部回
   路へのアクセスでないときには、所定の周期の外
   部アクセスタイミング信号を出力する外部アクセ
   スタイミング発生部とを有することを特徴とする
   シングルチツプマイクロコンピユータ。