JPH0181799U - - Google Patents
Info
- Publication number
- JPH0181799U JPH0181799U JP1987176780U JP17678087U JPH0181799U JP H0181799 U JPH0181799 U JP H0181799U JP 1987176780 U JP1987176780 U JP 1987176780U JP 17678087 U JP17678087 U JP 17678087U JP H0181799 U JPH0181799 U JP H0181799U
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- memory cell
- static memory
- connection point
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims 3
- 230000014759 maintenance of location Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は、第１図に示された回路の動作を示す波形図で
ある。 １……第１のインバータ、２……第２のインバ
ータ、３，５……コンデンサ、４，６，７……Ｍ
ＯＳＦＥＴ。
は、第１図に示された回路の動作を示す波形図で
ある。 １……第１のインバータ、２……第２のインバ
ータ、３，５……コンデンサ、４，６，７……Ｍ
ＯＳＦＥＴ。
Claims (1)
- クロス接続された２個のインバータから成るス
タテイツクメモリセルが複数のワードラインと複
数のビツトライン間に配置されたスタテイツクメ
モリに設けられるデータ保持判定用メモリセルに
於いて、前記スタテイツクメモリセルと同一の特
性を有し、互いにクロス接続された第１のインバ
ータ及び第２のインバータと、該第１のインバー
タ及び第２のインバータの一方の接続点と電源電
圧間に直列接続された抵抗素子及び第１の容量素
子と、前記第１のインバータと第２のインバータ
の他方の接続点と接地電圧間に接続された第２の
容量素子とを備えたデータ保持判定用メモリセル
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176780U JPH0181799U (ja) | 1987-11-19 | 1987-11-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176780U JPH0181799U (ja) | 1987-11-19 | 1987-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0181799U true JPH0181799U (ja) | 1989-05-31 |
Family
ID=31468483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987176780U Pending JPH0181799U (ja) | 1987-11-19 | 1987-11-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0181799U (ja) |
-
1987
- 1987-11-19 JP JP1987176780U patent/JPH0181799U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5986097U (ja) | ランダム・アクセス・メモリ | |
| JPS5971498U (ja) | 電子回路 | |
| JPH0181799U (ja) | ||
| US4503523A (en) | Dynamic reference potential generating circuit arrangement | |
| JPS62151760U (ja) | ||
| JPS6193896U (ja) | ||
| JPH0164748U (ja) | ||
| JPS61155928U (ja) | ||
| JPH0330130U (ja) | ||
| JPS619930U (ja) | 電源投入検出・記憶回路 | |
| JPS6113400U (ja) | 半導体プログラム回路 | |
| JPH01117000U (ja) | ||
| JPS6365199U (ja) | ||
| JPS63181026U (ja) | ||
| JPH0321140U (ja) | ||
| JPS6218899U (ja) | ||
| JPH01121199U (ja) | ||
| JPS62175330U (ja) | ||
| JPH0176640U (ja) | ||
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS6392970U (ja) | ||
| JPS6232453U (ja) | ||
| JPS6448287U (ja) | ||
| JPS64897U (ja) | ||
| JPS61126328U (ja) |