JPH0181034U - - Google Patents
Info
- Publication number
- JPH0181034U JPH0181034U JP1987176132U JP17613287U JPH0181034U JP H0181034 U JPH0181034 U JP H0181034U JP 1987176132 U JP1987176132 U JP 1987176132U JP 17613287 U JP17613287 U JP 17613287U JP H0181034 U JPH0181034 U JP H0181034U
- Authority
- JP
- Japan
- Prior art keywords
- voltage signals
- divided reference
- sawtooth
- outputs
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000010363 phase shift Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Manipulation Of Pulses (AREA)
Description
第1図は本考案の一実施例を示すブロツク図、
第2図は第1図の動作説明図、第3図は従来例を
示すブロツク図である。 1,2……鋸歯状信号発生回路、3,4……分
割基準値出力回路、5,6……比較回路、7……
ゲート回路。
第2図は第1図の動作説明図、第3図は従来例を
示すブロツク図である。 1,2……鋸歯状信号発生回路、3,4……分
割基準値出力回路、5,6……比較回路、7……
ゲート回路。
Claims (1)
- 【実用新案登録請求の範囲】 入力パルスに同期して同一レベルで180°位
相のづれた鋸歯状電圧信号を形成する二つの鋸歯
状信号発生回路を設け、 この各鋸歯状信号発生回路に、前記鋸歯状電圧
信号を適当な比率で均等に「M+1」に分割する
異なつたレベルのM種(但し、Mは逓倍数Nの約
1/2)の分割基準電圧信号を出力する分割基準
値出力回路を併設し、 前記各複数の分割基準電圧信号とこれに対応す
る前記各鋸歯状電圧信号のリニア領域とを低レベ
ルから順次比較するとともに、両者のレベルが一
致した場合に所定のパルスを出力する比較回路を
前記各分割基準値出力回路の出力段に装備し、 これら各比較回路の出力を順次連続して出力す
るゲート回路を具備したことを特徴とする逓倍パ
ルス発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987176132U JPH0181034U (ja) | 1987-11-18 | 1987-11-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987176132U JPH0181034U (ja) | 1987-11-18 | 1987-11-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0181034U true JPH0181034U (ja) | 1989-05-31 |
Family
ID=31467890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987176132U Pending JPH0181034U (ja) | 1987-11-18 | 1987-11-18 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0181034U (ja) |
-
1987
- 1987-11-18 JP JP1987176132U patent/JPH0181034U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE7502662L (ja) | ||
KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
JPH0181034U (ja) | ||
US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
JPS5639624A (en) | Pulse frequency multiplying circuit | |
US4758738A (en) | Timing signal generating apparatus | |
US4545279A (en) | Electronic music note generator | |
KR840005634A (ko) | 클럭 재생회로 | |
JPH03120127U (ja) | ||
JP2592522B2 (ja) | Pn符号の位相変調回路 | |
SU1429288A1 (ru) | Фазовый компаратор | |
US4551682A (en) | Digital sine-cosine generator | |
JPS581566B2 (ja) | パルス発生回路 | |
SU652678A1 (ru) | Устройство синхронизации дл группового импульсного преобразовател посто нного тока | |
KR970076843A (ko) | 싱크로너스 미러 딜레이 회로 | |
JPS6235118Y2 (ja) | ||
SU822256A1 (ru) | Устройство дл воспроизведени иНфОРМАции | |
JP3132583B2 (ja) | 位相検出回路 | |
JPH0529520Y2 (ja) | ||
JPS6130215Y2 (ja) | ||
SU1201996A1 (ru) | Устройство дл управлени автономным инвертором | |
KR0118634Y1 (ko) | 주파수 체배기 | |
JPH03227111A (ja) | ドライバ出力回路 | |
JPH0311691B2 (ja) | ||
JPH048538U (ja) |