JPH0158523B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、入力または出力ユニツトを特定の
拡張ユニツトと交換し、ユーザプログラムにおい
て特定の補助出力命令語を使用することにより、
ユニツト数及びユニツトアドレスナンバーを増加
することなく、入出力点数を増設し得るように構
成したプログラマブル・コントローラ（以下を
PCという）に関する。

周知の如く、PCの電気的な基本構成は、外部
入力機器からの信号を取込むための入力部と、外
部負荷機器を駆動するための出力部と、ユーザプ
ログラムを記憶させるためのプログラムメモリ
と、前記入力部から取込まれた入力データに基づ
いて、プログラムメモリに記憶されたユーザ命令
を逐次実行し、その実行結果に対応させて前記出
力部を駆動する命令実行手段とから構成されてい
る。

命令実行手段には、ユーザプログラムメモリに
記憶されたユーザ命令を逐次実行するとともに、
その実行結果をその都度出力部へ転送して、これ
を駆動する逐次出力方式と、プログラムメモリに
記憶されたユーザ命令を逐次実行し、その実行結
果を一括して出力部へ転送し、これを駆動する一
括出力方式とが存在する。

後者の一括出力方式の場合、ユーザ命令の実行
結果を一括して出力部へ転送する訳であるから、
全てのユーザ命令が実行終了するまでの間、それ
まで実行結果を記憶させておく必要があり、また
ユーザ命令の中には外部入出力命令の他に、補助
リレー、カウンタ、タイマ等のように途中演算結
果を内部に記憶させておくことを要する命令もあ
り、そこでこれらを一時記憶するためのバツフア
メモリとして入出力メモリが使用される。

他方、前者の逐次出力方式の場合、命令実行結
果を逐次出力部へと転送するのであるから、原理
的には入出力メモリは不要であるが、前述したよ
うに補助リレー、カウンタ、タイマ等の途中演算
結果を記憶させることが必要であるため、やはり
逐次出力方式においても、入出力メモリが使用さ
れる。

一般に、入出力メモリのアドレス空間は、入力
部から取込まれた入力データまたは出力部へ転送
すべき出力データを記憶させるための主アドレス
空間と、前述した補助リレー、カウンタ、タイマ
等の出力データあるいは途中計数データ等を記憶
させるための補助アドレス空間とから構成され
る。

また、この種のPCにおいては、前述した入力
部、出力部、プログラムメモリ等の電気的な構成
要素を全て１つのパツケージに収めたワンパツケ
ージタイプと、入力部及び出力部をそれぞれ一定
入出力点数毎に別個のパツケージに収め、入力ユ
ニツト、出力ユニツトとしたビルトインタイプと
が知られている。

一般に、ビルトインタイプのPCにおいては、
前記主アドレス空間は複数の単位エリアに区画さ
れており、各単位エリアは入力ユニツトまたは出
力ユニツトに１対１に対応するように構成され
る。例えば、主アドレス空間として１ワード８ビ
ツトのRAMを使用する場合、各アドレスの８ビ
ツトをそれぞれ入力ユニツトまたは出力ユニツト
に対応させることが行なわれる。

このようにすれば、入出力データの転送に際し
て、データバス上に各アドレスの内容を読出し、
これを出力ユニツトに取込ませ、あるいは入力ユ
ニツトから取込まれたデータをデータバスを介し
て入出力メモリの各アドレスに取込むだけで良
く、ユニツト毎の増設が極めて容易となる利点が
ある。

ところが、このように入出力メモリの主アドレ
ス空間を複数の単位エリアに区画し、各単位エリ
アを入力ユニツトまたは出力ユニツトに対応させ
るようにしたPCにおいて、入力ユニツトまたは
出力ユニツトを増設しようとする場合、その最大
入出力容量は主アドレス空間の大きさによつて制
限されることはいうまでもない。

そこで、従来、この種のPCにおいて最大入出
力点数を越えて、更に入出力点数を増加しようと
する場合には、既設のPCに対して次のような改
造を加えるのが普通である。すなわち、入出力メ
モリの主アドレス空間を構成するRAMの容量を
増大し、増設分のユニツトを取付けるための基板
コネクタを増設し、更に各基板コネクタに対して
アドレツシングを行なうためにアドレスバスのビ
ツトを増大するかあるいはユニツトイネーブルラ
インを増設し、以上により入出力点数の増大要求
に対処する訳である。

このような増設対策においては、新たに増設用
ユニツトを取付けるために別途専用のラツクを備
えねばならず、またアドレスバスの新設や入出力
メモリ用RAMの増設等のために比較的長期の改
修期間を必要とするとともに、増設分のユニツト
を収めるために新たな設置スペースを必要とする
等の問題があり、既設のPC設備を比較的長期間
に渡つて停止させざるを得ない等の本質的な欠陥
があつた。

ここにおいて、本出願人はこの種のPCにおけ
る通常の使用態様において、次のような新たな知
見を得た。すなわち、前述した如く入出力メモリ
内には主アドレス空間と補助アドレス空間とがあ
り、主アドレス空間は入力または出力ユニツトに
対応し、補助アドレス空間は、カウンタ、タイマ
あるいは補助リレーの出力データを記憶させるも
のであるが、一般に補助アドレス空間が全て使用
し尽くされることは希な例であり、相当に大きな
制御システムに対するプログラムを組んだ場合に
も、補助アドレス空間にはユーザプログラムで使
用されない部分が存在する。

従つて、この補助アドレス空間に存在する未使
用エリアを、入出力ユニツトに対応して使用でき
るように改造すれば、RAMの増設を行なわずと
も、入出力エリアを確保することが可能となる。

更に、補助アドレス空間内において、前記主ア
ドレス空間に存在する単位エリアと同一広さの補
助単位エリアを特定し、この補助単位エリア毎に
出力データ間の遣り取りを可能ならしめ、かつ入
力ユニツトまたは出力ユニツトとして、複数ユニ
ツト分の入力回路または出力回路を内蔵させた専
用の拡張ユニツトを製作し、この拡張ユニツト内
に時分割多重送受回路を設ければ、補助アドレス
空間内において特定された補助単位エリアの内容
を、データバス上に送出あるいはデータバス上か
ら取込み、これを拡張ユニツトに設けられた各ユ
ニツトに個々に供給することが可能となる。しか
も、このようなデータ送受方式によれば、既設の
入力または出力ユニツトをこの拡張専用のユニツ
トに交換するだけで、増設専用のコネクタを別途
設けることも不要となるし、また、通常の既設の
アドレスバスを利用できるため、アドレスライン
の増設も不要となり、更に既設の入出力ユニツト
と拡張ユニツトとの物理的大きさを略同一とすれ
ば、増設に対して新たに専用の設置スペースを必
要とすることもなくなる。

この発明は、上記の知見に基づいてなされたも
ので、その目的とするところは、この種のPCに
おける増設を行なう場合において、新たな増設用
設置スペースを別途設けることを不要とするとと
もに、PC本体側においては、入出力メモリの容
量を増大させることを不要とし、更に増設用ユニ
ツト専用のコネクタやこれにアドレツシングする
ためのアドレスデータバスの改造を不要とし、こ
れらによつてこの種PCにおける入出力点数の増
設をできるだけ迅速に行ない、既設の設備の停止
期間を可及的に短縮化することにある。

以下に、この発明の好適な一実施例を添付図面
に従つて詳細に説明する。

第１図はこの発明に係わるPCの電気的な基本
構成を示すブロツク図、第２図は入出力メモリの
構成を示すメモリマツプ、第３図はこの発明に係
わるPCの外観を示す斜視図、第４図は拡張用出
力ユニツト内の電気的な構成を示すブロツク図、
第５図はこの発明に関連して改造されたシステム
プログラムの構成を示すフローチヤート、第６図
はこの発明に係わるPCにおけるプログラミング
の際に使用されるラダーダイヤグラムを示す図、
第７図は第６図のラダーダイヤフラムに対応し
て、ユーザプログラムメモリ内に記憶されるユー
ザプログラムの構成を示す図、第８図は第４図の
各部における信号状態を示すタイミングチヤート
である。

第１図に示す如くこの発明に係わるPCは、外
部センサ等からの入力信号を取込むための入力部
１と、外部負荷機器を駆動するための出力部２
と、ユーザプログラムを記憶させたプログラムメ
モリ３と、入力部１から取込まれた入力データを
入出力メモリ４内の所定の入力エリアに書込むと
ともに、この書込まれた入力データに基づいて、
プログラムメモリ３に記憶されたユーザ命令を逐
次実行し、その実行結果で入出力メモリ４の所定
の出力エリアを書替えるとともに、この書替えら
れたデータを出力部２へと転送するCPU５とか
ら構成されており、ワーキングメモリ６はCPU
５における演算途中のワーキングエリアとして使
用される。そして、CPU５内にはシステムプロ
グラムを記憶させたROM７が内蔵されている。

第３図に示す如く、入力部１及び出力部２は入
力ユニツト８、出力ユニツト９にユニツト構成さ
れており、各ユニツトにはそれぞれ８点の入力回
路または出力回路が内蔵されている。また、各入
力ユニツト８には、各入力信号の状態を示す入力
状態表示器１０が設けられるとともに、出力ユニ
ツト９には各出力の状態を示す出力状態表示器１
１が設けられている。

CPU５、プログラムメモリ３、入出力メモリ
４及びワーキングメモリ６は、一括して共通のハ
ウジングに収容されてCPUユニツト１２を構成
しており、またこのPCに必要な電源は電源ユニ
ツト１３から供給されるようになされている。

そして、後述する拡張ユニツト１４を接続しな
い状態においては、全体で64点の入力または出力
点数を扱うことができるようにシステム構成さ
れ、各入出力ユニツトは共通のラツク１５に、そ
れぞれ基板コネクタ１６を介して着脱自在に取付
けられている。

次に、拡張ユニツト１４には第３図に示す如く
３ユニツト分の出力回路が内蔵されており、また
３ユニツト分の出力状態表示器１７が設けられて
いる。

第４図に拡張ユニツト１４内に設けられる電気
回路の詳細を示す。この拡張ユニツト１４は、特
に出力専用に構成されたもので、以下これを出力
用拡張ユニツトと称する。

第４図に示す如く、拡張ユニツト１４はそれぞ
れCPUユニツト１２へ通ずるデータバスに並列
接続された３個のラツチ回路１８，１９，２０
と、データバスＤ０〜Ｄ７上に時分割的に送出さ
れた出力データを、これらのラツチ回路１８，１
９，２０へ格別にラツチさせるためのデマルチ制
御回路２１とから構成される。

デマルチ制御回路２１は、WRITEパルス
“１”とユニツトイネーブル信号“１”との論理
積条件を判定するアンド回路２２と、このアンド
回路２２から出力される“１”パルスの立ち上り
でＤ形フリツプフロツプ２３のＱ出力を読込んで
逐次シフトするように構成された４ステージシフ
トレジスタ２４と、このシフトレジスタ２４の
Q1出力“１”の立ち上がりに応答して“０”を
読込むとともに、シフトレジスタ２４のQ4出力
“１”に応答して、強制的に“１”にセツトされ
るＤ形フリツプフロツプ２３と、前記アンド回路
２２から出力される“１”パルスに応答して開閉
制御され、前記シフトレジスタ２４のQ1〜Q4出
力を格別にゲーテイングするアンド回路群２５と
から構成されており、アンド回路２５を構成する
各アンド回路２５ａ〜２５ｃからは、ライトパル
スに応答して順次“１”が出力され、この“１”
パルスに応答して、データバスＤ０〜Ｄ７に時分
割送出された出力データは、各ラツチ回路１８〜
２０格別にラツチされるようになされている。そ
して、これらラツチ回路１８〜２０にラツチされ
たデータに基づいて、負荷駆動回路Ｐがそれぞれ
駆動されることとなる。ここで、周知の如く付加
駆動回路Ｐはそれぞれドライバ素子と有接点リレ
ーとによつて構成され、この有接点リレーの出力
が出力端子OUT０〜OUT２３に出力されること
となる。

なお、第４図では図示しないが、各負荷駆動回
路Ｐにはこれと並列に表示素子が接続され、これ
らの表示素子によつて出力状態表示器１７が構成
される訳である。

次に、第２図に入出力メモリの構成を示す。同
図に示す如く入出力メモリ４は、１ワード８ビツ
トからなる64ワードのRAMによつて構成されて
おり、そのアドレス空間は０番地〜７番地からな
る入出力エリアと、８番地〜63番地からなる補助
エリアとに区画されている。そして、入出力エリ
アの各アドレスの８ビツトは、それぞれ入力ユニ
ツトまたは出力ユニツトに対してアドレスが割り
当てられている。

なお、入出力エリア内の各アドレスを入力ユニ
ツトまたは出力ユニツトに割り付ける方法には、
先に本出願人が種々提案しているように、各入力
または出力ユニツト側に当該ユニツトが入力ユニ
ツトまたは出力ユニツトの何れに当たるかを示す
フラグを設け、各ユニツトの状態をシステムプロ
グラムでスキヤンしながら、その状態をワーキン
グメモリ６に取込み、入出力データの授受に際し
ては、予め走査された入出力ユニツトの状態に基
づいて入出力データの転送を行なう方式等が使用
され、その他例えば０番地〜３番地を予め入力ユ
ニツトに割り付け、４番地〜７番地を出力ユニツ
トに割り付ける等の方法で各入出力ユニツト間の
データ転送を行なうことも可能である。

次に、第５図はこの発明に係わるPCにおいて、
拡張ユニツト１４を使用した場合における制御用
システムプログラムの構成を示すフローチヤート
である。このフローチヤートを構成する各ステツ
プの実行内容を以下に列挙する。

ステツプ（１）；入出力メモリ４をクリアした
り、あるいはワーキングメモリ６内の各記憶エリ
アをクリアする等のシステム実行開始に必要な初
期動作を行なう。

ステツプ（２）；ユーザプログラムメモリ３か
ら、図示しないプログラムカウンタで指定された
ユーザ命令を読出す。

ステツプ（３）；プログラムメモリ３から読出
されたユーザ命令の内容を解読する。そして、命
令解読結果がAND、OR、LORD、OUD等の場
合、各解読結果に対応した命令実行処理に移行す
る。

ここで、このPCにおいては前述した逐次出力
方式が採用されているため、命令解読結果が
OUTであつた場合、それまでの演算結果を記憶
させたパワーフローレジスタPFの内容を入出力
メモリ４の所定出力エリアに書込むとともに、同
時にこれを出力ユニツトへ逐次転送する制御が行
なわれる。

ステツプ（４）；前記ステツプ（３）による実
行結果がEXP（OUT）Ｘであつた場合、それま
での演算結果を記憶させているパワーフローレジ
スタPFの内容が“１”であるか否かを判定し、
その判定結果がYESの場合にはステツプ（５）
へ進み、NOの場合にはステツプ（６）へ進む。

ステツプ（６）；前記ステツプ（３）で解読さ
れたEXP（OUT）Ｘ命令に含まれるアドレスデ
ータＸをアドレスバスに送出する。

ステツプ（７）；プログラムカウンタを１つ歩
進させる。

ステツプ（８）；プログラムメモリ内のプログ
ラムカウンタで指定されるアドレスに記憶された
アドレスデータＡを読出し、このアドレスデータ
Ａによつて入出力メモリ４内の指定された補助エ
リアの内容を読出し、この読出された８ビツトの
データを前記データバスＤ０〜Ｄ７へ送出する。

ステツプ（９）；ステツプ（２）の実行時にお
けるプログラムカウンタの値に対して、プログラ
ムカウンタの値が＋３だけ増加したか否かを判定
し、その判定結果がYESの場合にはステツプ
（10）へ進み、NOの場合にはステツプ（７）へ
戻る。

ステツプ（６）；プログラムカウンタの内容を
３個だけ歩進させる。

次に、以上説明したシステムプログラムに基づ
いて、拡張ユニツト１４と入出力メモリ４の補助
エリアとの間においてデータの送受が行なわれる
様子を説明する。

今仮に、第３図に示すラツク１５に対して、４
個の入力ユニツト８と４個の出力ユニツト９とが
装着され、これにより32点の入力信号と、32点の
出力信号とを用いたシステム制御が行われている
状態にあるものとし、この状態から出力点数だけ
を16点増設する場合を説明する。

この場合まず、出力ユニツト９の１つを拡張ユ
ニツト１４と差し換える。

次いで、第６図及び第７図に示す如く、所定の
特別なラダーダイヤフラム表示に対応させて、ユ
ーザプログラムにおいて特定のニーモニツク
EXP（OUT）Ｘ，Ａ，Ｂ，Ｃをプログラミング
する。ここで、この命令語の意味するところは、
ユニツト番号Ｘで指定される拡張ユニツトに対し
て、入出力メモリ４の補助エリアの３個のアドレ
スＡ，Ｂ，Ｃに記憶されたデータを転送せよを指
示するものである。

また、第６図に示すラダーダイヤフラムの意味
するところは、入力１００がオンした場合に限
り、ユニツト番号Ｘに対応する拡張ユニツトに、
補助エリアのアドレスＡ，Ｂ，Ｃのデータを転送
することを指示するものである。また、第６図、
第７図において、命令語EXP（IN）A′，B′，
C′は後述する入力用拡張ユニツトを使用した場合
の例で、これに対する動作に付いては後述するこ
ととする。

以上の如くユーザプログラムを作成した後、こ
のPCをスタートさせると、第５図においてステ
ツプ（１）、（２）、（３）が順次実行され、周知の
如くAND、OR、LORD等のような通常の命令が
順次実行され、その間に本発明に係わる拡張命令
EXP（OUT）Ｘが命令解読されると、続いてス
テツプ（４）が実行される。ここで、第６図に示
す接点１００に相当する入力がオンしている場
合、ステツプ（４）の実行に続いてステツプ
（５）が実行され、図示しないアドレスバス上に
はアドレスデータＸが送出される。そして、この
アドレスデータに基づいて、CPUユニツト１２
内のデコーダ回路が駆動され、アドレスＸに対応
した拡張ユニツト１４に対してユニツトイネーブ
ル信号が送出される。（第８図参照） 次いでステツプ（７）が実行されると、プログ
ラムカウンタの内容は１つ歩進され、続いてステ
ツプ（８）の実行とともにユーザプログラムの次
のアドレスに記憶されたアドレスデータＡが読出
され、このアドレスデータＡに対応する補助エリ
アに記憶されたデータは、データバスＤ０〜Ｄ７
へと送出される。

なお、第５図においては図示しないが、ステツ
プ（８）の実行に続いてWRITEパルス“１”の
出力が行なわれる。

この結果、第４図に示す如く、アンド回路２２
の入力側においてはユニツトイネーブル信号
“１”とWRITEパルス“１”との論理条件が成
立し、これに応答してアンド回路２５ａから出力
される“１”の立ち上がりで、データバスＤ０〜
Ｄ７へ送出された補助エリアの記憶データは、ラ
ツチ回路１８に取込まれる。

次いで、ステツプ（７）→（８）→（９）→
（７）が２回繰り返され、これに応じて第７図に
示す如くユーザプログラムに記憶されたアドレス
データＢ，Ｃが順次読出され、当該アドレスデー
タＢ，Ｃで指定された補助エリアの内容は、拡張
ユニツト内に設けられたラツチ回路１９，２０へ
と順次時分割的に取込まれることとなる。（第８
図参照） このように、入力ユニツト８、出力ユニツト９
をそれぞれ４個つづ使用した状態から、出力点数
を16点数増加するについては、出力用拡張ユニツ
ト１４を通常Ｃユニツト９と交換し、かつユーザ
プログラム内において新たに定義された拡張命令
EXP（OUT）Ｘ，Ａ，Ｂ，Ｃをプログラムする
だけで良く、その際にシステムプログラムを拡張
命令用に変更するについても、CPUユニツト１
２内に内蔵されたROM７を例えば差し換えるだ
けで良く、その他ハードウエアの改造を一切施す
必要がない、また、通常の出力ユニツト９を拡張
用の出力用拡張ユニツト１４と交換するだけであ
るから、新たに増設用ラツク１５やコネクタ１６
を設ける必要がなく、既設の設置スペースを何等
拡大する必要もない。

なお、前記実施例においては出力点数を増加す
る場合について説明したが、入力点数を増加する
場合については、入力ユニツト８を入力用拡張ユ
ニツトと交換すれば良い。ここで、入力用拡張ユ
ニツトの構成については図示しないが、第４図に
示す出力用拡張ユニツトにおいて、ラツチ回路１
８，１９，２０を単なるゲート回路に取り替え、
かつ出力駆動回路Ｐを電流、電圧変換回路に取り
替えるだけで良い。

更に、第５図に示すフローチヤートにおいて、
ステツプ（８）の実行内容を、該当する拡張ユニ
ツトからのデータを指定された入出力メモリ４内
の補助エリアに書込むように変更すれば良く、そ
の他は出力用拡張ユニツトの場合と同様である。

このように、本発明に係わるPCによれば既設
のラツク１５、コネクタ１６の構成を一切変更せ
ず、かつ入出力メモリ４の容量を増大させる必要
もないとともに、各入出力ユニツト指定用のアド
レスラインあるいはユニツトイネーブルラインに
ついても一切変更する必要がなく、単にCPUユ
ニツト１２内のシステムプログラムを例えば
ROMの差し換え等によつて変換し、かつ別途作
成した拡張用ユニツトを既設の入出力ユニツトと
交換し、かつユーザプログラムにおいて新たな拡
張用命令語を使用するだけで、この種PCにおい
て入力点数あるいは出力点数を任意に増大させる
ことができ、これによりユーザ側の制御使用の変
更に対して非制御システムを大幅に停止させるこ
となく、迅速に対処することが可能となる訳であ
る。

更に、この実施例の如く前記新たに定義された
拡張用命令語をパワーフローレジスタの状態に対
応させて実行するように構成すれば、例えば補助
エリアのアドレスＡ，Ｂ，Ｃをそれぞれカウンタ
の途中計数データを記憶させたエリアに使用し、
拡張ユニツト１４の出力状態表示器１７によつ
て、それまでのカウンタの計数値をバイナリ表示
させたり、あるいは入力用拡張ユニツトの各８ビ
ツトを、第６図に示す如く接点１０１の瞬時オン
に対応させて補助エリア内のカウンタのプリセツ
トデータとして利用することもできる等この種
PCに新たな機能を付与することも可能となる。

【図面の簡単な説明】

第１図はこの発明に係わるPCの電気的な基本
構成を示すブロツク図、第２図は入出力メモリの
構成を示すメモリマツプ、第３図はこの発明に係
わるPCの外観を示す斜視図、第４図は拡張用出
力ユニツト内の電気的な構成を示すブロツク図、
第５図はこの発明に関連して改造されたシステム
プログラムの構成を示すフローチヤート、第６図
はこの発明に係わるPCにおけるプログラミング
の際に使用されるラダーダイヤグラムを示す図、
第７図は第６図のラダーダイヤグラムに対応し
て、ユーザプログラムメモリ内に記憶されるユー
ザプログラムの構成を示す図、第８図は第４図の
各部における信号状態を示すタイミングチヤート
である。 １……入力部、２……出力部、３……プログラ
ムメモリ、４……入出力メモリ、５……CPU、
６……ワーキングメモリ、７……ROM、８……
入力ユニツト、９……出力ユニツト、１０……入
力状態表示器、１１……出力状態表示器、１２…
…CPUユニツト、１３……電源ユニツト、１４
……出力用拡張ユニツト、１５……ラツク、１６
……基板コネクタ、１７……出力状態表示器、１
８，１９，２０……ラツチ回路、２１……デマル
チ制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 一定広さの主アドレス空間を、複数の単位エ
   リアに区画するとともに、各単位エリアを入力ま
   たは出力ユニツトの何れかに割当て、かつ一定広
   さの補助アドレス空間を補助リレー、カウンタ、
   タイマ等の内部演算データ用に割当ててなるプロ
   グラマブル・コントローラにおいて； 前記入力または出力ユニツトの何れかに対する
   アドレツシング動作に応答してアドレス指定さ
   れ、かつ内部には複数ユニツト分の入力または出
   力回路と、所定の送受指令信号に応答して、入力
   または出力データを１単位ユニツト分づつ時分割
   送受する時分割送受制御手段とを有する拡張ユニ
   ツトを設けるとともに； 前記入力または出力ユニツトの何れか１つと、
   前記補助アドレス空間内における複数の補助単位
   エリアとを特定し、これらの間においてデータの
   時分割送受を行なうべき補助出力命令語を定義
   し； 前記入力または出力ユニツトを前記拡張ユニツ
   トと交換し、かつユーザプログラムにおいて前記
   補助出力命令語を使用することにより、ユニツト
   数及びユニツトアドレスナンバーを増加すること
   なく入出力点数を増設し得るように構成したこと
   を特徴とするプログラマブル・コントローラ。