JPH0156386B2 - - Google Patents

Info

Publication number
JPH0156386B2
JPH0156386B2 JP55174373A JP17437380A JPH0156386B2 JP H0156386 B2 JPH0156386 B2 JP H0156386B2 JP 55174373 A JP55174373 A JP 55174373A JP 17437380 A JP17437380 A JP 17437380A JP H0156386 B2 JPH0156386 B2 JP H0156386B2
Authority
JP
Japan
Prior art keywords
surge
sampling
indicates
return signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55174373A
Other languages
Japanese (ja)
Other versions
JPS5797461A (en
Inventor
Akihiro Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17437380A priority Critical patent/JPS5797461A/en
Publication of JPS5797461A publication Critical patent/JPS5797461A/en
Publication of JPH0156386B2 publication Critical patent/JPH0156386B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08Locating faults in cables, transmission lines, or networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Locating Faults (AREA)

Description

【発明の詳細な説明】 本発明はB形フオルトロケータにおける返送信
号伝送方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a return signal transmission method in a B-type fault locator.

従来のB形フオルトロケータは子局におけるサ
ージ受信状況を親局に伝送するため、返送パルス
を多重デイジタル伝送路で一つのデータとして伝
送している。この場合第1図のように多点サンプ
リングにより符号化して伝送することになる。
In the conventional B-type fault locator, in order to transmit the surge reception status at the slave station to the master station, the return pulse is transmitted as one piece of data through multiple digital transmission paths. In this case, the data will be encoded and transmitted by multi-point sampling as shown in FIG.

図において、aは受信したサージを示し、bは
サージ検出パルスを示し、cはサンプリングパル
スを示し、dは返送パルスを示す。
In the figure, a indicates a received surge, b indicates a surge detection pulse, c indicates a sampling pulse, and d indicates a return pulse.

すなわちa図の如きサージを受信すると、b図
の如きサージ検出パルスが出力される。
That is, when a surge as shown in figure a is received, a surge detection pulse as shown in figure b is output.

これをc図に示すサンプリングパルスによりサ
ンプリングしてd図に示す返送信号を生成する。
This is sampled by the sampling pulse shown in figure c to generate the return signal shown in figure d.

しかし、この場合必らずサンプリング歪(Ts
だけ返送信号の立上りが遅れる)が発生するの
で、パルス立上り点を正確に伝送するためにはサ
ンプリング周波数を上げる必要があり、高速チヤ
ンネル(広い帯域に相当)を使用しなければなら
ない。
However, in this case, sampling distortion (Ts
Therefore, in order to accurately transmit the pulse rising point, it is necessary to increase the sampling frequency and use a high-speed channel (equivalent to a wide band).

今、サンプリング歪を標点誤差より±1μs以内
にするとすれば500KHzのサンプリングが必要と
なり現実的でない。
Currently, if sampling distortion is to be within ±1 μs of gauge error, sampling at 500 KHz is required, which is not realistic.

本発明はこの様な点に鑑みてなされたもので、
サージ検出点のサンプリング時に於けるサンプリ
ング歪を除去し、低速のデイジタル回線により簡
単に精度良くサージ検出点を伝送することを目的
としたものである。
The present invention was made in view of these points,
The purpose of this method is to remove sampling distortion during sampling of surge detection points and to easily transmit surge detection points with high accuracy over a low-speed digital line.

以下本発明を実施例に基づいて説明する。 The present invention will be explained below based on examples.

第2図は本発明のブロツクダイヤであり、図中
OSCは基準発振器、COTはカウンタ、FGはフレ
ーム発生器、CGはクロツク発生器、Tはタイミ
ング抽出回路、CCは符号検定回路、Tは遅延回
路、CAは演算回路である。
Figure 2 is a block diagram of the present invention, and in the figure
OSC is a reference oscillator, COT is a counter, FG is a frame generator, CG is a clock generator, T is a timing extraction circuit, CC is a sign verification circuit, T is a delay circuit, and CA is an arithmetic circuit.

動作を説明すると、端子1,2にサージ検出器
の出力が表われる前は、フレーム発生器FGは受
信側(親局)と位相同期をとるために、クロツク
発生器CGからのクロツクを基に、1/12パターン
(000000000001)の様なユニークパターンを送出
している。
To explain the operation, before the output of the surge detector appears on terminals 1 and 2, the frame generator FG uses the clock from the clock generator CG to achieve phase synchronization with the receiving side (master station). , a unique pattern like 1/12 pattern (000000000001) is sent.

一方受信側はタイミング抽出器Tによりこのパ
ターンを検出して、同期を取つている。
On the other hand, on the receiving side, the timing extractor T detects this pattern and synchronizes.

この時のタイミングは第3図の様になる。 The timing at this time is as shown in Figure 3.

図において、aは送信側のサンプリングクロツ
ク、bは受信側のサンプリングクロツクを示す。
In the figure, a indicates a sampling clock on the transmitting side, and b indicates a sampling clock on the receiving side.

図に如く、送信側と受信側とでは伝送遅延時間
tdだけタイミングがずれている。
As shown in the figure, the transmission delay time between the sending side and the receiving side is
Only TD's timing is off.

このtdは予め知ることのできる値である。 This td is a value that can be known in advance.

ここで第4図aに示す様なサージをサージ検出
器が検出すると、b図に示す出力が端子1に入力
する。この出力によりカウンタCOTはd図の如
く基準発振器OSCからのパルスのカウントを開
如し、クロツク発生器CGからの次のサンプリン
グパルスにより、カウントを停止する。
When the surge detector detects a surge as shown in FIG. 4A, an output shown in FIG. 4B is input to terminal 1. This output causes the counter COT to start counting pulses from the reference oscillator OSC as shown in Figure d, and stops counting in response to the next sampling pulse from the clock generator CG.

このカウントの時間をtsとする。 Let ts be the time of this count.

なおc図はサンプリングクロツクである。 Note that diagram c is a sampling clock.

カウンタCOTはtsの間のカウント値をバイナ
リーデータDとして保持する。又フレーム発生器
FGはサージ検出器の出力により同期信号の送出
を中断し、第5図に示す様なフレーム構成の符号
列を発生し送信する。
The counter COT holds the count value during ts as binary data D. Also frame generator
The FG interrupts the transmission of the synchronization signal by the output of the surge detector, generates and transmits a code string having a frame structure as shown in FIG. 5.

ここに於いてSTはスタートビツトであり、同
期信号と区別するための信号である。(一例とし
て“110”)Dは前述のバイナリーデータであり、
Cはデータ検定のための符号である。(パリテイ
または巡回符号等)SPはストツプビツトであり
一連の符号列が終了したことを示す。(一例とし
て“00”) フレーム発生器FGは上記の符号列の送信が終
了するとカウンタCOTをリセツトし、最初の状
態にもどりサージ待機となる。
Here, ST is a start bit, which is a signal to be distinguished from a synchronization signal. (“110” as an example) D is the aforementioned binary data,
C is a code for data verification. (Parity or cyclic code, etc.) SP is a stop bit and indicates that a series of code strings has ended. (One example is "00") When the transmission of the above code string is completed, the frame generator FG resets the counter COT and returns to the initial state to wait for a surge.

受信側は符号列検定器Cによりスタートビツト
STを検出するとサージ情報であることを判断し、
以下に続く符号列を検定し誤りがなければデータ
Dを抽出し、演算回路CAにより遅延回路Tを介
して入力した自局のサージ信号との時間関係を演
算し、事故点の標定を行なう。この時のタイミン
グ関係は第6図の様により、送信側のサージ検出
点trは tr=td+ts として知ることができる。
On the receiving side, the start bit is set by the code string validator C.
When ST is detected, it is determined that it is surge information,
The following code string is verified, and if there is no error, data D is extracted, and the arithmetic circuit CA calculates the time relationship with the own station's surge signal input via the delay circuit T, thereby locating the fault point. The timing relationship at this time is as shown in FIG. 6, and the surge detection point t r on the transmitting side can be known as t r =t d +t s .

第6図において、aは送信側サージ検出出力、
bは送信側サンプリングクロツク、cは送信デー
タ、dは受信データを示す。
In Fig. 6, a is the surge detection output on the transmitting side;
b indicates a sampling clock on the transmitting side, c indicates transmitted data, and d indicates received data.

以上、説明した様にサージ検出点のサンプリン
グ時に於けるサンプリング歪の量を相手側にデイ
ジタル量として送ることにより、低速のデイジタ
ル回線であつても動作点を正確に伝送することが
でき、また標定精度はカウンタのクロツク周波数
によつて決定することができ、伝送速度に無関係
とすることができる。
As explained above, by sending the amount of sampling distortion at the time of sampling the surge detection point to the other party as a digital amount, the operating point can be accurately transmitted even on a low-speed digital line, and the positioning Accuracy can be determined by the counter clock frequency and can be independent of the transmission rate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はサンプリング歪を説明するための図、
第2図は本発明のブロツクダイヤ、第3図は送信
側と受信側のサンプリングクロツクの位相関係を
示す図、第4図は本発明の動作を示す図、第5図
は受信側へ送出される符号例を示す図、第6図は
演算回路の動作を示す図である。 図中OSCは基準発振器、COTはカウンタ、FG
はフレーム発生器、CGはクロツク発生器、Tは
タイミング抽出回路、Cは符号検定回路、Tは遅
延回路である。
Figure 1 is a diagram for explaining sampling distortion.
Fig. 2 is a block diagram of the present invention, Fig. 3 is a diagram showing the phase relationship between the sampling clocks on the transmitting side and the receiving side, Fig. 4 is a diagram showing the operation of the present invention, and Fig. 5 is a diagram showing the sending to the receiving side. FIG. 6 is a diagram illustrating the operation of the arithmetic circuit. In the figure, OSC is the reference oscillator, COT is the counter, and FG
is a frame generator, CG is a clock generator, T is a timing extraction circuit, C is a sign verification circuit, and T is a delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 送電線の一方の電気所に親局装置、他の電気
所に子局装置を設置し、送電線事故時に発生する
サージを両端で受信して両端での到達時間差によ
り事故点を算出するB形フオルトロケータの返送
信号伝送方式において、サージが入力した時から
最初の位相同期信号までの時間を示す符号列を位
相同期信号に同期させて返送信号として送出する
様にしたことを特徴とするB形フオルトロケータ
の返送信号伝送方式。
1 A master station device is installed at one power station of a power transmission line, and a slave station device is installed at the other power station, and the surge that occurs during a power transmission line accident is received at both ends, and the fault point is calculated based on the difference in arrival time at both ends B. A return signal transmission system for a fault locator is characterized in that a code string indicating the time from when a surge is input to the first phase synchronization signal is synchronized with the phase synchronization signal and transmitted as a return signal. Return signal transmission method for B-type fault locator.
JP17437380A 1980-12-10 1980-12-10 Transmission system for return signal of b type fault locator Granted JPS5797461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17437380A JPS5797461A (en) 1980-12-10 1980-12-10 Transmission system for return signal of b type fault locator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17437380A JPS5797461A (en) 1980-12-10 1980-12-10 Transmission system for return signal of b type fault locator

Publications (2)

Publication Number Publication Date
JPS5797461A JPS5797461A (en) 1982-06-17
JPH0156386B2 true JPH0156386B2 (en) 1989-11-29

Family

ID=15977474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17437380A Granted JPS5797461A (en) 1980-12-10 1980-12-10 Transmission system for return signal of b type fault locator

Country Status (1)

Country Link
JP (1) JPS5797461A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132180A (en) * 1985-12-04 1987-06-15 Fujitsu Denso Ltd Return signal transmission system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US346268A (en) * 1886-07-27 Holdback for vehicles

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US346268A (en) * 1886-07-27 Holdback for vehicles

Also Published As

Publication number Publication date
JPS5797461A (en) 1982-06-17

Similar Documents

Publication Publication Date Title
US4214124A (en) Method and device for extracting a synchronizing signal from an incoming PCM signal
EP0090019B1 (en) Multiple source clock encoded communications error detection circuit
JPH0156386B2 (en)
JPH0983608A (en) Time synchronization device
US6078786A (en) Method and device for measuring the distance between two stations connected by a communications channel
JPH01231618A (en) Synchronizing of sampling time
JPS5931274B2 (en) Synchronization method in button telephone equipment
SU578669A1 (en) Device for cyclic synchronization in digital data transmission systems
JPS54149416A (en) Communication synchronous system
SU548938A2 (en) Synchronous binary signal transmission system over cable lines
JPS602820B2 (en) Code reception method
JPH0141254Y2 (en)
SU1325719A1 (en) System of transmitting discrete information
JPH0616619B2 (en) Out-of-sync detection circuit
JPS5947504B2 (en) Digital transmission method
JPS6153860A (en) Signal detector
JPS62262614A (en) Method of synchronizing sampled signal
JP2558119B2 (en) Transceiver circuit
JPH05227251A (en) Start-stop synchronization establishing system
SU945968A1 (en) Single pulse shaper
KR950001927B1 (en) Circuit for detecting digital data synchronous signal
JPS583617B2 (en) Synchronous transmission method of start-stop synchronous data
JP2526705B2 (en) Frame synchronization protection device
JPS6316934B2 (en)
JPS58150346A (en) Data transmitter