JPH01501355A - 多重レベル，多重化デジタル伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重レベル多重化 発明の背景 本発明は、種々のソースからのデジタル信号を多重レベル多重化を行って１つの 高速信号を形成することを含むデジタル伝送装置に関するものである。多重レベ ル多重化は高位のマルチプレクサが２つまたはそれより下位のレベルのマルチプ レクサの出力を間に挾んで多重化階層を形成する縦続された時分割マルチプレク サの使用を含む。

従来技術は同期光ネットワーク（ＳＯＮＥＴ）として知られているデジタル伝送 装置を含む。このネットワークは高速ライン信号を発生するために低速端局を組 合わせるインターリーブ技術を利用するマルチプレクサを有する。５ＯＮＥＴの 詳細が次の文献に見出されるであろうｏ　ｒ　（ＳＯＮＥＴ　）　Ｊ　、Ｂｅ１ ｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｒｅ５ｅｒｃｈＴｅｃｈｎｉｃａｌ　Ａｄ ｖｉｓｏｒｙ、ＴＡ−ＴＳＹ−０００２５３，１９８５年４月、Ｒ，Ｊ、　Ｂｏ ｅｈｍ、Ｃ，Ｃｈｉｎｇ　ｓおよびＲ，Ｃ。

５ｈａｒｌｌａｎ　、ｒｓｙｎｃｈｒｏｎｏｕｓ　０ｐｔｉｃａｌ　Ｎｅｔｗｏ ｒｋ（ＳＯＮＥＴ）Ｊ、Ｇｌｏｂｅｃｏｍ　１９８５、ｐｐ、１４４３〜１４５ ０．各端局信号は、オーバヘッドビットはもちろん、フレーミングビット（また はバイト）のソースすなわち加入者が課したパターンを有してマルチプレクサに 到達する。それらの装置は同期しているから、各ソース端末装置すなわ七各加入 者端末装置は主システムクロックを利用できる。

したがって、端局信号は主システムクロックとビット同期するが、信号のそれら の部分は加入者が制御するから、前記フレーミングバイトおよびオーバヘッドバ イトのランダムな位相合わせを有するであろう。

ランダムにフレームされるそのような端局信号を、どのようなマルチプレクサフ レーミング時間スロットも付加することなしに、またはマルチプレクサの後にど のような高速処理回路も用いることなしに、１つのマルチプレクサで組合わせる ことができる。この構成は回路を簡単にし、端局ビットレートの正確に倍数であ り、したがって主クロックの倍数であるビットレートを有する高速ライン信号を 発生する。各マルチプレクサは各端局チャネルにブリプロセッサを有する。全て のブリプロセッサの出力がビットインターリーバへ加えられ、そのビットインタ ーリーバの出力が高速信号である。前記５ＯＮＥＴ装置においては、受信器にお いて各チャネルを識別できるように、ブリプロセッサは各入来端局のフ６レーム を探し、その上のオーバヘットバイトのいくつかを書換えるだけである。名ブリ プロセッサはそれの付近のブリプロセッサのフレームアライメントとは独立にそ れを行う。したがって、各端局信号のフレームアライメントはそれのブリプロセ ッサにより変更されることはなく、したがって高速信号は多重化された端局信号 を構成し、それらの多重化された端局信号は元のフレームアライメントを有する 。前記したように、それらのフレームアライメントは任意すなわちランダムであ る。それら従来技術の装置の受信端においては、デマルチプレクサは、多重化さ れた個々のチャネルに対してランダムな位相を最初に有する。デマルチプレクサ は１つのチャネルにおいてフレームし、それのオーバヘッドデータを読取ること によりそれの同一性を決定する。それから、全てのチャネルが正しく整列させら れて、多重化を解かれるまで、デマルチプレクサの位相を順次ステップできる。

この多重化の概念を、より高次の多重化を含むシステムへ拡張する際に問題が起 る。たとえば、より高位のマルチプレクサに到達するより高位の各端局はランダ ムにフレームするいくつかの整列させられた副端局を含む。

したがって、各副端局を識別し、その側端局内のオーバヘッドデータを読取り、 修正し、または書換えるために、高位の各端局を、実際に、それの全ての副端局 コンポーネントに分解し、それからより高位のマルチプレクサへ加える前に、再 び組立てなければならない。したがって、高位のマルチプレクサの各ブリプロセ ッサは、それの他の回路に加えて、完全にとばされた（ｆｕＨｂｌｏνｎ）デマ ルチプレクサおよびリマルチブレクサと同等のものを必黙約に有する。

更に、多重レベル多重化装置へこの多重化概念を拡張すると、加入者が供給した データと、問題をひき起すことがあるネットワークの動作が過度に強く結合され る結果となる。それらの問題には、加入者端末装置の間のスイッチングから、装 置全体を通じて再フレーミングアクティビティを含む。更に悪いことに、欠陥の あるある種の信号はネットワークの正しいスタートを阻止することがある。また 、良い信号統計を達成するために必要な統合および管理は、それらの種類の従来 技術のマルチプレクサの簡単な縦続には問題となる。

発明の概要 本発明は、各加入者端末装置の信号フォーマットの部分である補助フレーミング パターンすなわち補助フレーミングバイトの使用を含む。その補助フレーミング パターンは、多重レベル多重化された装置中の全てのブリプロセッサ回路により それのデータ流に対して動かすすなわち移動させることができる。それらの移動 するフレーミングバイトはマルチプレクサフレーミングの効果を達成し、従来提 案されているハードウェアにおける費用無しにζシステムのあらゆるレベルにお いてオーバヘッドデータの処理を行えるようにする。

本発明の多重レベル、多重化デジタル伝送装置においては、各加入者端末装置は ２つのフレーミングパターンセットまたはフレーミングパターンバイト、Ｆ　ｓ 　−Ｆ　Ｔ　１を発生する。両方とも同じ繰返えしレートを有し、かつ、装置内 の全ての回路により認識できる独特のビットパターンを有する。各端局信号が顧 客すなわち加入者により構成される時には、Ｆ８とＦ　Ｔ　１すなわち、送られ たデータとオーバヘッドバイト、の間に予め定められた位相関係がある。Ｆｓビ ットまたはバイトは、各端局信号の最終的な宛先における復号に用いられる従来 のフレーミング信号である。Ｆ−ｒフレーミングバイトは前記フレーミングパタ ーンであって、それらのフレーミングパターンは、Ｆｓバイトにより定められる フレーム内で関連するオーバヘッドデータと一緒に、データを破壊したり、ビッ トレートを変えたり、または大きいバッファまたは遅延線を必要としたりするこ となしに、任意の相対的な位相位置へスライドできる。端局フレーム内のＦｒの このパルス移動すなわちスライディングは、２バイト長のオーダーの小さいバッ ファで達成できる。各ブリプロセッサは各端局ローカルＦＴアライメントにさせ る。この種のマルチプレクサフレームアライメントは、上記の種類の前記多重化 の問題のほとんどを無くす。それらの補助フレーミングパターンは、装置のオー バヘッドデータの読取り、スイッチングまたは修正のための任意の段階で使用で き、高レベル信号のデマルチブレクシングおよび復号を容易にする。また、パル ス移動同期化概念は装置の任意の点における信号のスクランプリングおよびデス クランプリングを容易にする。階層の任意のレベルにおいて、スライディング争 フレーミングバイト、ＦＴｌにフレーム同期させられている所定の疑似ランダム パターンすなわち疑似ランダム語によりスクランブルされる。

したがって、フレーミング構造の位相が移動させられる各ブリプロセッサにおい ては、入来するスクランプリング・パターンまたは存在しているスクランプリン グ・パターンは除去されて新しいスクランプリングが課される。

その新しいスクランプリングはＦＴの新しい場所に同期させられる。スクランプ リング・パターンはルックアップテーブル（またはメモリ）に含まれるから、イ ンターリーバの高い側または低い側においてスクランプリングを行うことができ る。この概念により頑丈で、あいまいでないアーキテクチャが得られる。そのア ーキテクチャにおいては、マルチプレクサ端局を処理のために副端局に分解する 必要はない。

したがって、本発明に従って、スライディング補助フレーミングバイト（ＦＴ） および関連するオーバヘッドを含み、各端局信号の補助フレーミングバイト（Ｅ Ｔ）および関連するオーバヘッドが、各装置マルチプレクサにおけるインターリ ーバの入力と時間的に同期させられるように、装置内の各マルチプレクサの前処 理回路により各端局のランダムに位相を合わせられるデータおよびフレーミング バイト（Ｆｓ）に対して移動できるある態様の高速信号フレーミングを有する多 重レベル多重化されたデジタル伝送装置が得られる。

更に、本発明のある面に従って、伝送装置は、高位のマルチプレクサが同じ信号 レベルの多重化された複数の端局信号を多重化し、各デジタル信号に関連するオ ーバヘッドデータを有する２個のフレーミングバイトＦｓとＦｒが供給され、前 記装置内の各マルチプレクサは、全ての入来端局のＦｒバイトおよび関連するオ ーバヘッドを検出および除去し、与えられたマルチプレクサにおける全ての端局 信号の新しいＦｒバイトがそれのインターリーバの入力端子において同期される ようにして、前記新しいＦｒバイトおよび再処理されたオーバヘッドデータを各 端局信号挿入するための前処理回路を有し、それにより前記Ｆｒバイトおよび関 連するオーバヘッドが、装置の受信端においてその高速信号の復号およびデマル チブレクシングを容易にするために使用できるマルチプレクサフレーミング信号 として機能し、かつそれによりクランプルできるようにスライディングＦｒバイ トによりフレームされるスクランプリングおよびデスクランプリング回路を設け ることができる、縦続されたマルチプレクサの階層を有する。

図面の説明 第１図は本発明の実施に際して多重レベル多重化装置を構成できる種々のやり方 を示し、第２図は本発明の多重レベル多重化装置に使用する典型的なマルチプレ クサのブロック図、第３図はシステム内の各加入者により発生される信号フォー マットを示し、第４図はこの装置中の各マルチプレクサにおいて利用されるブリ プロセッサのブロック図、第５図は第４図の回路に関連する波形、第６図は本発 明のレベル１２システムの線図、第７図は第６図の受信デマルチプレクサの動作 モードを示すブロック図である。

好適な実施例の詳細な説明 第１図は一対の３対１マルチプレクサ５および７を示す。各マルチプレクサは３ 本の加入者線１１．１３へそれぞれ接続されている。したがって、それらのマル チプレクサの各出力１．５．１６は、各マルチプレクサの３本の各入力線から系 統的に交互に選択されるインターリーブされたビットを含む高速信号を有する。

そのような高速信号は、加入者端末装置（図示せず）からおのおの得られる３つ の基本的な信号を多重化するから、その高速信号はレベル３信号として知られて いる。２つのマルチプレクサ５と７の入力端局信号はまだ多重化されいないから 、それらのマルチプレクサ５と７は基本レベルマルチプレクサである。マルチプ レクサ５と７の多重化された信号を受ける２対１マルチプレクサ９は高レベルマ ルチプレクサであって、それの出力１７はインターリーブされた６個の信号を含 むレベル６信号である。高レベルマルチプレクサ２３はマルチプレクサ９の出力 １７からレベル６信号を入力として受けるとともに、他の２つのマルチプレクサ （図示せず）から他の２つのレベル６人力１９を受ける。したがって、マルチプ レクサ２３の出力端子における高速信号２１はレベル１８の信号である。

装置中の全てのマルチプレクサは同じレベルの端局信号を受けることができるだ けであること、たとえば、与えられたマルチプレクサの全ての入力は加入者端末 装置からの基本レベル信号、または同じレベルの多重化された全ての信号でなけ ればならない。

高速線２１上のレベル１８信号を１対６デマルチブレクサ２５へ加えることがで きる。そのデマルチプレクサ２５はその信号を３つのレベル３信号に分離できる 。出力端子２９におけるレベル３信号は、１対３デマルチプレクサ３１の出力端 子における３つの基本レベル信号３３に更にデマルチブレフックスされる。デマ ルチプレクサ２５の出力端子における他の２つのレベル３信号２７を、更に多重 化して、または更に多重化することなしに、別の場所へ送ることができる。

破線で示されている接続線２２は、１つの１対１８デマルチプレクサ４９により レベル１８信号がデマルチブレックスされる別の構成すなわち別のアーキテクチ ャを示す。そのデマルチプレクサ４９は１８個の出力４７を発生し、それらの出 力４７を等しい数の加入者端末装置（図示せず）へ加えることができる。

破線２４は、レベル１８信号が１対３デマルチプレクサ３５へ加えられる別のデ マルチプレクサ構成を示す。

そのデマルチプレクサ３５は３つのレベル６出力信号を生ずる。それの出力４３ は、マルチプレクサ３９において線４１上の別のレベル９出力信号と多重化され る。出力３７における２つのレベル６信号はデマルチプレクシングおよび加入者 端末装置へ送るために、種々の場所へ送ることができる。第１図は、広範囲の用 途に適合するように広範囲の多重レベルアーキテクチャを構成するために使用で きる。

基本レベルマルチブレクザと高レベルマルチプレクサを含む全ての装置マルチプ レクサは同じ回路、すなわち、各入来端局線に対するブリプロセッサ回路と、そ れに続くビットインターリーバとを有する。マルチプレクサ出力回路は簡単なな ビットインターリーバであるから、高速信号の高速処理は行われない。更に、高 速線ビットレある。それらの特徴は装置の回路を簡単にし、全ての処理が可能な 最低のデータレートで行われ、全てのビットインターリーバが装置のクロックの 正確な倍数で動作できる。そのクロックは装置内の任意の点で利用できる。

第２図に示すように、各マルチプレクサは各入力端局線にブリプロセッサを有す る。ブリプロセッサ５１は、それの入力端子が端局Ｉへ接続され、それの出力端 子５９がビットインターリーバ５５へ接続されているのが示されている。ブリプ ロセッサ５３の入力端子が端局Ｎへ接続され、それの出力端子６１がビットイン ターリーバ−へ接続される。Ｎ−２本の各介在線６３も同一のブリプロセッサを 含む。そのブリプロセッサの出力端子６５はビットインターリーバ５５へ全て接 続される。ビットインターリーバは全てのブリプロセッサの出力を定期的に標本 化して、それの出力端子５７に高速の高レベル信号を生ずる。ビットインターリ ーバはこの分野において周知であって、たとえば、１つまたは複数のシフトレジ スタを有する。それらのシフトレジスタは全てのブリプロセッサの出力が並列に ロードされ、線５７上の出力信号のレベルが乗ぜられた基本的な装置クロックで 動作するクロック信号により直列に読出される。

第３図は装置内の各加入者により発生されるデジタル信号のフォーマットを示す 。データはフレーミングバイトＦｓによりフレームされる。補助フレーミングバ イトすなわちスライディングフレームバイト（ＦＴ）は、挿入される。Ｆ８とＦ アは同じ繰返えし周期守を有する。第３図においては、ＦｓとＦｒは時間周期τ ０だけ隔てられているのが示されている。ＦＴには、ＯＨで示されている、オー バヘッドデータが組合わされ、それからの固定された分離、τ。□を有する。

第４図は装置内の各ブリプロセッサの簡単にしたブロック図が示されている。そ のブリプロセッサは、入来Ｆｒバイトとそれのオーバヘッドに対してフレームし 、信号をデスクランブルし、入来Ｆｒバイトを除去し、それのオーバヘッドを読 取りおよび処理し、それから信号をＦｒバイトおよび他の全てのＦｒバイトと同 期するように再配置されるそれの再処理されたオーバヘッドで再び組立てる回路 素子を含み、オーバヘッドはそのマルチプレクサにおいて他の全てのブリプロセ ッサにより処理される。それから、再び組立てられた信号は再配置されたＦｒバ イトを同期信号として用いて再びスクランブルされてメモリに格納されている疑 似ランダム語すなわち疑似ランダムシーケンスの読出しを開始する。疑似ランダ ム語は、排他的オアゲートによりデジタル流が乗ぜられるモジュロ２である。そ の排他的オアゲートへ両方の信号が加えられる。スクランブルされた信号は良い 統計を有する。たとえば、それは合理的に良く直流バランスされ、遷移のない長 い間隔はないであろう。そうすると、そのようなスクランブルされた信号は交流 結合および統計的なタイミングを持つ中継器を利用する。インターリーブを行う 前に信号をスクランブルすることにより、高速線スクランプリングが避けられる 。この端局スクランプリングのために選択された疑似ランダム語が、多重化され た高速線上の希望のスクランプリングレベルを達成するために選択される。

第゛４図のブロック図は、補助フレーミングバイトおよびそれに関連するオーバ ヘッドのスライディングを装置内の各ブリプロセッサにおいて行うことができる １つのやり方を示すものである。入来するスライディングフレーミングバイトが ＦＴｌとして示され、再配置された出ていくバイトはＦＴｏとして示されている 。各ブリプロセッサフレームはＦ　にあり、それからＦＴｌ同期パルス列を取出 す。それの各パルスの持続時間はＦＴ１バイト長に等しく、それに同期される。

第５図のａ線上のパルス１３０と１３１はそのようなＦＴｌ同期パルスである。

それらのＦＴ！同期パルスは、スクランブルされた信号が供給されるスクランブ ラをフレームすなわち同期させるために用いられる。それから、スクランブルさ れていない信号が、長さが２バイトまたは３バイトより長くない短いシフトレジ スタと、アンドゲートの１つの入力端子へ加えられる。そのアンドゲートの他の 入力はＦア１同期信号の遅延されたものである。この遅延はτＯＨ’すなわち、 ＦＴ１バイトとそれの関連するオーバヘッドの間の時間差、に等しいから、アン ドゲートはオーバヘッドをそれの出力端子へ通し、そこからオーバヘッド処理回 路へ通す。

アンドゲートの２つの反転入力端子を前記ＦＴｌパルス列と、それの反転された パルス列へ接続することにより、ＦＴ！ハルスの間およびそれの関連するオーバ ヘッドの間はシフトレジスタへ端局信号の書込みを禁止するために第１の３人カ アンドゲートが構成される。再び、２つの反転入力端子を有する３人カアンドゲ ートにより、新しいＦＴｏバイトおよびそれの関連するオーバヘッドを挿入した い期間中を除き、端局信号がシフトレジスタから読出される。シフトレジスタの 出力端子におけるオアゲートがシフトレジスタの出力を新しいＦＴＯバイトおよ び関連する再処理されたオーバヘッドに組合わせる。それから信号はピットイン タヘリーバへ加えられる前に、他の全ての再処理された端局信号とともに再びス クランブルされる。

第４図において、線６９上の入来端局信号が、ＦＴｌをフレームするフレーミン グ回路６７へ加えられる。それらのフレーミング回路はこの分野で周知である。

同期装置においては、フレーミング回路は、システムクロックをフレーム当りの ビット数により除することにより、フレーム長に等しい周期を有する信号を発生 する。フレーミングプロセスは、このローカルに発生された信号の位相を、位相 比較回路により入来フレーミング回路の位相に合わせる。そのようなフレーミン グ回路が、１９８３年６月２８日にドナルドφダブリニー噂モーゼス（Ｄｏｎａ ｌｄ　Ｗ、Ｍｏ５ｅｓ）に付与された特許４，３９０，９８６に示されている。

回路６７は前記フレーミング同期パルスをリード７１に生ずる。それらのパルス が第５図のａ線に示されている。それのパルス１３０と１３１は入来信号のＦＴ １バイトに一致する。入来信号はＰＲＷ（＄ｊｊ擬ランうム語）デスランブラ７ ５へも加えられる。そのＰＲＷスクランブラのり−ド７１へも同期目的のために 加えられる。リード７１上の入来信号ＦＴｌ同期パルスがデスクランブラを同期 して、ＰＲＷがスクランブルされた入来端局信号と時間的に統合されるようにす る。

ＰＲＷはデスクランブラ７５とスクランブラ内のメモリに格納される。Ｆｒフレ ーミング回路がスライディング−フレーミングバイトを認識できるように、それ らのバイトはスクランブルされないで、またはクリヤ状態で送られることに注目 すべきである。Ｆｓフレーミングバイトと全てのオーバヘッドデータを含む他の 全てのビットをスクランブルでき、かつそれらのビットはスクランブルされる。

入来ＦＴｌ同期パルス列は遅延線９９へも加えられる。

その遅延線の遅延時間はτＯＨであるから、それからり−ド１００へ加えられる パルスは入来信号中のＦＴ１オーバヘッドバイトに一致する。リード１００上の それらの遅延されたパルスは、第５図のｂと記されている線上にパルス１３０， １３１として示されている。それらの遅延されたパルスはアンドゲート１０１の １つの入力端子へ加えられる。そのアンドゲートの他の入力はり一ド８０上のデ スクランブルされた入来信号である。そのリードはデスクランブラ７５の出力端 子７９に接続されている。

ゲート１０１の出力端子はオーバヘッド処理回路１０５へ接続される。したがっ て、このゲートは入来オーツくヘッドデータを回路１０５へ加える。その回路は 、必要があれば、そのデータが信号に再び加えられる前に、そのデータを読出し て、再書込みできる。

アンドゲート１１３の出力リード８１が２バイトシフトレジスタ７７の書込み制 御入力端子へ加えられ、それの入力端子の１つがシステムクロック１０８へ加え られる。ゲート１１３の２つの反転入力端子すなわち禁止端子がリード７１を介 して入来ＦＴｌ同期パルス列へ接続され、かつそれの遅延されたものへリード１ ００を介して接続される。シフトレジスタの直列入力はり−ド７９を介するデス クランブラ７５の出力である。したがって、シフトレジスタの入力クロッキング は、各入来ＦＴｌ同期パルスの持続時間中と、それの関連するオーバヘッドの間 だけ禁止される。

ローカルフレーミングクロック１０９は与えられたマルチプレクサの全てのプロ セッサに共通であって、出力ＦＴｏ同期パルス列をリード１１１に生ずる。その パルス列は、各マルチプレクサに対して共通の同期されたフレーミングパターン を設定する。出力ＦＴ−７２期パルス第５図のＣ線上に示されている。このパル ス列は入来同期パルス列の位相が異なる単なる複製であることがわかる。しかし 、入来同期パルス列または各信号の位相がランダムに合わされているＦｓバイス に新しい同期パルス列の位相を合わせることは重要ではない。新しいＦＴｏバイ トの位相合わせはランダムに行うことができ、与えられたマルチプレクサにおけ る全ての出力端局信号が、オーバヘッドが組合わされている同じ同期されたＦＴ ｏバイトを有する限りは可変である。

シフトレジスタ７７のそれのり−ド８５への直列読出しは、出力ＦＴ−期パルス および関連するオーバヘッドの間は、アンドゲート１１５により禁止される。ア ンドゲート１１５は、それの２つの禁止入力端子力咄力ＦＴ。

同期パルス列と、それの遅延されたものとへ接続されることを除き、ゲート１１ ３と同様に機能する。ゲート１１５の出力端子はリード８３を介してレジスタの 書込み制御端子へ接続される。リード１１１上の出力ＦＴｏ同期パルスは遅延線 ９７においてτＯＨだけ遅らされて、希望の出力オーバヘッド情報のタイミング に一致する、遅延された出力ＦＴｏを生ずる。それらのパルスが存在するリード １１１と１１７はゲート１１５の禁止入力端子すなわち反転入力端子へ（図示の ように）加えられて、それらの期間中は書込み機能を禁止する。遅延させられた 出力ＦＴ−期パルスが、第５図のｄ線にパルス１４１゜１４３として示されてい る。

回路９３は、リード１１１を介してそれに加えられた同期信号に応答して新しい ＦＴｏバイトを発生し、かつ、リード１１７を介して回路９３に加えられた遅延 させられたまたはオーバヘッド同期パルスにより、回路１０５からリード１０７ を介して回路９３へ加えられた再書込みされるオーバヘッドデータのゲートを行 う。オアゲート８７はデータビット、プラスリード８５を介してシフトレジスタ ７７の出力端子から受けたＦｓバイトと、回路９３からリード９５を介して加え られる新しいＦＴｏバイトを組合わせる。それから、そのオアゲートの出力がＰ ＲＷスクランブラ回路８９へ加えられ、その回路において、新しく再組立てされ た端局信号が、デスクランプリング回路と同一にできる、すなわち、モジュロ２ 加算器として機能する排他的オアゲートと同一にできる回路でスクランブルされ る。スクランブラ８９は、リード１１１への接続を介して、出力ＦＴＯ信号に同 期される。

出力ＦＴｏパルスが終った時にスタートし、次の出力ＦＴ。

パルスが始る時に終るようにスクランプリングを構成することにより、ＦＴバイ トを除く全てのデータがスクランブルされる。端局スクランプリングパターンが 正しく選択されたとすると、その結果としての高速出力データ流を、１つのＰＲ Ｗスクランブラを出力流に直接加えることにより達成されたであろうそれのスク ランプリングに等しいスクランブルを持つように構成できる。

各ブリプロセッサに関連するオーバヘッドデータが、任意の高レベル端局信号で 多重化された全ての信号の同一性と経路指定のようなことについての情報を供給 できる。このオーバヘッドは、多重化された高レベル端局信号の順序と、各信号 の発信元と宛先のようなことを通常識別する。この情報は、装置の受信端におい て、非常に複雑な信号の復号とデマルチブレクシングに用いるために、装置全体 にわたって保持される。

第４図に示されているブリプロセッサとは十分に異なるブリプロセッサを、この 装置においてめられるスライディングＦＴ１バイトを処理するために設計できる ことが明らかである。たとえば、入来端局信号の任意の１つの信号の入来ＦＴ１ バイト位相を、全ての出力ＦＴｏバイトの位相として選択できる。したがって、 １つのブリプロセッサのＦＴバイトの位相は不変であり、このブリプロセッサの フレーミング回路から得たＦＴｌ同期パルスがそのマルチプレクサにおける他の 全てのブリプロセッサへ送られて、第４図の回路１０９のように、ローカルスレ −ミングクロツクとして機能する。全てのブリプロセッサは、第４図に示されて いるようなオーバヘッド処理回路を有する。

第６図は、３つの基本レベルマルチプレクサの出力が１つのより高いレベルのマ ルチプレクサへ加えられてレベル１２の高速信号を生ずる、２レベル多重化され る装置を示す。それから、このレベル１２の信号は、１つのデマルチプレクサを 有する受信器において完全にデマルチブレックスされ、かつ復号される。３つの 基本レベルマルチプレクサ１５１，１５３．１５５のおのおの４本の基本加入者 線が加入者端末装置群１４５，１４７゜１４９から接続される。各３つの基本レ ベルマルチプレクサのための入力端局線にａ　ｌ　−ａ　４．ｂ　１〜ｂ４゜Ｃ １〜Ｃ４と記号がつけられる。それら３つのマルチプレクサ（１５１，１５３， １５５）の全ては第４図のブリプロセッサ回路に類似するブリプロセッサを有す るが、それらは別々に示されていない。ブリプロセッサ（１５９，１６１，１６ ３）が組合わされている３対１マルチプレクサ１５７は、それに加えられた３つ のレベル４信号を組合わせて、高速線１６５上に１つのレベル１２信号を形成す る。マルチプレクサ１５７が入来端局信号をアルファベット順に走査する。高速 線上のビットの順序はａ　ｌｂ　ｔ　Ｃｌａ　２　ｂ　２　Ｃ２ａ　３　ｂ　３ 　Ｃ３ａ　４ｂ４ｃ４ａ１ｂｌＣ１等である。したがって、システムアーキテク チャ（またはブロック図）は高速信号の順序を決定し、この公知の順序は信号が 数多くの異なる端子に生じて、多くのマルチプレクサを通じて送られたとしても 、１つのデマルチプレクサにより任意の高速信号の復号とデマルチブレックスグ を行えるようにする。線１６５上のレベル１２信号は３つの補助フレーミングバ イト（ＦＴ）を有する。各バイトは異なる関連するオーバヘッドを有する。それ ら３つのＦＴバイトと、それらの種々のオーバヘッドは、マルチプレクサ１５７ のブリプロセッサの異なる１つからおのおの生じさせられる。

たとえば、ブリプロセッサ１５９に関連するオーバヘッドは、マルチプレクサ１ ５１からの多重化された４つの信号ａ１〜ａ４の全てについての情報を含む。同 様に、他の２つのブリプロセッサ（１６１と１６３）は、それぞれ信号ｂ１〜ｂ ４とＣ１〜Ｃ４についてのオーバーヘッド情報を含む。

１つの受信器デマルチプレクサ１６９は１〜１２ビツトのディンターリーバ１６ ７と、関連するフレーミングおよび復号回路１７０を含む。この回路は１２本の 出力線ａ、−ａ４を生ずる。それらの出力線にはフレーミングバイトＦｓと関連 するオーバヘッドが与えられ、それらの線の全てにおけるＦｓバイトの位相合わ せはいぜんとしてランダムである。それらの信号が加えられる個々の加入者端末 装置はＦｓバイトを容易にフレームでき、信号中のデジタルデータを復号できる 。

第７図は第６図のデマルチプレクサ１６９のブロック図であって、それをより詳 しく示し、かつそれの動作モードを示すものである。デマルチプレクサ１６９は １〜１２ビツトのディンターリーバ１６７を有する。このディンターリーバは、 たとえば、１２段シフトレジスタを有することができる。そのシフトレジスタ中 に線１６５からの高速流が、クロック速度の１２倍の速さで直列にクロックされ 、レジスターが一杯になるたびに１２本の出力線へ並列に読出される。１２本の 出力線の全てがそれら自身の信号を受けるために、デマルチプレクサは位相を正 しく合わせなけばならない。この位相合わせ回路すなわちフレーミング回路は回 路１７５を含む。この回路の入力端子は線ａ１へ接続される。この線は、回路の 位相が正しく合わされる、すなわち回路が正しくフレームされると、マルチプレ クサ１５１の線ａ１から信号がその回路に加えられる。フレーミング回路１７５ は、ブリプロセッサ１５９により発生されたＦＴｏバイトをフレームするために 構成される。回路１７５は、３つのＦＴＯ信号のどれがデマルチプレクサの出力 線ａｉ上にあっても最初にフレーム１、それに関連するオーバヘッドを自動的に 読出して、それが正しいバイトをフレームしたかどうかを判定する。誤ったバイ トであることをオーバヘッドが示すと、回路は正しいバイトを自動的に探し、正 しいバイトに達すると探すことを自動的に停止する。そのために、フレーミング 回路１７５は、線ａｔに現われるＦＴｏバイトに一致するフレーミング同期パル ス列をそれの出力リード１７７上に生ずる。このパルス列は遅延線１７９へ加え られる。その遅延線の遅延時間はτＯＨに等しい。それの遅延させられた出力は アンドゲート１８１の１つの入力端子へ加えられる。そのゲートの他の入力端子 は線ａ　である。τのその線ａ１はデスクランブラ１９１を通される。ゲート１ ８１の出力はリード１９９を介してオーバヘッド処理回路１．７２へ加えられる 。したがって、線ａｌからのオーバヘッドは回路１７２へ加えられる。この回路 はその中のデータを読取る。線ａ　上の信号がマルチプレクサ１５１からのａ１ データであることをこのオーバヘッドデータが示したとすると、デマルチプレク サフレーミングは行われており、全てのデマルチプレクサ線ａ１〜Ｃ４もフレー ムされる。

しかし、フレーミング回路１７５が、ブリプロセッサ１６１と１６３のいずれか により発生されたＦＴｏを偶然にフレームしたとすると、全ての出力線はフレー ムから外れるから、いずれの出力線にも正しい信号はないことになる。この状況 においては、オーバヘッドプロセッサ回路１７２は、ビットディンターリーバと して機能する前記シフトレジスタを通常動作させる１個または複数のクロックパ ルスを除去するように機能するパルスを１個または複数個発生する。それらのク ロックパルスを除去すると、ビットディンターリーバ１６７の出力の位相が回転 すなわち推移する。消去された各クロックパルスに対して、全ての出力線上の信 号は隣りの線へ移動する。

したがって、線ａ　上の信号はＣ２またはＣ４へ動くかもしれず、ａ　はａ　ま たはａｔへ動くかくしれない等である。回路１７２には、オーバヘッドデータ中 の線識別情報が与えられると、フレーミングを行うために要するパルスの数を決 定するための回路を設けることができる。それらのパルスはり−ド１７６を介し てアンドゲート１７３の禁止入力端子へ加えられる。このゲートの他の入力端子 はシステムクロックである。ゲート１７３の出力はビットディンターリーバへ加 えられて、上記のように、それのシフトレジスタを動作させる。

遅延線１７９の出力端子における遅延させられたフレーム同期パルスは、遅延線 １８７と１８９において更に遅延させられるから、ブリプロセッサー６１と１６ ３により発生された他の２つのＦＴｏフレーミングバイトに関連するオーバヘッ ドは、回路１７２が得て処理できる。

そのために、遅延線１８７の出力は線ｂ１からの信号とともにアンドゲート１８ ３に加えられ、遅延線１８９の出力端子における更に遅延させられた同期パルス はアンドゲート１８５の１つの入力端子へ加えられる。そのアンドゲートの他の 入力端子は線Ｃ１である。それら２つのアンドゲートの出力は、前記オーバヘッ ドバイトの読出しのために、線１９９を介してオーバヘッドプロセッサ１７２へ 加えられる。

全ての出力線８１〜Ｃ４には１９１，１９３，１９５と記されているようなデス クランブラが設けられる。それら全てには、各デスクランブラ中のメモリに格納 されている疑似ランダム語を入来信号に同期させるために、位相が正しく合わさ れた同期信号１９７が供給される。

１つのデスクランブラが高速線に挿入されて、装置４の最後のマルチプレクサに おいて用いられる全てのＰＲＷの複合であるより長い疑似ランダム語の使用によ り、多重化された全ての信号を同時にデスクランブルできる。

以上、好適な実施例に関連して本発明を説明したが、当業者にはそれらの明らか な変形がわかるであろう。したがって、本発明は添付の請求の範囲によってのみ 限定すべきである。

浄書Ｃ内容に変更なし） ＦＩＧ、７ 手続補正書 昭和６３年１１月１ジ日 １　事件の表示 ＰＣＴ／ＵＳ　８７１００２７７ ２　発明の名称 多重レベル、多重化デジタル伝送装置 ３　補正をする者 事件との関係　特許出願人 ベル、コミュニケーションズ、リサーチ、インコーホレーテッド ４代理人 ６　補正により減少する発明の数　８ ７　補正の対象 ８　補正の内容 （１）　発明の名称を「多重レベル、多重化デジタル伝送装置」と補正する。

（２、特許請求の範囲を別紙の通り補正する。

（３）　明細書′Ｎ４頁第１Ｂ〜２２行に記載の「本発明は、・・・行えるよう にする。」を以下のように補正する。

［本発明は、各加入者端末装置が、通常のフレーミングバイトと、補助フレーミ ングバイトおよび関連するオーバーへラドデータを含む多重レベル多重化デジタ ル伝送装置である。マルチプレクサへの全ての端局信号の補助フレーミングバイ トおよび関連するオーバーヘッドが、各マルチプレクサに関連するすべてのブリ プロセッサの出力端子に接続されているビットインターリーバの入力端子におい て、マルチプレクサへの全ての端局信号の補助フレーミングバイトおよび関連す るオーバヘッドが時間的に同期させられるように、各マルチプレクサに対する各 端局信号に対して、ブリプロセッサ回路は、データ流中で補助フレーミングバイ トおよび関連するオーバヘッドデータを通常のフレーミングバイトに対して動く 、すなわち移動する。したがって移動するそれらのフレー　ミングバイトはマル チプレクサフレーミングの効果を達成し、以前に提案された装置のハードウェア のコスト無しに、全てのレベルの装置においてオーバヘッドデータの処理を行な えるようにする。」請求の範囲 前記全ての端局信号が、前記ビットインターリ−ヘッドとを有するように、前記 各ブリプロセッサ手段（９３，９７，１０８，１０９）を備え、２．　請求の範 囲第１項記載の装置において、前記ブリプロセッサは、それの入力端子にデスク 前記ビットインターリーバへ加える前に再びスクランブルする装置。

３、　請求範囲第２項記載の装置において、前セッサごとに異なり、前記異なる 疑似ランダム語は、前記与えられたマルチプレクサの出力端子における高速信号 の希望のスクランプリングを行うために選択される装置。

平成１年り月？Δ日

Claims (13)

【特許請求の範囲】
1. １． 多重化すべき全てのデジタル信号が通常のフレーミングバイトＦＳと、補 助フレーミングバイトＦＴおよび関連するオーバヘッドを有する多重レベル多重 化されたデジタル伝送装置において、この装置は、おのおのへ複数の端局信号が 接続される、基本レベルおよびそれより高いレベルの複数のマルチプレクサと、 を備え、前記全てのマルチプレクサは、前記端局信号を処理するために接続され る抜紋のブリプロセッサを備え、マルチプレクサにおける全てのブリプロセッサ の出力端子はビットインターリーバへ接続され、全ての端局信号が前記ビットイ ンターリーバの入力端子に同期されたＦＴバイトおよびオーバヘッドを有するよ うに、各前犯ブリプロセッサは、前記入来端局信号の補助フレーミングバイトＦ Ｔおよび関連するオーバヘッドを前記ＦＳバイトに対して桁送りする手段を備え 、各前記ブリプロセッサは、前記ＦＴバイトに関連する前記オーバヘッドを読出 して、処理する手段を更に備える多重レベル、多重化されたデジタル伝送装置。
2. ２．　請求の範囲１記載の装置において、前記ブリプロセッサは、それの入力端 子にデスクランブラを存し、それの出力端子にスクランブラを有して、出力端局 信号を前記ビットインクーリーバへ加える前に再びスクランブルする装置。
3. ３．　請求の範囲２記載の装置において、前記スクランブラは前記端局信号に疑 似ランダム語をモジュロ２乗算する手段を備え、その語は与えられマルチプレク サにおいて各ブリプロセッサごとに異なり、前記異なる疑似ランダム語は、前記 与えられたマルチプレクサの出力端子における高速信号の希望のスクランプリン グを行うために選択される装置。
4. ４．　多重化すべき全ての信号に補助フレーミングバイトＦＴおよび関連するオ ーバヘッドが供給される多重レベル、同期多重化されたデジタル伝送装置におい て、その装置の全てのマルチプレクサは全ての入来端局信号を別々に処理するブ リプロセッサを備え、前記ブリプロセッサは、各端局信号の前記ＦＴバイトおよ びオーバヘッドをローカルマルチプレクサに位相を合わさせる手段を備え、それ により、全ての端局信号のＦＴバイトとオーバヘッドが各マルチプレクサにおけ る全てのブリプロセッサの出力端子において同期され、各前記ブリプロセッサは 前記オーバヘッドデータを読出し、処理し、かつ再書込みするための手段を更に 備える装置。
5. ５．　請求の範囲４記載の装置において、前記ＦＴバイトをローカルマルチプレ クサと位相を合わせる前記手段は、 入来端局信号が直列に書込まれる２バイト長のシフトレジスタと、 入来する端局信号のＦＴバイトおよび関連するオーバヘッドの持続時間中は前記 書込みを禁止する手段と、再配置されまたは出力ＦＴバイトおよびそれの関連す るオーバヘッドを挿入したい間を除き、前記シフトレジスタから直列に読出す手 段と、 を備える装置。
6. ６．　端局信号が加えられ、バルス移動同期化を用いるマルチプレクサ装置に使 用するブリプロセッサ回路において、 多重化すべき入来端局信号中のスライド可能なＦＴフレーミングバイト上でフレ ームする手段およびそれに同期されている入来ＦＴ同期バスルを発生する手段と 、遅延された入来ＦＴ同期バルス列を発生する手段と、前記入来端局信号へ接続 されるデスクランブラと、入力端子が前記デスクランブラの出力端子へ接続され 、出力が入来オーバヘッドデータを含むアンドゲートと、シフトレジスタ、すな わち、前記入来ＦＴバイトおよびそれのオーバヘッドの期間中を除き、前記デス クランブラの出力を前記レジスタの入力端子へ直列に加える手段と、 出力ＦＴ同期バルスと、関連するオーバヘッドに一致するそれの遅延されたもの とを発生する、与えられたマルチプレクサにおける全てのマルチプレクサに共通 の手段と、 出力端局信号中の希望の出力ＦＴバイトおよびオーバヘッドの期間中に前記シフ トレジスタの出力へのそのシフトレジスタの書込みを禁止する手段と、出力入来 オーバヘッドデータを処理し、再書込みする手段と、 前記シフトレジスタの出力端子へ接続されて前記出力端局信号中に出力ＦＴバイ トを前記出力ＦＴ同期バルスと同期して挿入する手段、および前記再処理された オーバヘッドデータを前記出力端局信号中に前記遅延された出力ＦＴ同期バルス と同期して挿入する手段と、を備えるバルス移動同期化を用いるマルチプレクサ 装置に使用するブリプロセッサ回路。
7. ７．　請求の範囲６記載の装置において、前記出力端局信号をスクランブルする 信号を更に備えるブリプロセッサ回路。
8. ８．　マルチプレクサフレーミング目的のためにスライディング補助フレーミン グバイトＦＴバイトを利用する多重レベル、同期、デジタル伝送装置の各マルチ プレクサにおいて端局デジタル信号を処理するのに用いるブリプロセッサ回路に おいて、このブリプロセッサは、入力端局信号中の前記入来ＦＴバイトおよびそ れのオーバヘッド上でフレームする手段と、 前記オーバヘッドデータを読出して再処理する手段と、前記入来ＦＴバイトおよ びそれのオーバヘッドを前記端局信号から除去する手段と、 出力ＦＴバイトおよび再処理されたオーバヘッドを、与えられたマルチプレクサ における全てのブリプロセッサに共通のローカルＦＴフレーミング信号に従って 、前記端局信号中に挿入する手段と、 を備える多重レベル、同期、デジタル伝送装置の各マルチプレクサにおいて端局 デジタル信号を処理するのに用いるブリプロセッサ回路。
9. ９．　多重レベル、多重化されるデジタル伝送回路において、補助フレーミング バイトを検出する手段と、前記補助フレーミングバイトを時間的に移動させて前 記補助フレーミングバイトを他のマルチプレクサに同期させる手段とを備える、 通常のフレーミングバイトおよび前記補助フレーミングバイトに応答するブリプ ロセッサ。
10. １０．　デジタル信号に補助スライディングフレーミングバイト、ＦＴ、および 関連するオーバヘッドが供給される、多重レベル、多重化されるデジタル伝送装 置において、 この装置の各マルチプレクサには複数の端局信号が加えられ、各前記端局信号を 処理するために別々のブリプロセッサが設けられ、 各前記ブリプロセッサは、 与えられたマルチプレクサの前記端局信号の全ての前記ＦＴバイトの全てと関連 するオーバヘッドの全てを共通のローカルフレームアライメントにさせる手段と 、前記オーバヘッドデータを読出し、再処理する手段と、を備える多重レベル、 多重化されるデジタル伝送装置。
11. １１．　複数のマルチプレクサから受けた通常の補助フレーミングバイトを含む 信号を同期する方法において、各マルチプレクサにおいて前記補助フレーミング バイトを検出する過程と、前記複数のマルチプレクサの補助フレーミングバイト が時間的に同期されるように前記補助フレーミングバイトを時間的に移動させる 過程とを備える複数のマルチプレクサから受けた通常の補助フレーミングバイト を含む信号を同期する方法。
12. １２．　同期、多重レベル、多重化されるデジタル伝送装置をマルチプレクサフ レーム同期化する方法において、 前記装置内の全てのデジタル信号に補助フレーミングバイト、ＦＴ、および関連 するオーバヘッドデータを供給する過程と、 全ての前記ＦＴバイトおよび関連するオーバヘッドデータを、前記装置内の各マ ルチプレクサにおいて共通のローカルフレームアライメントさせる過程と、前記 装置内の各マルチプレクサにおいて前記オーバヘッドデータを読出し、再処理す る過程と、を備える同期、多重レベル、多重化されるデジタル伝送装置をマルチ プレクサフレーム同期化する方法。
13. １３．　内部の全てのデジタル信号にスライドできる補助フレーミングバイト、 ＦＴ、および関連するオーバヘッドが与えられる多重レベル、多重化されるデジ タル信号伝送装置において、複数のマルチプレクサを備え、各マルチプレクサは 全ての前記ＦＴバイトおよび関連するオーバヘッドを局部的に同期化する手段を 含む多重レベル、多重化されるデジタル信号伝送装置。