JPH0148585B2 - - Google Patents

Info

Publication number
JPH0148585B2
JPH0148585B2 JP58061143A JP6114383A JPH0148585B2 JP H0148585 B2 JPH0148585 B2 JP H0148585B2 JP 58061143 A JP58061143 A JP 58061143A JP 6114383 A JP6114383 A JP 6114383A JP H0148585 B2 JPH0148585 B2 JP H0148585B2
Authority
JP
Japan
Prior art keywords
route
grid
section
slit
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58061143A
Other languages
Japanese (ja)
Other versions
JPS59186067A (en
Inventor
Tooru Shiozaki
Kazuyoshi Kitano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58061143A priority Critical patent/JPS59186067A/en
Publication of JPS59186067A publication Critical patent/JPS59186067A/en
Publication of JPH0148585B2 publication Critical patent/JPH0148585B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はプリント板、LSI等における配線設計
を行なう経路探索処理システムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a route search processing system for designing wiring in printed boards, LSIs, etc.

〔従来技術〕[Prior art]

配線経路の従来の探索は大容量のメモリを有す
る汎用コンピユータで、経路探索用プログラムを
動作させることにより実現されている。汎用コン
ピユータは、1つの経路探索において遂次的に順
次4方向に、経路の有無を調べることから多量の
コンピユータ時間を要している。
Conventional wiring route searching is accomplished by running a route searching program on a general-purpose computer having a large memory capacity. A general-purpose computer requires a large amount of computer time because it sequentially checks the presence or absence of a route in four directions in one route search.

比較的に高速なラインサーチ法を利用しても順
次XおよびY方向へ交互に多数のラインを発生さ
せるためかなりのコンピユータ時間を要してい
る。
Even if a relatively fast line search method is used, a considerable amount of computer time is required to sequentially and alternately generate a large number of lines in the X and Y directions.

さらに、最短経路を求めるに基板上の格子をし
らみつぶしに経路を探索する必要があり、このた
めソフトウエアの融通性を利用して近似的な最短
経路を求めることがなされている。
Furthermore, in order to find the shortest route, it is necessary to exhaustively search the grid on the substrate, and therefore the flexibility of software is used to find an approximate shortest route.

〔発明の目的〕[Purpose of the invention]

本発明の目的は汎用コンピユータでは多量のコ
ンピユータ時間を要していた点を解決し、隣接ス
リツトの隣接格子間の経路探索を同時並列に行う
ようにした経路探索処理システムを提供すること
にある。
An object of the present invention is to solve the problem that a general-purpose computer requires a large amount of computer time, and to provide a route search processing system that can perform route searches between adjacent grids of adjacent slits simultaneously and in parallel.

〔発明の構成〕[Structure of the invention]

本発明のシステムは、接続すべき格子点の対か
らなる区間データを記憶する区間データ記憶部
と、 基板全体の格子の使用状態を記憶する格子マツ
プ記憶部と、 経路を接索するプロセツサーを1次元アレー状
に配列した経路探索処理部と、 該プロセツサーの実行を制御する経路探索制御
部と、 探索された経路をバツクトレースする経路トレ
ース部と、 決定された経路情報を記憶する経路データ記憶
部および格子マツプ記憶部と、 前記経路データ記憶部に経路情報を出力する経
路データ出力部とを備え、格子マツプをXまたは
Y軸に平行に一定の間隔で複数個のスリツトにス
ライス分割し、1つのスリツトに含まれる1次元
アレー状に並んだ各格子に1台のプロセツサーを
割当て、該スリツトを順次XまたはY軸に平行に
シフトさせることを特徴とする。
The system of the present invention has a section data storage section that stores section data consisting of pairs of grid points to be connected, a grid map storage section that stores the usage status of the grids of the entire board, and a processor that connects routes. A route search processing unit arranged in a dimensional array; a route search control unit that controls execution of the processor; a route tracing unit that backtraces the searched route; and a route data storage unit that stores determined route information. a lattice map storage unit, and a route data output unit that outputs route information to the route data storage unit; the lattice map is sliced into a plurality of slits at regular intervals parallel to the X or Y axis; The present invention is characterized in that one processor is assigned to each lattice arranged in a one-dimensional array included in one slit, and the slit is sequentially shifted parallel to the X or Y axis.

各プロセツサーには、1つのスリツト内および
隣接するスリツトの隣接格子間の経路の有無を調
べるソフトエウアを内蔵し、それを実行させるこ
とによつて経路探索を行う。
Each processor has built-in software that checks the presence or absence of a route within one slit and between adjacent grids of adjacent slits, and routes are searched by executing this software.

配線層が2つ以上の多層のプリント板、LSI等
に対しても、各配線層での探索方向が規則化し、
探索方向が変る格子点にスルーホールを設けるこ
とによつて拡張が可能である。
Even for multilayer printed boards, LSIs, etc. with two or more wiring layers, the search direction for each wiring layer is regularized.
Expansion is possible by providing through holes at grid points where the search direction changes.

〔発明の原理と作用〕[Principle and operation of the invention]

本発明の特徴は、格子マツプを複数個のスリツ
トにスライス分割し、1個のスリツトに含まれる
1次元アレー状に並んだ各格子に1台のプロセツ
サーを割当て、該スリツトと順次シフトさせるこ
とにより隣接するスリツトの隣接格子間の経路探
索を同時並列に行う。
The feature of the present invention is that a lattice map is sliced into a plurality of slits, one processor is assigned to each lattice arranged in a one-dimensional array included in one slit, and the slits are sequentially shifted. Path searches between adjacent grids of adjacent slits are performed simultaneously in parallel.

〔発明の実施例〕[Embodiments of the invention]

次に本発明について図面を参照して詳細に説明
する。第1図を参照すると、格子マツプ1は、X
座標の格子幅2を単位にY軸と平行に複数個の縦
長のスリツト3にスライス分割されている。1つ
のスリツトはY方向の1次元アレー状に複数個の
格子4からなる。
Next, the present invention will be explained in detail with reference to the drawings. Referring to FIG. 1, the lattice map 1 is
It is sliced into a plurality of vertically long slits 3 parallel to the Y-axis in units of coordinate grid width 2. One slit consists of a plurality of gratings 4 arranged in a one-dimensional array in the Y direction.

第2図を参照して本発明の基本的な動作を説明
する。格子マツプ5は経路探索前の状態で、既に
使用済の格子8、今回接続すべき区画データの始
点6、終点7が示されている。まず始点6を含む
スリツト10a内の各格子にプロセツサー9a,
9b,9c,…9nを割当て、始点6からスリツ
ト10a内でのY方向の経路を探索する。すなわ
ち、第2図に示すように、始点6に割り当てられ
たプロセツサ(プロセツサ9o-1とする)は、格
子マツプ11上の始点6に対応する位置に始点マ
ーク(S)を書き込む。次に、プロセツサ9o-1
は、格子マツプ5上で自身に割り当てられた格子
が空いているか(すなわち未探索の格子である
か)を調べ、空ならば始点6から該格子の方向へ
の経路が存在するので、格子マツプ11内の該格
子に当該方向を示す経路方向マークを書き込む。
空でないならば、スリツト10a内の以降の探索
を停止する。以下、プロセツサ9o-3,9o-4…に
ついても同様の経路探索処理を行う。探索結果は
見つかつた経路の方向12で表現され経路探索結
果を保存する格子マツプ11のスリツト10a′に
保存される。次に隣接するスリツト10bの各格
子にプロセツサー9a,9b,9c,…9nを割
当て、スリツト10a内での経路が保存した格子
からスリツト10bへのX方向の経路がスリツト
10aとスリツト10bとの各隣接する格子間で
同時並列に探索される。スリツト10aからの経
路がみつからなかつた格子に対しては、スリツト
10b内でのY方向の経路が探索される。探索結
果はスリツト10b′に保存される。このようにX
方向に順次スリツトをシフトしていき終点7に到
達するまで経路探索が行なわれる。終点7に到達
した場合には、格子マツプ11上の終点7に対応
する位置に終点マーク(T)を書き込む。
The basic operation of the present invention will be explained with reference to FIG. The grid map 5 is in a state before the route search, and shows the grid 8 that has already been used, and the starting point 6 and ending point 7 of the section data to be connected this time. First, a processor 9a,
9b, 9c, . That is, as shown in FIG. 2, the processor assigned to the starting point 6 (processor 9 o-1 ) writes a starting point mark (S) at the position corresponding to the starting point 6 on the grid map 11. Next, processor 9 o-1
checks whether the grid assigned to itself on the grid map 5 is empty (that is, whether it is an unsearched grid), and if it is empty, there is a path from the starting point 6 to the grid, so the grid map A route direction mark indicating the direction is written in the grid in 11.
If the slit 10a is not empty, further searching within the slit 10a is stopped. Thereafter, similar route search processing is performed for the processors 9o -3 , 9o-4 , and so on. The search result is expressed by the direction 12 of the route found and is stored in the slit 10a' of the grid map 11 that stores the route search result. Next, processors 9a, 9b, 9c, ... 9n are assigned to each grid of adjacent slits 10b, and the path in the X direction from the grid to the slit 10b with the saved path within the slit 10b is Adjacent grids are searched simultaneously in parallel. For those gratings for which no route from the slit 10a has been found, a route in the Y direction within the slit 10b is searched. The search results are stored in slit 10b'. Like this
The route search is performed by sequentially shifting the slit in the direction until reaching the end point 7. When the end point 7 is reached, an end point mark (T) is written at the position corresponding to the end point 7 on the grid map 11.

第3図において、本システムの構成を説明す
る。経路探索制御部14は区間データ記憶部13
より1区間データを入力し、第2図の始点6を含
むスリツト10aから探索を開始することを経路
探索処理部15に指示する。プロセツサー9a,
9b,9c,…9nは第2図のスリツト10a内
の各格子に割当てられ、格子マツプ入出力制御部
16を介して格子マツプ記憶部17から、各格子
の使用状態を入力し経路を探索する。見つかつた
経路の方向を格子マツプ記憶部17に格納する。
次に各プロセツサーは第2図のスリツト10b内
の各格子に割当てられ前述した通りの経路の探索
を行う。以下同様に順次スリツトをシフトしてい
くことにより終点7までの経路が探索される。終
点7に経路が到達した時点で第3図の経路トレー
ス部18は、格子マツプ記憶部17に格納されて
いる経路の方向に基づいて、終点7から始点6ま
でバツクトレースと最終的な1本の経路を決定す
る。すなわち、従来からよく知られているよう
に、格子マツプ11上の終点7に隣接する格子の
うちの終点7に向う経路方向マークを記憶した格
子を探す。次に、見つかつた格子に対しても同様
にその隣接格子のうちの当該格子に向う経路方向
マークを記憶した格子を見つける。この手順を順
次行ない、始点6に到達するまで繰返すことによ
り、終点7から始点6に到る経路を見つける。経
路データ出力部19は決定された経路データを経
路データ記憶部20に格納すると同時に格子マツ
プ記憶部17へ該経路の格子に対し使用済状態を
セツトし、今回の探索中に付けられた経路の方向
を消去する。上記の動作を全ての区間データに対
して繰返し実行する。
In FIG. 3, the configuration of this system will be explained. The route search control unit 14 includes the section data storage unit 13
1 section data is inputted, and the route search processing section 15 is instructed to start the search from the slit 10a including the starting point 6 in FIG. processor 9a,
9b, 9c, . . . 9n are assigned to each grid in the slit 10a in FIG. . The direction of the found route is stored in the grid map storage section 17.
Next, each processor is assigned to each grid in the slit 10b of FIG. 2, and searches for a route as described above. Thereafter, the route to the end point 7 is searched by sequentially shifting the slits in the same manner. When the route reaches the end point 7, the route tracing unit 18 shown in FIG. determine the route. That is, as is well known in the art, a grid that stores a route direction mark toward the end point 7 among the grids adjacent to the end point 7 on the grid map 11 is searched for. Next, for the found grid, one of the adjacent grids that stores the route direction mark toward the grid is similarly found. By sequentially performing this procedure and repeating it until the starting point 6 is reached, a route from the ending point 7 to the starting point 6 is found. The route data output unit 19 stores the determined route data in the route data storage unit 20, and at the same time sets the used status for the grid of the route in the grid map storage unit 17, and stores the determined route data in the route data storage unit 20. Erase direction. The above operation is repeatedly executed for all section data.

〔発明の効果〕〔Effect of the invention〕

本発明には基板をスリツトにスライス分割し、
スリツトを順次シフトして隣接スリツト間の経路
を同時並列に探索することにより経路探索のコン
ピユータ時間を大幅に削減できるという効果があ
る。
The present invention involves slicing the substrate into slits,
By sequentially shifting the slits and simultaneously searching for routes between adjacent slits in parallel, the computer time required for route searching can be significantly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は複数個のスリツトにスライス分割され
た格子マツプ、第2図は本発明の基本動作を説明
するための図、および第3図は本発明の一実施例
を示す図である。 第1図から第3図において、1……格子マツ
プ、2……X座標の格子幅、3……スライス分割
されたスリツト、4……格子、5……格子マツプ
(経路探索前の状態)、6……区間データの始点、
7……区間データの終点、8……格子の使用済状
態、9a,9b,9e,…9n……プロセツサ
ー、10a,10b,10c,…10m……スリ
ツト(経路探索前)、10a′,10b′,10c′,…
10m′……スリツト(経路探索後)、11……格
子マツプ(経路探索後の状態)、12……経路の
方向、13……区間データ記憶部、14……経路
探索制御部、15……経路探索処理部、16……
格子マツプ入出力制御部、17……格子マツプ記
憶部、18……経路トレース部、19……経路デ
ータ出力部、20……経路データ記憶部。
FIG. 1 is a lattice map sliced into a plurality of slits, FIG. 2 is a diagram for explaining the basic operation of the present invention, and FIG. 3 is a diagram showing an embodiment of the present invention. In Figures 1 to 3, 1... Lattice map, 2... Lattice width of the X coordinate, 3... Slit divided into slices, 4... Lattice, 5... Lattice map (state before route search) , 6...Start point of section data,
7...End point of section data, 8...Used state of grid, 9a, 9b, 9e,...9n...Processor, 10a, 10b, 10c,...10m...Slit (before route search), 10a', 10b ′,10c′,…
10m'...Slit (after route search), 11...Lattice map (state after route search), 12...Route direction, 13...Section data storage section, 14...Route search control section, 15... Route search processing unit, 16...
Lattice map input/output control unit, 17... Lattice map storage unit, 18... Route tracing unit, 19... Route data output unit, 20... Route data storage unit.

Claims (1)

【特許請求の範囲】 1 X、Y直交方向に格子が設けられた配線基板
における接続すべき格子点の対からなる区間デー
タを記憶する区間データ記憶部と、 前記配線基板全体の格子の使用状態を記憶する
格子マツプ記憶部と、 経路を探索するプロセツサーを1次元アレー状
に配列した経路探索処理部と、 該プロセツサーの実行を制御する経路探索制御
部と、 探索された経路をバツクトレースする経路トレ
ース部と、 決定された経路情報を記憶する経路データ記憶
部および前記格子マツプ記憶部と、 前記経路データ記憶部に経路情報を出力する経
路データ出力部とを備え、格子マツプをX又はY
軸に平行に一定の間隔で複数個のスリツトにスラ
イス分割し、1つのスリツトに含まれる1次元ア
レー状に並んだ各格子に1台のプロセツサーを割
当て、該スリツトを順次X又はY軸に平行にシフ
トさせることを特徴とした経路探索処理システ
ム。
[Claims] 1. A section data storage section that stores section data consisting of pairs of grid points to be connected on a wiring board having a grid provided in the X and Y orthogonal directions, and a usage state of the grid of the entire wiring board. a lattice map storage unit that stores a lattice map storage unit, a route search processing unit that has processors that search for routes arranged in a one-dimensional array, a route search control unit that controls the execution of the processors, and a route that backtrace the searched routes. a trace section; a route data storage section and the lattice map storage section that store determined route information; and a route data output section that outputs route information to the route data storage section.
Divide the slice into multiple slits at regular intervals parallel to the axis, assign one processor to each lattice arranged in a one-dimensional array included in one slit, and sequentially divide the slits parallel to the X or Y axis. A route search processing system characterized by shifting to
JP58061143A 1983-04-07 1983-04-07 System for processing path retrieval Granted JPS59186067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58061143A JPS59186067A (en) 1983-04-07 1983-04-07 System for processing path retrieval

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58061143A JPS59186067A (en) 1983-04-07 1983-04-07 System for processing path retrieval

Publications (2)

Publication Number Publication Date
JPS59186067A JPS59186067A (en) 1984-10-22
JPH0148585B2 true JPH0148585B2 (en) 1989-10-19

Family

ID=13162576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58061143A Granted JPS59186067A (en) 1983-04-07 1983-04-07 System for processing path retrieval

Country Status (1)

Country Link
JP (1) JPS59186067A (en)

Also Published As

Publication number Publication date
JPS59186067A (en) 1984-10-22

Similar Documents

Publication Publication Date Title
EP0067304B1 (en) Processing array and method for the physical design of very large scale integrated circuits
US4593351A (en) High speed machine for the physical design of very large scale integrated circuits
Lee et al. Voronoui Diagrams in L_1(L_∞) Metrics with 2-Dimensional Storage Applications
JPH04241072A (en) Wiring path search device
KR20000028727A (en) Method and apparatus of designing lsi
JPS63225869A (en) Wiring path search system
CN1799034A (en) Tree based memory structure
US3653071A (en) Process for producing circuit artwork utilizing a data processing machine
EP0424908B1 (en) Wiring-pattern-determination system and method
JPH0148585B2 (en)
JáJá et al. Parallel algorithms for channel routing in the knock-knee model
JP2523702B2 (en) Automatic wiring method for semiconductor integrated circuits
JP3538158B2 (en) Automatic wiring device
JPS59189471A (en) Wiring route searching system
JP2751199B2 (en) Wiring route search method and device
Slemaker et al. A programmable printed-wiring router
EP0213670A2 (en) Computer aided design system
JPS6140674A (en) Route retrieval processing system
Rose Computer aided design of printed wiring boards
JPS648875B2 (en)
JP2523703B2 (en) Automatic wiring method for semiconductor integrated circuits
JP2536189B2 (en) Automatic wiring method
Krishnamurthy On designing parallel algorithms with applications to VLSI routing.
JPS62115574A (en) Parallel wiring system
Nishioka et al. An automatic routing system for high density multilayer printed wiring boards