JPS59186067A - System for processing path retrieval - Google Patents

System for processing path retrieval

Info

Publication number
JPS59186067A
JPS59186067A JP58061143A JP6114383A JPS59186067A JP S59186067 A JPS59186067 A JP S59186067A JP 58061143 A JP58061143 A JP 58061143A JP 6114383 A JP6114383 A JP 6114383A JP S59186067 A JPS59186067 A JP S59186067A
Authority
JP
Japan
Prior art keywords
route
slit
path
slits
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58061143A
Other languages
Japanese (ja)
Other versions
JPH0148585B2 (en
Inventor
Toru Shiozaki
塩崎 透
Kazuyoshi Kitano
北野 和良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58061143A priority Critical patent/JPS59186067A/en
Publication of JPS59186067A publication Critical patent/JPS59186067A/en
Publication of JPH0148585B2 publication Critical patent/JPH0148585B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)

Abstract

PURPOSE:To decrease a time required for computer for retrieving a path by slicing and dividing a board into slits, shifting slits sequentially and retrieving the path between adjacent slits in parallel at the same time. CONSTITUTION:Processors 9a-9n are assigned to each grating in a slit 10a including a start point 6 and the path in the Y direction is retrieved from the start point 6. The result of retrieval is expressed by a direction 12 of the path found out and preserved in a slit 10a' of a grating map 11. Then, the processors 9a-9n are assigned to each grating of a slit 10b, and the path in the X direction from the grating preserved for the path in the slit 10a the slit 10b is retrieved in parallel at the same time between adjacent gratings of the slits 10a and 10b. As to the grating whose path from the slit 10a is not found out, the path in the Y direction is retrieved. The result of the retrieval is preserved in the slit 10b'. The slits are shifted sequentially in the X direction and the path is being retrieved until the point reaches the end point 7.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はプリント板、LSI等における配線設計を行な
う経路探索処理システムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a route search processing system for designing wiring in printed boards, LSIs, etc.

〔従来技術〕[Prior art]

配線経路の従来の探索は大容量のメモリを有する汎用コ
ンピュータで、経路探索用プログラムを動作させること
によシ実現されている。汎用コンビエータは、1つの経
路探索において遂次的に順次4方向に、経路の有無を調
べることから多量のコンピュータ時間を要している。
Conventional wiring route searching is accomplished by running a route searching program on a general-purpose computer having a large capacity of memory. The general-purpose combinator requires a large amount of computer time because it sequentially checks the presence or absence of a route in four directions in one route search.

比較的に高速なインサーチ法を利用しても順次Xおよび
Y方向へ交互に多数のラインを発生させるためかなりの
コンビーータ時間を要している。
Even if a relatively high-speed in-search method is used, a considerable amount of converter time is required to sequentially and alternately generate a large number of lines in the X and Y directions.

さらに、最短経路を求めるに基板上の格子をしらみつぶ
しに経路を探索する必要があシ、このためソフトウェア
の融通性を利用して近似的な最短経路を求めることがな
されている。
Furthermore, in order to find the shortest route, it is necessary to exhaustively search the grid on the board, so the flexibility of software is used to find an approximate shortest route.

〔発明の目的〕[Purpose of the invention]

本発明の目的は汎用コンピュータでは多量のコンビーー
タ時間を要していた点を解決し、隣接スリットの瞬接格
子間の経路探索を同時並列に行うようにした経路探禁処
理システムケ提供することにある。
An object of the present invention is to solve the problem that a general-purpose computer requires a large amount of converter time, and to provide a route search processing system that simultaneously searches for routes between instantaneous contact grids of adjacent slits. be.

〔発明の構成〕[Structure of the invention]

本発明のシステムは、接続すべき格子点の対からなる区
間データを記憶する区間データ記憶部と、基板全体の格
子の使用状態を記憶する格子マツプ記憶部と、 経路を探索するプロセッサーを1次元アレー状に配列し
た経路探索処理部と、 該プロセッサーの実行を制御する経路探索制御部と、 探索された経路をバックトレースする経路トレース部と
、 決定された経路情報を記憶する経路データ記憶部および
格子マツプ記憶部と、 前記経路データ記憶部に経路情報を出力する経路データ
出力部とを備え、格子マツプなXまたはY軸に平行に一
定の間隔で複数個のスリットにスライス分割し、1つの
スリットに含まれ゛る1次元アレー状に並んだ各格子に
1台のプロセッサーを割当て、該スリットを順次x−ま
たけY軸に平行にシフトさせることを特徴とする。
The system of the present invention has a section data storage section that stores section data consisting of pairs of grid points to be connected, a grid map storage section that stores the usage status of the grid of the entire board, and a processor that searches for a route in a one-dimensional manner. A route search processing unit arranged in an array; a route search control unit that controls execution of the processor; a route tracing unit that backtraces the searched route; a route data storage unit that stores determined route information; It is equipped with a lattice map storage section and a route data output section that outputs route information to the route data storage section, and the lattice map is sliced into a plurality of slits at regular intervals parallel to the The present invention is characterized in that one processor is assigned to each grid arranged in a one-dimensional array included in the slit, and the slit is sequentially shifted across the x-axis and parallel to the Y-axis.

各プロセッサーには、1つのスリット内および隣接する
スリットの隣接格子間の経路の有無を調べるソフトウェ
アを内蔵し、それを実行させることによって経路探索を
行う。
Each processor has built-in software that checks the presence or absence of a path within one slit and between adjacent grids of adjacent slits, and routes are searched by executing this software.

配線層が2つ以上の多層のプリント板、LSl等に対し
ても、各配線層での探索方向が規則化し、探索方向が変
る格子点にスルーホールを設けることによって拡張が可
能である。
The present invention can be extended to multilayer printed boards, LSIs, etc. with two or more wiring layers by regularizing the search direction in each wiring layer and providing through holes at lattice points where the search direction changes.

〔発明の原理と作用〕[Principle and operation of the invention]

本発明の特徴は、格子マツプを複数個のスリットにスラ
イス分割し、1個のスリットに含まれる1次元アレー状
に並んだ各格子に1台のプロセッサーを割当て、該スリ
ットを順次シフトさせることによシ隣接するスリットの
隣接格子間の経路藤索を同時並列に行う。
The feature of the present invention is that a lattice map is divided into slices into a plurality of slits, one processor is assigned to each lattice arranged in a one-dimensional array included in one slit, and the slits are sequentially shifted. Routes between adjacent lattices of adjacent slits are routed in parallel at the same time.

〔発明の実施例〕[Embodiments of the invention]

次に本発明について図面を参照して詳#iに説明する。 Next, the present invention will be explained in detail with reference to the drawings.

第1図を参照すると、格子マツプ1は、X座標の格子幅
2を単位にY軸と平行に複数個の縦長のスリット3にス
ライス分割されている。1つのスリットはY方向の1次
元アレー状に複数個の格子4からなる。
Referring to FIG. 1, a grid map 1 is sliced into a plurality of vertically long slits 3 parallel to the Y axis in units of a grid width 2 of the X coordinate. One slit consists of a plurality of gratings 4 arranged in a one-dimensional array in the Y direction.

第2図を参照して本発明の基本的な動作を説明する。格
子マツプ5は経路探索前の状態で、既に使用済の格子8
、今回接続すべき区間データの始点6、終点7が示され
ている。まず始点6を含むスリン)10a内の各格子に
プロセッサー9a。
The basic operation of the present invention will be explained with reference to FIG. The grid map 5 is in the state before the route search, and the grid map 5 is already used.
, the starting point 6 and ending point 7 of the section data to be connected this time are shown. First, a processor 9a is installed in each grid in the lattice (surin) 10a including the starting point 6.

9b、9c、・・・・・・9nを割当て、始点6からス
リット10a内でのY方向の経路を探索する。探索結果
は見つかった経路の方向12で表現され経路探索結果が
保存する格子マツプ11のスリン) 10a’に保存さ
れる。次に隣接するスリン)10bの各格子にプロセッ
サー9a、9b、9c、・・・・・・9nを割当て、ス
リン)10a内での経路が保存した格子からスリン)1
0bへのX方向の経路がスリッ□ト10aとスリン) 
10bとの各隣接する格子間で同時並列に探索される。
9b, 9c, . . . 9n are assigned, and a path in the Y direction from the starting point 6 within the slit 10a is searched. The search result is expressed by the direction 12 of the found route and is stored in the grid map 11 (Surin) 10a' where the route search result is stored. Next, processors 9a, 9b, 9c, ... 9n are assigned to each grid of the adjacent Surin) 10b, and the path within Surin) 10a is selected from the saved grid.
The path in the X direction to 0b is slit □ 10a and slit)
10b and are simultaneously searched in parallel between each adjacent grid.

スリン)10aからの経路がみつからなかった格子に対
しては、スリットiob内でのY方向の経路が探索され
地。探索結果はスリット10b′に保存される。このよ
うにX方向に順次スリットをシフトしていき終点7に到
達するまで経路探索が行なわれる。
For grids for which no route from the slit 10a was found, a route in the Y direction within the slit iob is searched. The search results are stored in the slit 10b'. In this way, the route search is performed by sequentially shifting the slits in the X direction until reaching the end point 7.

第3図において、本システムの構成を説明する。In FIG. 3, the configuration of this system will be explained.

経路探索制御部14は区間データ記憶部13よシ1区間
データを入力し、第2図の始点6を含むスリン)10a
から探索を開始することを経路探索処理部15に指示す
る。プロセッサー9a、9b。
The route search control unit 14 inputs the section data of section 1 from the section data storage section 13, and selects the route search section 10a including the starting point 6 in FIG.
The route search processing unit 15 is instructed to start the search from. Processors 9a, 9b.

9c、・・・・・・9nは第2図のスリン)10a内の
各格子に割当てられ、格子マツプ入出力制御部16を介
して格子マツプ記憶部17から、各格子の使用状態を入
力し経路を探索する。見つかった経路の方向を格子マツ
プ記憶部17に格納する。次に各プロセッサーは第2図
のスリン)1”Ob内の各格子に割尚てられ紳述した通
りの経路の探索を行う。
9c, . . . , 9n are assigned to each grid in the grid 10a in FIG. Explore routes. The direction of the found route is stored in the grid map storage section 17. Next, each processor is assigned to each grid in the 1" Ob shown in FIG. 2, and searches for a route as described above.

以下同様にjh次ススリットシフトしていくことによシ
終点7までの経路が探索される。終点7 @:経路が到
達し、九時点で第3図の経路トレース部18は、格子マ
ツプ記憶部17に格納されている経路の方向に基づいて
、#カフから始点6曾でバックトレースし最彰的表1本
の経路を法定する。経路データ記憶部19は決定された
経路データをPjVデータ配憶部20に格納すると同時
に格子−ツブ記憶部17へ該経路の格子に対し使用済状
態をセットし、今回の探索中に付けられた経路の方向を
消去する。上記の動作を全ての区間データに対17て繰
返し実行する。
Thereafter, the route to the end point 7 is searched by similarly performing the jh-th slit shift. End point 7 @: The route has arrived, and at point 9, the route tracing unit 18 in FIG. A route for one award shall be established by law. The route data storage unit 19 stores the determined route data in the PjV data storage unit 20, and at the same time sets the used status for the grid of the route in the grid-tube storage unit 17. Clear route direction. The above operation is repeated 17 for all section data.

〔発明の幼芽・〕[The germ of invention]

本発明には基板をスリットにスライス分割し、スリット
を順次シフトして隣接スリット間の経路を同時並列に探
索することにより経路探索のコンピュータ時間を大幅に
削減できるという効果がある。
The present invention has the effect of greatly reducing computer time for route searching by dividing the substrate into slits, shifting the slits sequentially, and simultaneously searching for routes between adjacent slits in parallel.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は複数個のスリットにスライス分割された格子マ
ツプ、第2図は本発明の基本動作を説明するための図、
および第3図は本発明の二実施例を示す図である。 第1図から第3図において、1・・・・・・格子マツプ
、2・・・・・・X座標の格子幅、3・・・・・・スラ
イス分割されたスリット、4・・・・・・格子、5・・
・・・・格子マツダ(経路探索前の状態)、6・・・・
・・区間データの始点、7・・・・・・区間データの終
点、8・・・・・・格子の使用済枦態、9a、9b、9
e、・・・・・・9n・・・・・・プロセッサー、10
a。 10b、10c、・・・・・・10m・・・・・・スリ
ット(経路探索前)、10a’、10b’、10c’、
−−−・−・10m’−・自・−スリット(経路探索後
)、11・・・・・・格子マツプ(経路探索後の状態)
、12・・・・・・経路の方向、13・・自・・区間デ
ータ記憶部、14・・・・・・経路探索制御部、15・
・・・・・経路探索処理部、16・・・・・・格子マツ
プ入出力制御部、17・・・・・・格子マツプ記憶部、
18・・・・・・経路トレース部、19・・・・・・経
路データ出力部、20・・・・・・経路データ記憶部。 某3胆 手続補正書 昭和  年 41 日 特許庁長官 殿 1、事件の表示   昭和58年特許 願第61143
号2、発明の名称  経路探索処理システム3、補正を
する者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 4、代理人 5、補正の対象 ゛ (1)図面 (2)  明細書の発明の詳細な説明の欄6、補正の内
容 (1)願書に添付された図面の第2図を新たな図面と差
し換えます。 (2)明細書第6頁第2行の記載「結果j」を「結果を
」と訂正します。
FIG. 1 is a lattice map sliced into a plurality of slits, FIG. 2 is a diagram for explaining the basic operation of the present invention,
and FIG. 3 are diagrams showing two embodiments of the present invention. In Figures 1 to 3, 1... Lattice map, 2... Grid width of the X coordinate, 3... Slit divided into slices, 4... ... Lattice, 5...
... Lattice Mazda (state before route search), 6...
... Start point of section data, 7 ... End point of section data, 8 ... Used grid state of grid, 9a, 9b, 9
e,...9n...Processor, 10
a. 10b, 10c,...10m...Slit (before route search), 10a', 10b', 10c',
---・-・10m'-・Self・-slit (after route search), 11... Lattice map (state after route search)
, 12...Route direction, 13...Section data storage unit, 14...Route search control unit, 15...
...Route search processing unit, 16... Lattice map input/output control unit, 17... Lattice map storage unit,
18...Route tracing unit, 19...Route data output unit, 20...Route data storage unit. Written amendment to a certain three-pronged procedure, dated 41st 1948, Director General of the Patent Office, 1, Indication of the case, 1988 Patent Application No. 61143
No. 2, Title of the invention Route search processing system 3, Person making the amendment Relationship to the case Applicant: 5-33-1-4 Shiba, Minato-ku, Tokyo, Agent 5, Subject of amendment ゛(1) Drawings (2) ) Column 6 of the detailed explanation of the invention in the specification, contents of amendment (1) Figure 2 of the drawing attached to the application will be replaced with a new drawing. (2) The statement "Result j" on page 6, line 2 of the specification will be corrected to "Result."

Claims (1)

【特許請求の範囲】 X、Y直交方向に格子が設けられた配線基板における接
続すべき格子点の対からなる区間データを記憶する区間
データ記憶部と、 前記配線基板全体の格子の使用状態を記憶する格子マツ
プ記憶部と、 経路を探索するプロセッサーを1次元アレー状に配列し
た経路探索処理部と、 該プロセッサーの実行を制御する経路探索制御部と、 探索された経路をバックトレースする経路トレース部と
、 決定された経路情報を記憶する経路データ記憶部および
前記格子マツプ記憶部と、 前記経路データ記憶部に経路情報を出力する経路データ
出力部とを備え、格子マツプをX又はY軸に平行に一定
の間隔で複数個のスリットにスライス分割し、1つのス
リットに含まれる1次元アレー状に並んだ桑格子に1台
のプロセッサーを割当て、該スリットを順次X又はY軸
に平行にシフトさせることを特徴とした経路探索処理シ
ステム。
[Scope of Claims] A section data storage unit that stores section data consisting of pairs of grid points to be connected on a wiring board in which a grid is provided in orthogonal directions of X and Y; A lattice map storage unit for storing, a route search processing unit in which processors for searching routes are arranged in a one-dimensional array, a route search control unit for controlling the execution of the processors, and a route tracing unit for backtracing the searched route. a route data storage unit that stores determined route information and the lattice map storage unit; and a route data output unit that outputs route information to the route data storage unit; Divide the slice into multiple slits at regular intervals in parallel, assign one processor to the mulberry lattice arranged in a one-dimensional array included in one slit, and shift the slit sequentially in parallel to the X or Y axis. A route search processing system characterized by:
JP58061143A 1983-04-07 1983-04-07 System for processing path retrieval Granted JPS59186067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58061143A JPS59186067A (en) 1983-04-07 1983-04-07 System for processing path retrieval

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58061143A JPS59186067A (en) 1983-04-07 1983-04-07 System for processing path retrieval

Publications (2)

Publication Number Publication Date
JPS59186067A true JPS59186067A (en) 1984-10-22
JPH0148585B2 JPH0148585B2 (en) 1989-10-19

Family

ID=13162576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58061143A Granted JPS59186067A (en) 1983-04-07 1983-04-07 System for processing path retrieval

Country Status (1)

Country Link
JP (1) JPS59186067A (en)

Also Published As

Publication number Publication date
JPH0148585B2 (en) 1989-10-19

Similar Documents

Publication Publication Date Title
Horowitz et al. The binary tree as an interconnection network: Applications to multiprocessor systems and VLSI
Stout Meshes with multiple buses
US5072402A (en) Routing system and method for integrated circuits
Wise Compact layouts of banyan/FFT networks
JPS63225869A (en) Wiring path search system
JP2006196627A (en) Semiconductor device and its design program
Franzblau Performance guarantees on a sweep-line heuristic for covering rectilinear polygons with rectangles
US8261226B1 (en) Network flow based module bottom surface metal pin assignment
Sarrafzadeh et al. Single-layer global routing
Olukotun et al. A preliminary investigation into parallel routing on a hypercube computer
Tsai et al. An HV alternating router
JPS59186067A (en) System for processing path retrieval
JáJá et al. Parallel algorithms for channel routing in the knock-knee model
Myllykoski A task-based algorithm for reordering the eigenvalues of a matrix in real Schur form
JP2523702B2 (en) Automatic wiring method for semiconductor integrated circuits
JP3229235B2 (en) Wiring shaping method and apparatus, prohibited area radius determining method and apparatus
Thomborson et al. Computing a rectilinear steiner minimal tree in time
Venkateswaran et al. A hexagonal array machine for multilayer wire routing
Raghunath et al. Designing interconnection networks for multi-level packaging
JPS6140674A (en) Route retrieval processing system
Leung et al. Task Mapping for Non-contiguous Allocations.
Korte et al. Combining partitioning and global routing in sea-of-cells design
JPS59189471A (en) Wiring route searching system
Wang et al. A new fault-tolerant broadcast routing algorithm on mesh networks
Slemaker et al. A programmable printed-wiring router