JPH0143333B2

JPH0143333B2 -

Info

Publication number: JPH0143333B2
Application number: JP59248813A
Authority: JP
Inventors: Juji Takenaka; Yoshiji Nishizawa; Takashi Ito; Kiichi Matsuda
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-11-27
Filing date: 1984-11-27
Publication date: 1989-09-20
Also published as: JPS61127031A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はバツフアメモリ装置に関するものであ
り、特に一定周期のタイミングによつて印加され
たデータを効率良くバツフアリングするバツフア
メモリ装置に関する。

〔従来の技術、および発明が解決しようとする問題点〕

本発明に係るバツフアメモリ装置は、例えばテ
レビ会議用画像符号化システムに用いられてい
る。テレビ会議用画像符号化システムにおいて
は、テレビカメラからの映像信号をＡ／Ｄ変換
し、符号化装置において送信用データ形態に符号
化した後、バツフアメモリ装置を介して、送信側
のデータを伝送路に送り出すようにしている。こ
こでバツフアメモリ装置は、送信すべきデータの
一時的記憶並びに送信側のスピードと、伝送路及
び受信側又はいずれか一方とのスピードの差異を
調整すること等を目的として設けられている。

テレビ会議における画像はいわゆる動画像であ
るから、テレビカメラからの映像信号を全て送信
しなければならない訳であるが、全てのデータを
送信すると、情報伝送量が非常に大きく伝送経費
が相当の額となり、また全体システムを高速動作
回路で実現しなければならなくなる。そこで、通
常は、例えば上記符号化装置において、前回まで
の画像データと今回走査した画像データの変化分
画像を抽出し、変化分のみを送出し、情報伝送量
の低減化を図つている。

また、テレビ会議用画像符号化システムは、基
本的に、例えばNTSCに準拠して作動させるよう
にしているから、送信すべきデータは一定周期の
フレーム毎にバツフアメモリ装置を介して伝送路
に送られ、受信側で受像機、例えばCRTモニタ
に画像化されるようになつている。

テレビ会議システムは現在実用化段階にあるこ
とから、コスト・パフオーマンスの追求が意図さ
れている。かかる観点から、比較的低スピードの
伝送路を用い、比較的低速度の回路で実現したい
訳である。上述の変化画像データのみを送出する
ようにしていることはかかる目的に沿うものであ
る。一方変化画像データのみを送出するという観
点から、通常の変化画像データ量を基準としてフ
レーム周期間に送出し得るデータ量を設定し、こ
れに応じたシステム設計としている。

従つて、設計段階で予想したデータ量以上の変
化画像データが生ずると、１フレーム期間内には
送出し得ず、またデータの送出をフレーム周期に
同期させた場合、画像データの送信の途中で次の
フレームになり、また新たに変化画像データの初
めから送信を行うことから、前述の送出残りのも
のは受信側では映像化されず、CRTモニタの下
部の方が以前のままの状態になるという不自然さ
が生ずる。

そこで本出願人はかかる問題を解決すべくすで
にマルチフイールド駒落方式をすでに提案した。
すなわちマルチフイールド駒落方式とは、伝送す
べき変化画像データがそのフレーム期間内に送出
できないような場合は、次のフレームにおいてリ
フレツシユすることなく引き続いて変化画像デー
タを送出させ続けるものである。変化画像データ
量が多い場合には、複数のフイールドデータが送
出されず、いわゆるマルチフイールド駒落しとな
る。しかしながら、上述の不自然さは解消される
のであり、実質的な問題はなくなつている。

このようなマルチフイールド駒落しは通常、符
号化装置において行なわれているが、符号化装置
でこのように処理されたデータが伝送路に送出す
べくバツフアメモリ装置に印加される。

かかるバツフアメモリ装置の構成としては従来
ダブルバツフアメモリとシングルバツフアメモリ
とが提案されている。

ダブルバツフアメモリを用いた構成例を第２図
に示す。第２図は、伝送路をはさんで左側に送信
側、右側に受信側を示している。送信側は符号化
装置１′、ダブルバツフアメモリ装置２′、その前
後のスイツチSW１，SW２が図示されている。
受信側もダブルバツフアメモリ装置５とその前後
のスイツチSW３，SW４及び受像機６が示され
ている。但し以下、送信側についてのみ述べる。

上述の如く符号化装置１′で伝送すべきデータ
DATA₁が決定され、バツフアメモリ装置２′に
印加される。バツフアメモリ装置２′は先ず第１
のフレームでスイツチSW１がＡ側バツフアメモ
リBM−Ａに選択され上記データDATA₁がBM
−Ａに書き込れる。次のフレームでは、スイツチ
SW２がBM−Ａ側に選択され、今書込れたデー
タを伝送路に出力可能にすると共に、スイツチ
SW１はＢ側バツフアメモリBM−Ｂに選択され、
符号化装置１′からのデータDATA₁はBM−Ｂに
書込れる。さらに次のフレームでは、BM−Ｂに
書込れたデータが伝送路に出力され、BM−Ａに
符号化装置１′からのデータDATA₁が書込れる。
以下同様に交互にくり返される。

以上の動作タイミングを第３図に示す。第３図
ａは一定周期のフレーム同期信号、第３図ｂは伝
送すべきデータDATA₁、第３図ｃ，ｄはバツフ
アメモリＡ，Ｂの動作モードを示し、Ｒは読出動
作、Ｗは書込動作を示し、第３図ｅは伝送路上の
伝送データDATA₂を示す。伝送データDATA₂
はバツフアメモリ装置２′の介在により、１フレ
ームだけデータDATA₁よりおくれていることに
なる。

以上の動作において、バツフアメモリ装置は一
定周期のフレーム信号に同期して切換られて作動
（動作）することに留意されたい。これは、この
例示におけるテレビ会議システムがフレーム信号
を基調として動作することに帰因している。

このようなフレームに応じてバツフアメモリを
切換えるということに帰因して、一度に連続して
送出すべきデータが複数フレームにわたるような
場合、特にマルチフイールド駒落しに基づいたデ
ータを伝送するような場合、受信側でみた場合一
画面が数フレームにわたつて読出されたデータに
もとずいて画像化されるが、連続データに対して
メモリ切換えが行なわれるが、特にバツフアメモ
リとしては十分な容量を持つているような場合、
メモリ切換動作が無駄になる。

一方シングルバツフアメモリ装置の場合は、最
大情報送出量の大きさの大きなメモリ容量をを必
要とすること、及び、一般にメモリ容量に増大に
伴つて書込んだデータを読出すまでのタイムラグ
が大きくなり応答性が低下するという問題を生ず
る。

かかる問題については、実施例との関連におい
て後で詳述する。

〔問題を解決する手段〕

本発明は上述の問題に鑑みて、周期的なタイミ
ング制御信号に応答して印加されたデータ列を記
憶し、後段の信号処理系に送出するようにしたバ
ツフアメモリ装置であつて、周期的なタイミング
制御信号に応答して印加されたデータ列を記憶
し、後段の信号処理系に送出するようにしたバツ
フアメモリ装置であつて、少なくとも３個のバツ
フアメモリ部、及び該バツフアメモリ部への書込
データ数及び読出データ数を監視する制御部を具
備し、該制御部は所定のタイミング制御信号に同
期して前記バツフアメモリ部の１つに前記データ
列の書込みを行い、次のタイミング制御信号に同
期して該書込まれたデータ列を前記１つのバツフ
アメモリ部から読出すと同時に次のバツフアメモ
リ部へのデータ列の書込みを行い、かかる動作が
バツフアメモリ部について順次行われるよう構成
され、前記制御部は、前記１つのバツフアメモリ
部に書込まれるデータ列が前記タイミング制御信
号で規定される一定時間内に、前記バツフアメモ
リ部への書込可能なデータ数又は前記後段の信号
処理系で受け入れ可能なデータ数を越える場合
に、次のタイミング制御信号に応答して前記バツ
フアメモリ部に印加されるはずのデータの送出を
停止させ、前記データ数を越えた分のデータにつ
いて書込み又は読出しを行わせるよう動作する、
バツフアメモリ装置を提供する。

〔作用〕

すなわち、少くとも３台のバツフアメモリを並
設し、書込データ数と後段の信号処理系の動作ス
ピードにより規定される読出スピードを制御部で
勘案し、効率よいデータバツフアリングを行うも
のである。

〔実施例〕

以下添付図面を参照して本発明の実施例につい
て述べる。

第１図は本発明の一実施例としてのバツフアメ
モリ装置の構成を示す図であつて、テレビ会議用
符号化システムに用いた場合を示す図である。従
つて、バツフアメモリ装置２の前段には符号化装
置１が、後段には、伝送路に接続されるインター
フエース３が、接続されている。第１図に図示の
バツフアメモリ装置２は、３個の並列に設けられ
たバツフアメモリ２３〜２５と、これらを制御す
るための書込制御部２２、読出制御部２６、外部
制御部２７が設けられている。尚この実施例にお
いては、符号化装置１からのデータDATAは一
旦フリツプフロツプ２１で保持されるようにして
いる。

バツフアメモリ２３〜２５は同じ構成をしてお
り、その具体的回路図を第４図に示す。バツフア
メモリ２３を例にとると、書込データが書込れ、
読出されるメモリ２３１、書込データの数を計数
するアドレスカウンタ２３２、アドレスカウンタ
の値を保持するラツチ回路２３４、アドレスを比
較するコンパレータ２３５、これらの回路を制御
するタイミング制御回路２３３が図示の如く接続
されている。

この実施例においては、メモリ２３１は書込ク
ロツクWCKと読出クロツクRCKとは異なるクロ
ツクで作動するようになつている。勿論、書込ク
ロツクWCKを読出クロツクRCKを同じ値にする
こともできる。但し、書込と読出しは同時には行
なわれない。

書込制御部２２の具体的回路図を第５図に示
す。書込制御部２２は、符号化装置１からのラス
トパルスLASTの立上りを検出する立上検出回路
２２１、該立上検出回路の出力によりカウント値
を更新する３進カウンタ２２２及び該カウンタの
出力をデコードして、前記メモリ２３〜２５のい
ずれかに書込可能信号WEN−Ａ〜WEN−Ｃを
出力するデコーダ２２３から構成されている。

３進カウンタ２２２としたのは３個のバツフア
メモリ２３〜２５に対応させているからであり、
０、１、２、０、１…というリングカウンタにな
つている。

読出制御部２６は具体的回路図を第６図に示
す。読出制御部２６は、各バツフアメモリ２３〜
２５からのエンドパルスEND−Ａ〜END−Ｃを
保持するフリツプフロツプ２６１、その立上りを
検出する立上り検出回路２６２、ORゲート２６
３、３進カウンタ２６２及びデコーダ２６５が図
示の如く接続されている。

外部制御部２７の具体的回路図を第７図に示
す。外部制御部は、カウンタ２７１、フリツプフ
ロツプ２７４、加算器２７５、遅延回路２７５、
カウンタ２７７、コンパレータ２７８、立上検出
回路２７３及び立下検出回路２７２が図示の如く
構成されている。

外部制御部２７は送出すべきデータ量が所定の
基準値REFより大きい場合にストツプ信号STP
を符号化装置１に出力して、バツフアメモリ装置
２に書込むべきデータの送出を停止させるもので
ある。このため、送出すべきデータを書込クロツ
クWCKをカウンタ２７１で計数している。この
計数に先立つて立下検出回路２７２でラストパル
スLASTの立下りを検出しカウンタ２７１をクリ
アするようにしている。一方、立上検出回路２７
３でラストパルスLASTの立上りを検出し、上記
クリアする前のカウンタ２７１の値をフリツプフ
ロツプ２７４にラツチさせるようにしている。ラ
ツチ後の値が加算器２７５を介してカウンタ２７
７に加えられ、基準値REFとコンパレータ２７
８で比較され、基準値REF以上になるとストツ
プ信号STPが出力される。尚カウンタ２７７は、
上述のクリツプフロツプ２７４にカウンタ２７１
の値をラツチするタイミングで立上検出回路２７
３からの信号でクリアされ、このクリアから一定
時間後、遅延回路２７６からの信号により上記ラ
ツチされた値がロードされる。カウンタ２７７の
値は、読出クロツクRCKにより減算されるよう
になつている。

以下第１図、第４図〜第７図に図示のバツフア
メモリ装置の動作を説明する。

フレーム信号FRMは一定周期で発せられ（第
８図ａ）、この信号FRMに同期して符号化装置１
から送出すべきデータDATAがバツフアメモリ
装置２に送られてくる。データDATAの各デー
タは書込クロツクWCKに同期している。

上記データDATAの各データは一旦フリツプ
フロツプ２１でラツチした後各バツフアメモリ２
３〜２５に印加される。フリツプフロツプ２１は
動作の確実性を目的として設けており、本質的に
必要なものではない。データは各バツフアメモリ
２３〜２５に並列に印加されているが、書込制御
部２２から出力された書込可能信号WENの有効
な（イネーブル）ものについてのみ書込みが行な
われる。従つて、先ずWEN−Ａがイネーブルで
あるから、バツフアメモリ−Ａ２３について書込
みが行なわれる。すなわち第４図に示すように、
端子DATA−Ｉに印加されたデータは、書込ク
ロツクWCKに追従してバツフアメモリ部２３１
に書込れる。この場合、書込クロツクWCKをア
ドレスカウンタ２３２で計数し書込許可信号
WENが有効である期間に書込れたデータ数を計
数しておく。アドレスカウンタ２３２の数計値は
次のフレームで読出しが行なわれるときに用いら
れる。

上記動作と並行して、外部制御部２７は書込ク
ロツクWCKを計数しバツフアメモリ−Ａ２３に
書込れたデータ数を計数する。通常この計数値は
基準値に到達しないからストツプ信号STPは出
力されない。

符号化装置１は上記データの終了を示すラスト
パルスLASTを出力する。

書込制御部２２はこのラストパルスLASTの立
上りを検出し、書込許可信号をWEN−Ａから
WEN−Ｂに切替える。外部制御部２７はこのラ
ストパルスLASTでカウンタ２７１をクリアす
る。

次のフレーム信号FRMが発せられると、バツ
フアメモリ−Ｂ２４に上述同様のデータ書込が行
なわれると共に、バツフアメモリ−Ａ２３に書込
れたデータを読出しインターフエース３を介して
伝送路に送出する動作が並行して行なわれる。デ
ータの読出しは、読出制御部２６から読出許可信
号REN−Ａが出力された状態において、読出ク
ロツクRCKに同期して行なわれる。バツフアメ
モリ−Ａ２３のラツチ回路２３４に記憶された書
込データ数の全てについて読出しが行なわれると
エンド信号END−Ａが出力される。読出制御部
２６はこのエンド信号END−Ａを受けて、次の
フレーム周期においてバツフアメモリ−Ｂ２４に
書込れたデータを読出可能とするためのREN−
Ｂをイネーブルにする。

以下同様に、バツフアメモリ−Ｃへのデータ書
込み、バツフアメモリ−Ｂからのデータ読出しが
行なわれ、以上の動作が、バツフアメモリＡ→Ｂ
→Ｃ→Ａ→Ｂ→Ｃとサイクリツクに行なわれてい
く。

以上は変化画像データが比較的少ない通常の場
合についての動作であるが、符号化システムの動
作に対して伝送路の伝送スピードが遅く、換言す
れば書込クロツクWCKより読出クロツクRCKが
遅く、１フレーム期間内に書込んだデータを１フ
レーム期間では伝送し得ないような場合、又は、
上述のマルチフイールド駒落しが生じ連続的にデ
ータを送出すべき場合について、第８図のタイミ
ングチヤートを参照して述べる。

第７図に図示のコンパレータ２７８の基準値
REFは、かかる事情を考慮して定められている。

先ずフレーム信号FRMに同期して符号化装置
１からデータDATA_aが送出され、書込許可
WENがイネーブルであるバツフアメモリ−Ａに
書込みが行なわれる（第８図ａ，ｂ，ｅ）。

WEN信号は符号化器側のLAST信号により、
サイクリツクに切り替わり、符号化器側から来る
情報量が少ない時のLAST信号は、１映像フレー
ムに１回出るのでＡメモリのWEN信号が出てか
ら再度ＡメモリのWEN信号が出るまでトリプル
バツフアの場合、最も早くても２フレーム後であ
る。したがつて、メモリＡに書かれたデータは２
フレームの間で読みきる事が出来れば読み出し制
御信号RENと、書き込み制御信号WENがぶつか
る事を回避出来る。そこで２フレーム後にデータ
が読みきれない状態が予想される情報量が符号化
器側からくる場合、すなわち、外部制御部２７の
計数値が基準値REFを越える場合、符号化器側
に符号化停止信号STPを送り、次のフレームで
のデータを止める。

次のフレームに入ると、本来符号化装置１から
次に送出すべきデータが出力されるべきである
が、ストツプ信号STPが未だオンのままである
から、このフレームではデータは出力されない。
一方、読出許可信号REN−Ａがオンとなり上記
書込れたデータがバツフアメモリ−Ａから読出さ
れる。この読出動作と並行して外部制御部２７の
カウンタ２７７が読出クロツクRCKにより減算
される。そしてしかるべきデータ数が読出された
とき、外部制御部２７のコンパレータ２７８のス
トツプ信号STPがオフになる（第８図ｄ）。これ
により次の書込が可能な状態になるが、フレーム
信号FRMに同期して作動しているから、この期
間には書込データは符号化装置１から送出されな
い。

この場合のデータDATA_bは１フレーム期間内
に伝送するのに十分な量であり、符号化装置１は
外部制御部２７からのストツプ信号STPの要請
を受けないでラストパルスLASTを出力する。

次のデータDATA_cについても同様である。

またマルチフイールド駒落し状態の数フレーム
にわたつてデータを送出すべきような場合であつ
ても、上記同様、必要な都度、外部制御部２７か
らストツプ信号STPが発せられ、WEN信号と
REN信号がぶつかる事はなく複数のフレームに
わたつて１つのREN信号をイネーブルにしてお
く事が出来、フレーム周期にかかわらずデータを
読み出す事が出来る。

バツフアメモリで一旦記憶し、後段の信号処理
系に送出するという動作において、システム全体
の効率化を図るという観点からはシングルバツフ
ア方式が適していないということは自明である。
書込タイミングと読出タイミングとが明確に分離
されてしまい、書込みと読出しの並行動作ができ
ないからである。従つて効率良いバツフアリング
を確立するためには２以上バツフアメモリを並設
することが必要となる。

しかしながら、従来のように単にダブルバツフ
アメモリ構成とし、フレーム周期毎切換えるのみ
では、充分でない。特に伝送路のスピードが溢路
になつているような場合、マルチフイールド駒落
し現象が生じた場合、第１のフレームでバツフア
メモリＡに書込れ、第２のフレームでバツフアメ
モリ−Ａの読出しと同時にバツフアメモリＢへの
書込みがなされるが、第３のフレームに入つた場
合、バツフアメモリ−Ａの内容は全て読出されて
いず、バツフアメモリ−Ａへの書込みができず、
またバツフアメモリ−Ｂの読出しもできない。従
つて第３のフレームではバツフアメモリ−Ａの読
出し動作が行なわれるだけにすぎない。次の第４
フレームでバツフアメモリ−Ａへの書込みとバツ
フアメモリ−Ｂの読出が行なわれるが、さらに次
の第５フレームではバツフアメモリ−Ｂの読出し
が完了しておらず、バツフアメモリ−Ｂへの書込
とバツフアメモリ−Ａからの読出しができない。
以下同様である。従つて上述の例において、第３
フレーム、第５フレームにおいて無駄時間が生ず
ることとなる。また上述の如く、書込禁止状態に
応答した動作をさせるためには、第２図に図示の
如き構成のみでは充分でなく、制御回路が必要と
なる。

これに対し、上述の本発明にもとづく実施例に
おいては、外部制御部２７で伝送路の伝送スピー
ドを勘案したデータをバツフアメモリに取り込む
ようにし、且つ、バツフアメモリを３つ並設し、
書込動作と読出動作の有効化を図つている。特
に、３番目のバツフアメモリを設けたことは、マ
ルチフイールド駒落し後の変化量の少ない画像デ
ータを記憶させるに有効であり、伝送路に遊びが
生じないようにしている。

バツフアメモリ構成を４以上にすることも可能
である。しかしながら、３台以上何台にするかに
ついては、フレーム周期、伝送路のスピード、コ
スト・パフオーマンス等を考慮して定める。

以上の実施例においては、テレビ会議用画像デ
ータ符号化システムにおけるバツフアメモリ装置
について例示したが、一定周期の発せられるタイ
ミング信号に同期して、読出動作が行なわれ、後
段の回路が溢路となつて時折り一定周期内では送
出し切れないデータが発生する一方で最も効率の
良いバツフアリングを行ないたいような他の場合
についても同様に適用することができる。

〔発明の効果〕

以上に述べたように、本発明によれば、効率の
良いバツフアリングが可能なバツフアメモリ装置
が提供される。

【図面の簡単な説明】

第１図は本発明の一実施例としてのバツフアメ
モリ装置の構成図、第２図は従来の画像データ送
信システムの構成図、第３図は第２図におけるバ
ツフアメモリの動作タイミング図、第４図は第１
図におけるバツフアメモリ部の一例としての回路
図、第５図は第１図における書込制御部の一例と
しての回路図、第６図は第１図における読出制御
部の一例としての回路図、第７図は第１図におけ
る外部制御部の一例としての回路図、第８図は第
１図のバツフア装置の動作タイミング図、であ
る。（符号の説明）、１……符号化装置、２……バ
ツフア装置、３……インターフエース、２１……
フリツプフロツプ、２２……書込制御部、２３〜
２５……バツフアメモリ部、２６……読出制御
部、２７……外部制御部。

Claims

【特許請求の範囲】１周期的なタイミング制御信号に応答して印加
されたデータ列を記憶し、後段の信号処理系に送
出するようにしたバツフアメモリ装置であつて、少なくとも３個のバツフアメモリ部、及び該バ
ツフアメモリ部への書込データ数及び読出データ
数を監視する制御部を具備し、該制御部は所定のタイミング制御信号に同期し
て前記バツフアメモリ部の１つに前記データ列の
書込みを行い、次のタイミング制御信号に同期し
て該書込まれたデータ列を前記１つのバツフアメ
モリ部から読出すと同時に次のバツフアメモリ部
へのデータ列の書込みを行い、かかる動作がバツ
フアメモリ部について順次行われるよう構成さ
れ、前記制御部は、前記１つのバツフアメモリ部に
書込まれるデータ列が前記タイミング制御信号で
規定される一定時間内に、前記バツフアメモリ部
への書込可能なデータ数又は前記後段の信号処理
系で受け入れ可能なデータ数を越える場合に、次
のタイミング制御信号に応答して前記バツフアメ
モリ部に印加されるはずのデータの送出を停止さ
せ、前記データ数を越えた分のデータについて書
込み又は読出しを行わせるよう動作するバツフア
メモリ装置。