JPH0140527B2 - - Google Patents

Info

Publication number
JPH0140527B2
JPH0140527B2 JP2671281A JP2671281A JPH0140527B2 JP H0140527 B2 JPH0140527 B2 JP H0140527B2 JP 2671281 A JP2671281 A JP 2671281A JP 2671281 A JP2671281 A JP 2671281A JP H0140527 B2 JPH0140527 B2 JP H0140527B2
Authority
JP
Japan
Prior art keywords
emitter
voltage
current
resistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2671281A
Other languages
Japanese (ja)
Other versions
JPS57155812A (en
Inventor
Chaaruzu Uoorukisuto Kureiton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Priority to JP2671281A priority Critical patent/JPS57155812A/en
Publication of JPS57155812A publication Critical patent/JPS57155812A/en
Publication of JPH0140527B2 publication Critical patent/JPH0140527B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は増幅回路、特に誘導負荷の駆動に好適
な線形B級相互コンダクタンス電力増幅回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit, and particularly to a linear class B transconductance power amplifier circuit suitable for driving an inductive load.

誘導負荷を入力信号電圧で線形的に駆動する必
要がしばしばあり、例えばカラーテレビジヨン受
像機或いはカラーグラフイツク表示装置のコンバ
ージエンス制御はその典型的な一例である。コン
バージエンス制御回路では、垂直或いは水平偏向
信号、又は両方の偏向信号から得たコンバージエ
ンス制御信号をコンバージエンス・コイルに印加
する。例えば、偏向信号をX(−1≦X≦1)と
すると、コンバージエンス制御信号はパラボラ波
形信号(KX2、但しKは係数)及びスタテイツ
ク・コンバージエンス信号の合成信号である。
尚、高解像度が要求される装置のコンバージエン
ス制御では、3次以上の高次のコンバージエンス
制御信号(X3、X4、…)を使用してもよい。
It is often necessary to drive an inductive load linearly with an input signal voltage, for example convergence control of color television receivers or color graphics display devices is a typical example. The convergence control circuit applies a convergence control signal derived from a vertical or horizontal deflection signal, or both deflection signals, to a convergence coil. For example, if the deflection signal is X (-1≦X≦1), the convergence control signal is a composite signal of a parabolic waveform signal (KX 2 , where K is a coefficient) and a static convergence signal.
Incidentally, in convergence control of an apparatus requiring high resolution, convergence control signals of a third order or higher order (X 3 , X 4 , . . . ) may be used.

所望のコンバージエンス制御信号を得るには、
通常、複数の乗算器を有する関数発生器が使用さ
れる。得られたコンバージエンス制御電圧信号
は、適当な振幅値に増幅された後、コンバージエ
ンス・コイル駆動用の電流信号に変換される。
To obtain the desired convergence control signal,
Typically, a function generator with multiple multipliers is used. The obtained convergence control voltage signal is amplified to an appropriate amplitude value and then converted into a current signal for driving the convergence coil.

第1図に、コンバージエンス・コイル等の誘導
負荷の駆動に用いられる従来設計の増幅回路の一
例を示す。第1図において、入力信号eioが電源
インピーダンスが無視できる程度の入力信号電圧
源(図示せず)から入力端子INPUTに印加さ
れ、夫々抵抗器R11及びR21を介して第1差
動演算増幅器A1の反転入力端及び第2差動演算
増幅器A2の非反転入力端に加えられる。一方、
A1の非反転入力端及びA2の反転入力端は夫々
抵抗器R12及びR22を介してアース等の基準
電圧源(以下アースとする)に接続し、A2の非
反転入力端は抵抗器R24を介して接地してい
る。A1及びA2の出力端は夫々トランジスタ
(以下、TRとするが省略する場合がある)Q3
及びQ4のベースに接続し、Q3及びQ4のエミ
ツタは夫夫抵抗器R15及びR25を介して接地
している。帰還抵抗器R13をA1の反転入力端
とQ3のエミツタ間に接続し、他の帰還抵抗器R
23をA2の反転入力端とQ4のエミツタ間に接
続している。Q3及びQ4のベース・エミツタ間
には逆流電圧からこれらTRを保護する保護ダイ
オードD1及びD2を設ける。Q3及びQ4と正
電圧源+Vccの間には夫々例えばコンバージエン
スコイルである誘導負荷L1及びL2を接続す
る。
FIG. 1 shows an example of a conventionally designed amplifier circuit used to drive an inductive load such as a convergence coil. In FIG. 1, an input signal e io is applied to the input terminal INPUT from an input signal voltage source (not shown) whose power supply impedance is negligible, and is applied to the first differential operational amplifier A1 via resistors R11 and R21, respectively. and the non-inverting input terminal of the second differential operational amplifier A2. on the other hand,
The non-inverting input terminal of A1 and the inverting input terminal of A2 are connected to a reference voltage source such as ground (hereinafter referred to as ground) via resistors R12 and R22, respectively, and the non-inverting input terminal of A2 is connected via resistor R24. It is grounded. The output terminals of A1 and A2 are each transistor (hereinafter referred to as TR, but may be omitted) Q3.
and the bases of Q4, and the emitters of Q3 and Q4 are grounded through resistors R15 and R25. A feedback resistor R13 is connected between the inverting input terminal of A1 and the emitter of Q3, and the other feedback resistor R13 is connected between the inverting input terminal of A1 and the emitter of Q3.
23 is connected between the inverting input terminal of A2 and the emitter of Q4. Protection diodes D1 and D2 are provided between the bases and emitters of Q3 and Q4 to protect these TRs from reverse voltage. Inductive loads L1 and L2, which are, for example, convergence coils, are connected between Q3 and Q4 and the positive voltage source +Vcc, respectively.

次に、第1図の回路の動作について説明する。
周知の如く、A1及びA2の高内部利得によつ
て、Q3のエミツタには−eio・R13/R11の電圧が発 生し、Q4のエミツタにはeio・R24/R21+R24・ R22+R23/R22の電圧が発生する。尚、R11,R 13,R21,R22,R23,R24は夫々抵
抗器R11,R13,R21,R22,R23,
R24の抵抗を示す(以下、式中のR付の数字は
対応する抵抗器の抵抗を示す)。入力信号eioの正
の期間(eio>0)では、Q4及びQ3は夫々オ
ン及びオフ状態であり、Q4のコレクタ電流IO2
は実質上次の(1)式で表わされる。
Next, the operation of the circuit shown in FIG. 1 will be explained.
As is well known, due to the high internal gains of A1 and A2, a voltage of -e io · R13 / R11 is generated at the emitter of Q3, and a voltage of e io · R24 / R21 + R24 · R22 + R23 / R22 is generated at the emitter of Q4. occurs. In addition, R11, R13, R21, R22, R23, R24 are resistors R11, R13, R21, R22, R23,
The resistance of R24 is shown (hereinafter, the number with R in the formula shows the resistance of the corresponding resistor). During the positive period of the input signal e io (e io >0), Q4 and Q3 are in the on and off states, respectively, and the collector current of Q4 I O2
is essentially expressed by the following equation (1).

IO2=R22+R23/R25・R22・R24/R21+R24eio……
…(1) 若しR23=R24及びR21=R22であれば、 IO2=R23/R25・R22eio ………(1a) 一方、入力信号eioの負の期間(eio<0)では、
Q3及びQ4は夫々オン及びオフ状態となり、 Q3のコレクタ電流IO1は実質上次の(2)式で表わ
される。
I O2 =R22+R23/R25・R22・R24/R21+R24e io ...
…(1) If R23=R24 and R21=R22, I O2 = R23/R25・R22e io ………(1a) On the other hand, in the negative period of the input signal e io (e io <0),
Q3 and Q4 are turned on and off, respectively, and the collector current I O1 of Q3 is substantially expressed by the following equation (2).

IO1=R13/R15・R11eio ………(2) 以上の説明から、第1図の回路では、入力信号
eioの正及び負期間、即ち全作動範囲にわたつて
線形動作を行うためには回路素子のパラメータを
極めて注意深く選択する必要があることが判る。
I O1 = R13/R15・R11e io ………(2) From the above explanation, in the circuit shown in Figure 1, the input signal
It turns out that in order to achieve linear operation over the positive and negative periods of e io , ie over the entire operating range, it is necessary to select the parameters of the circuit elements very carefully.

更に、第1図の回路では、差動増幅器A1及び
A2の動作状態を等しくするため、非反転及び反
転入力端子のインピーダンスを等しくする必要が
ある。しかし、この要件を満足することは困難で
あつた。
Furthermore, in the circuit of FIG. 1, in order to equalize the operating states of differential amplifiers A1 and A2, it is necessary to equalize the impedances of the non-inverting and inverting input terminals. However, it has been difficult to satisfy this requirement.

したがつて、本発明の目的は、上述回路の欠点
を克服し、コンバージエンスコイル駆動に最適の
増幅回路、特に線形B級相互コンダクタンス増幅
回路を提供することである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to overcome the drawbacks of the above-mentioned circuits and to provide an amplifier circuit, in particular a linear class B transconductance amplifier circuit, which is most suitable for driving a convergence coil.

以下、第2図及び第3図を参照して本発明に係
る増幅回路を説明する。第2図に示す本発明の実
施例では、入力信号eioは入力端子INPUT及び抵
抗器R11を介して第2TRQ2と共にエミツタ結
合トランジスタ対、即ち差動増幅器を構成する第
1TRQ1のベースに印加する。Q1及びQ2のエ
ミツタは直結し且つ共通電流源IKに接続し、Q1
のベースは抵抗器R12を介して正電圧源VCC
接続している。同様にQ2のベースは抵抗器R2
2を介して正電圧源VCCに接続すると共に抵抗器
R21を介して接地している。Q1及びQ2のコ
レクタは、夫々、ダイオートD1及び抵抗器R1
4、ダイオードD2及び抵抗器R24を介して負
電圧源−VEEに接続し、更に夫々第3TRQ3及び
第4TRQ4のベースにも接続している。Q3及び
Q4のエミツタは夫々エミツタ抵抗器R15及び
R25を介して接地し、コレクタは夫々誘導負荷
L1及びL2を介して正電圧源VSに接続してい
る。帰還抵抗器R13をQ1のベースとQ3のエ
ミツタ間に接続し、一方他の帰還抵抗器R23を
Q2のベースとQ4のエミツタ間に接続してい
る。尚、OUT1及びOUT2は例えばコンバージ
エンス制御信号等を得るために必要に応じて負荷
電流I01及びI02に比例する電圧を出力する出力端
子である。
Hereinafter, the amplifier circuit according to the present invention will be explained with reference to FIGS. 2 and 3. In the embodiment of the invention shown in FIG. 2, the input signal e io is passed through the input terminal INPUT and the resistor R11 to the second TRQ2, which together with the second TRQ2 constitutes an emitter-coupled transistor pair, ie, a differential amplifier.
1Apply to the base of TRQ1. The emitters of Q1 and Q2 are directly connected and connected to a common current source I K ,
The base of is connected to the positive voltage source V CC through resistor R12. Similarly, the base of Q2 is resistor R2
It is connected to the positive voltage source V CC through R21 and grounded through resistor R21. The collectors of Q1 and Q2 are connected to a diode D1 and a resistor R1, respectively.
4. Connected to the negative voltage source -V EE through the diode D2 and resistor R24, and also connected to the bases of the third TRQ3 and the fourth TRQ4, respectively. The emitters of Q3 and Q4 are grounded through emitter resistors R15 and R25, respectively, and the collectors are connected to a positive voltage source V S through inductive loads L1 and L2, respectively. A feedback resistor R13 is connected between the base of Q1 and the emitter of Q3, while another feedback resistor R23 is connected between the base of Q2 and the emitter of Q4. Note that OUT1 and OUT2 are output terminals that output voltages proportional to the load currents I 01 and I 02 as necessary to obtain, for example, a convergence control signal.

次に、第2図の回路の動作について説明する。
TR対Q1,Q2及び電流源IKは差動増幅器を構
成する。入力信号eioが負の場合にはQ4はオフ
であり、Q1,Q2,Q3及びこれ等のTRに接
続した抵抗器はインバータを構成し、出力端子
OUT1即ちQ3のエミツタに出力電圧−eio・R
13/R11が現われる。したがつて、Q3のコ
レクタ電流(出力電流)IO1は上述の(2)式で求ま
る。Q4のコレクタ電流(出力電流)IO2は入力
信号eioが負の場合には零であることは勿論であ
る。一方、入力信号eioが正の場合にはQ3がオ
フとなり、Q1,Q2及びQ4で非反転増幅器を
構成する。抵抗器R11,R12,R13の抵抗
は夫々抵抗器R21,R22,R23の抵抗と実
質上等しくなるようにし、Q1及びQ2には特性
のそろつたものを使用する。入力信号eioの電圧
が増加するにつれてQ1のエミツタ電流は減少
し、Q2のエミツタ電流が増加する。したがつ
て、Q2のコレクタ電圧はQ4で増幅され、Q4
のコレクタに出力電流IO2が流れる。即ち、Q2
のコレクタ電圧はQ4のコレクタ電流IO2に変換
される。
Next, the operation of the circuit shown in FIG. 2 will be explained.
The TR pair Q1, Q2 and the current source IK constitute a differential amplifier. When the input signal e io is negative, Q4 is off and Q1, Q2, Q3 and the resistors connected to these TRs form an inverter and the output terminal
Output voltage -e io・R to OUT1, that is, the emitter of Q3
13/R11 appears. Therefore, the collector current (output current) I O1 of Q3 is determined by the above equation (2). Of course, the collector current (output current) I O2 of Q4 is zero when the input signal e io is negative. On the other hand, when the input signal e io is positive, Q3 is turned off, and Q1, Q2, and Q4 constitute a non-inverting amplifier. The resistances of the resistors R11, R12, and R13 are made substantially equal to the resistances of the resistors R21, R22, and R23, respectively, and resistors having the same characteristics are used for Q1 and Q2. As the voltage of the input signal e io increases, the emitter current of Q1 decreases and the emitter current of Q2 increases. Therefore, the collector voltage of Q2 is amplified by Q4, and Q4
Output current I O2 flows through the collector of. That is, Q2
The collector voltage of is converted to the collector current I O2 of Q4.

TRQ1のベース電流をiとすると、(1+β)
iがそのエミツタからTRQ2のエミツタに流入
する。TRQ1及びTRQ2のコレクタ電流は共に
等しい振幅(但し逆極性)である。このTRQ2
のコレクタ電流βiの実質的に全部がダイオードD
2及びコレクタ抵抗器R24を流れ、電圧降下即
ち信号電圧を生じる。この信号電圧はTRQ4の
エミツタに出力電圧V02として現れるが、D2と
TRQ4のベース・エミツタ接合電圧は実質的に
相殺される。従つて、V02βiR24となる。
If the base current of TRQ1 is i, (1+β)
i flows from that emitter to the emitter of TRQ2. The collector currents of TRQ1 and TRQ2 both have equal amplitude (but opposite polarity). This TRQ2
Substantially all of the collector current βi of the diode D
2 and collector resistor R24, producing a voltage drop or signal voltage. This signal voltage appears as an output voltage V 02 at the emitter of TRQ4, but it also appears as an output voltage V 02 at the emitter of TRQ4.
The base-emitter junction voltages of TRQ4 are substantially canceled. Therefore, V 02 βiR24.

ここで、TRQ1とQ2のベース電圧も実質的
に等しい。R13≫R15仮定すると、TRQ1のベー
ス電圧(従つてQ2のベース電圧)e′ioは、eio
直列入力抵抗器R11と分路抵抗器R12とR1
3の並列合成抵抗R12R13で分圧した値となり
次式で与えられる。
Here, the base voltages of TRQ1 and Q2 are also substantially equal. Assuming R13≫R15, the base voltage of TRQ1 (and therefore the base voltage of Q2) e′ io is equal to
It is a value obtained by dividing the voltage by three parallel combined resistors R12R13, and is given by the following formula.

e′io=R12R13/R11+R12R13eio=R12
・R13/R11(R12+R13)+R12・R13eio 一方、TRQ2のベース信号電流はiであり、
これは抵抗器R21とR22の並列合成抵抗R2
1R22に流れる電流e′io/(R21R22)と帰還
抵抗器R23を流れる電流(e′io−V02)/R23の
和である。従つて、上記V02の式のiにこの値を
代入すると V02β(R21+R22/R21・R22e′io+e′io−VO2/R23
)R24 上式を更にVO2で整理すると VO2β(R21+R22/R21・R22+1/R23)/1+βR2
4/R23R24e′io β≫1すると V02(R21+R22/R21・R22R23+1)e′io この式に上のe′ioの値を代入すると次式(3)が得ら
れる。
e′ io =R12R13/R11+R12R13e io =R12
・R13/R11 (R12+R13)+R12・R13e io On the other hand, the base signal current of TRQ2 is i,
This is the parallel combined resistance R2 of resistors R21 and R22.
This is the sum of the current e' io /(R21R22) flowing through R22 and the current (e' io -V 02 )/R23 flowing through the feedback resistor R23. Therefore, by substituting this value for i in the formula for V 02 above, V 02 β(R21+R22/R21・R22e′ io +e′ io −V O2 /R23
)R24 If the above equation is further rearranged using V O2 , V O2 β(R21+R22/R21・R22+1/R23)/1+βR2
4/R23R24e′ io β≫1, then V 02 (R21+R22/R21・R22R23+1)e′ io By substituting the above value of e′ io into this equation, the following equation (3) is obtained.

VO2=eioR21・R22+R21・R23+R22・R23/R21・R22
・R12・R13/R11・R12+R11・R13+R12・R13………(3) ここで上式(3)において、R21,R22及びR
23に夫々R11,R12及びR13を代入する
と、(3)式は次のようになる。
V O2 = e io R21・R22+R21・R23+R22・R23/R21・R22
・R12・R13/R11・R12+R11・R13+R12・R13……(3) Here, in the above formula (3), R21, R22 and R
By substituting R11, R12, and R13 into 23, equation (3) becomes as follows.

VO2=eioR13/R11 ………(4) ダイオードD2はトランジスタQ4のベース・
エミツタ間の接合電圧を補償すると共に、温度補
償の機能も有する。誘導負荷L1及びL2は、相
反する動作を行うように正電圧源VSに対して逆
方向に接続していることに留意されたい。
V O2 = e io R13/R11 ………(4) Diode D2 is the base of transistor Q4.
In addition to compensating the junction voltage between emitters, it also has a temperature compensation function. Note that the inductive loads L1 and L2 are connected in opposite directions to the positive voltage source V S so that they operate in opposition.

第3図は本発明に係る増幅回路の具体例を示す
回路図である。第3図の回路は、TRQ5及びQ
6を有する中段電流増幅即ちエミツタ・ホロア段
と、ダイオードD3〜D6を有する飽和阻止回路
Pと、TRQ7及びQ8を有する電流制限回路と
を付加した点を除けば、第2図の回路と実質上同
一である。
FIG. 3 is a circuit diagram showing a specific example of an amplifier circuit according to the present invention. The circuit in Figure 3 consists of TRQ5 and Q
The circuit is essentially the same as that of FIG. 2, except for the addition of a middle current amplification or emitter-follower stage with diodes D3-D6, a saturation prevention circuit P with diodes D3-D6, and a current limiting circuit with TRQ7 and Q8. are the same.

Q5及びQ6から成るエミツタ・ホロア段は、
出力段TRQ3及びQ4の駆動回路の信号源イン
ピーダンスを減少させるので、回路の応答性を向
上させることができる。飽和阻止回路Pは出力
TRQ3及びQ4のコレクタ電圧を基準電圧VL
定まる所定電圧VLにクランプするために使用し
ている。電流制限回路のQ7及びQ8は過大又は
過渡的入力信号の印加時にQ3及びQ4の最大電
流を決定することにより回路素子を効果的に保護
する。例えば、Q3のコレクタ出力電流が限界値
に近づくと、R19を介してQ7のベースに印加
したR15両端電圧がQ7をオンしてQ3のベー
ス駆動電流を減少する。この制限電流ILIMは次式
で与えられる。
The emituta-holoa stage consisting of Q5 and Q6 is
Since the signal source impedance of the drive circuit of the output stages TRQ3 and Q4 is reduced, the responsiveness of the circuit can be improved. Saturation prevention circuit P outputs
It is used to clamp the collector voltages of TRQ3 and Q4 to a predetermined voltage V L determined by the reference voltage V L. Current limiting circuitry Q7 and Q8 effectively protect the circuit elements by determining the maximum current in Q3 and Q4 during the application of excessive or transient input signals. For example, when the collector output current of Q3 approaches a limit value, the voltage across R15 applied to the base of Q7 via R19 turns on Q7 and reduces the base drive current of Q3. This limiting current I LIM is given by the following equation.

ILIM=VD7+VBE7/R15 ………(5) ここでVD7及びVBE7は夫々ダイオードD7の電
圧降下及びTRQ7のベース・エミツタ電圧であ
る。
I LIM =V D7 +V BE7 /R15 (5) Here, V D7 and V BE7 are the voltage drop of diode D7 and the base-emitter voltage of TRQ7, respectively.

尚、R29,Q8及びD8によりQ4の電流制
限も同様に生じる。他の回路については第2図と
略同様であるので、ここでは詳細説明を省略す
る。
Incidentally, the current limit of Q4 is similarly caused by R29, Q8 and D8. Since the other circuits are substantially the same as those in FIG. 2, detailed explanation will be omitted here.

以上の説明から明らかな如く、本発明の増幅回
路は負極性入力信号に対してはTRQ1及びQ3
と付属回路素子で反転増幅器を構成し、OUT1
に−eio・R13/R11で決まる信号電圧を出
力すると共に、負荷L1に対応する負荷電流を流
す。また、正極性入力信号に対してはTRQ1,
Q2及びQ4と付属回路素子で非反転増幅器を構
成して、OUT2にeio・R13/R11と等しい
信号電圧を出力すると共に負荷L2に対応する負
荷電流を流す。従つて、この増幅回路は完全にB
級動作をすると共に正負信号に対する利得(又は
増幅特性)を同一となし得るので、高効率且つ広
い動作範囲(ダイナミツクレンジ)が得られとい
う効果がある。また回路構成も4個のTRと付属
素子であるので比較的簡単である。
As is clear from the above explanation, the amplifier circuit of the present invention responds to TRQ1 and Q3 for negative polarity input signals.
and the attached circuit elements constitute an inverting amplifier, and OUT1
It outputs a signal voltage determined by −e io ·R13/R11 and flows a load current corresponding to the load L1. Also, for positive input signals, TRQ1,
A non-inverting amplifier is configured by Q2 and Q4 and the attached circuit elements, and a signal voltage equal to e io ·R13/R11 is output to OUT2, and a load current corresponding to load L2 is caused to flow. Therefore, this amplifier circuit is completely B
Since the gain (or amplification characteristic) for positive and negative signals can be made the same, high efficiency and a wide operating range (dynamic range) can be obtained. Furthermore, the circuit configuration is relatively simple as it consists of four TRs and attached elements.

以上、本発明の好適な実施例につき説明した
が、当業者は用途に応じて本実施例の変形変更を
行うことは容易である。本発明は入力信号電圧を
出力電流に変換する増幅器であればどのような増
幅器にでも応用できる。尚、上述の実施例では誘
導性負荷について説明したが、誘導性負荷に限定
されないことは当然である。更に、TRQ3及び
Q4双方に共通の負荷を用いることによつて、本
発明に係る回路を信号の絶対値を出力する増幅器
として使用できることに留意されたい。この場
合、共通負荷に流れる出力電流は入力信号の絶対
値に比例している。尚、信号の絶対値を出力する
増幅器は、種々の分野、特に波形変換回路に応用
すれば好適である。
Although the preferred embodiment of the present invention has been described above, those skilled in the art can easily modify the present embodiment according to the intended use. The present invention can be applied to any amplifier that converts an input signal voltage into an output current. Incidentally, in the above-mentioned embodiment, an inductive load was explained, but it is natural that the present invention is not limited to an inductive load. Furthermore, it should be noted that by using a common load for both TRQ3 and Q4, the circuit according to the invention can be used as an amplifier that outputs the absolute value of the signal. In this case, the output current flowing to the common load is proportional to the absolute value of the input signal. Incidentally, an amplifier that outputs the absolute value of a signal is suitable for application in various fields, particularly in waveform conversion circuits.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の増幅回路の回路図、第2図及び
第3図は本発明に係る増幅回路の回路図である。 Q1〜Q9……トランジスタ、R15,R25
……エミツタ抵抗器、R13,R23……帰還抵
抗器、L1,L2……負荷。
FIG. 1 is a circuit diagram of a conventional amplifier circuit, and FIGS. 2 and 3 are circuit diagrams of an amplifier circuit according to the present invention. Q1 to Q9...transistor, R15, R25
...Emitter resistor, R13, R23...Feedback resistor, L1, L2...Load.

Claims (1)

【特許請求の範囲】[Claims] 1 エミツタを定電流源に共通接続しコレクタを
夫々抵抗器を介して電源に接続した第1及び第2
トランジスタと、ベースを上記第1及び第2トラ
ンジスタのコレクタに夫々接続しエミツタを夫々
エミツタ抵抗器を介して基準電圧源に接続し、且
つコレクタを負荷に接続した第3及び第4トラン
ジスタと、夫々上記第1及び第3トランジスタ並
びに上記第2及び第4トランジスタのベース及び
エミツタ間に接続した互いに等しい抵抗値を有す
る帰還抵抗器とを具え、上記第1トランジスタの
ベースに入力抵抗器を介して入力信号を加え、上
記第2トランジスタのベースを上記入力抵抗器と
実質的に等しい抵抗器を介して基準電圧源に接続
した増幅回路。
1. The first and second terminals have their emitters commonly connected to a constant current source and their collectors connected to the power supply through respective resistors.
a transistor, and third and fourth transistors each having a base connected to the collector of the first and second transistors, an emitter connected to a reference voltage source via an emitter resistor, and a collector connected to a load, respectively. a feedback resistor having equal resistance connected between the bases and emitters of the first and third transistors and the second and fourth transistors; an amplifier circuit for applying a signal and having the base of said second transistor connected to a reference voltage source through a resistor substantially equal to said input resistor.
JP2671281A 1981-02-25 1981-02-25 Amplifying circuit Granted JPS57155812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2671281A JPS57155812A (en) 1981-02-25 1981-02-25 Amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2671281A JPS57155812A (en) 1981-02-25 1981-02-25 Amplifying circuit

Publications (2)

Publication Number Publication Date
JPS57155812A JPS57155812A (en) 1982-09-27
JPH0140527B2 true JPH0140527B2 (en) 1989-08-29

Family

ID=12200965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2671281A Granted JPS57155812A (en) 1981-02-25 1981-02-25 Amplifying circuit

Country Status (1)

Country Link
JP (1) JPS57155812A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648743A (en) * 1993-08-10 1997-07-15 Fujitsu Limited Amplifying circuit for an integrated circuit with low-noise characteristic

Also Published As

Publication number Publication date
JPS57155812A (en) 1982-09-27

Similar Documents

Publication Publication Date Title
JPS63283307A (en) Signal converting circuit
JP3118393B2 (en) Differential amplifier circuit
US5132640A (en) Differential current amplifier circuit
JPH04369107A (en) Differential amplifier
JPH0140527B2 (en)
US4370608A (en) Integrable conversion circuit for converting input voltage to output current or voltage
EP0051362B1 (en) Electronic gain control circuit
JPS63214009A (en) Composite transistor
JPH03110907A (en) Am detection circuit
US4529946A (en) Differential amplifier circuit
US4573019A (en) Current mirror circuit
JP3153569B2 (en) Voltage-current converter
JP2665840B2 (en) Voltage-current converter
KR100248930B1 (en) Signal level control circuit
JP3237793B2 (en) Current source circuit
JPH0478044B2 (en)
JP2902277B2 (en) Emitter follower output current limiting circuit
JPH03112214A (en) Voltage comparator
JPS641785Y2 (en)
JP3381100B2 (en) amplifier
JPS63133707A (en) Differential amplifier circuit
JP3396524B2 (en) Voltage-current conversion circuit
JPS6259926B2 (en)
JPS6223213A (en) Constant current circuit
JPH01180108A (en) Gain control amplifier