JPH01319854A - Loosely-coupled multiprocessor testing system - Google Patents
Loosely-coupled multiprocessor testing systemInfo
- Publication number
- JPH01319854A JPH01319854A JP63152234A JP15223488A JPH01319854A JP H01319854 A JPH01319854 A JP H01319854A JP 63152234 A JP63152234 A JP 63152234A JP 15223488 A JP15223488 A JP 15223488A JP H01319854 A JPH01319854 A JP H01319854A
- Authority
- JP
- Japan
- Prior art keywords
- program
- multiprocessor
- cpu
- test
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 23
- 238000010998 test method Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- ZFGXZJKLOFCECI-UHFFFAOYSA-N 4-[[4-(4-chlorophenyl)-2-thiazolyl]amino]phenol Chemical compound C1=CC(O)=CC=C1NC1=NC(C=2C=CC(Cl)=CC=2)=CS1 ZFGXZJKLOFCECI-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のCPUが複数の管理プログラムの下で処
理を行う疎結合マルチ10セツサの試験方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test method for a loosely coupled multi-ten setter in which a plurality of CPUs perform processing under a plurality of management programs.
従来、この種の疎結合マルチプロセッサの試験方式とし
ては、複数のプロセッサからそれぞれ管理プログラムを
たちあげ、それぞれの管理プログラム下で、疎結合マル
チプロセッサ試験をロード−して、起動を行っていた。Conventionally, as a test method for this type of loosely coupled multiprocessor, a management program is started from each of a plurality of processors, and a loosely coupled multiprocessor test is loaded and started under each management program.
上述した従来の疎結合マルチプロセッサ試験方式では、
操作者が管理プログラムの立ち上げや、プログラムロー
ドのために複数のCPUに接続されたコンソールの間を
移動しなければならず、又、操作も多くなるため試験の
準備に時間がかかるという欠点がある。In the conventional loosely coupled multiprocessor testing method described above,
The disadvantage is that the operator has to move between consoles connected to multiple CPUs to start up the management program and load the program, and it takes time to prepare for the test because there are many operations. be.
そこで2本発明の技術的課題は、上記欠点に鑑み、操作
者の負担を軽減し、その試験の実行時間を短縮した疎結
合マルチグ占セッサ試験方式を得ることである。In view of the above-mentioned drawbacks, the second technical object of the present invention is to provide a loosely coupled multi-gauge processor test method that reduces the burden on the operator and shortens the test execution time.
本発明によれば、複数のCPUが複数の管理プログラム
下で処理を行う疎結合マルチプロセッサの試験方式にお
いて、マルチプロセッサ試験プログラムであることを示
すマルチプロセッサ試験フラグを立てて、第1のCPU
の制御下でロードされた管理プログラムとマルチプロセ
ッサ試験プログラムとを、第2のCPUの制御の下に転
送し、当該第2のCPUを起動させることを特徴とする
疎結合マルチプロセッサ試験方式が得られる。According to the present invention, in a test method for a loosely coupled multiprocessor in which a plurality of CPUs perform processing under a plurality of management programs, a multiprocessor test flag indicating that the program is a multiprocessor test program is set, and a first CPU
A loosely coupled multiprocessor test method is provided in which a management program and a multiprocessor test program loaded under the control of a second CPU are transferred to the control of a second CPU, and the second CPU is activated. It will be done.
次に2本発明の実施例について図面を参照して説明する
。Next, two embodiments of the present invention will be described with reference to the drawings.
第1図を参照すると、実施例は、第1のCPUZoo、
第1の周辺制御装置110.第1のDis K111、
第1のコンソール112.第1の主記憶装置120.管
理プログラムロード領域121.ロード手段122.チ
エツク手段123.プログラム転送手段124.レジス
タ設定手段125.起動手段126、レジスタ群格納領
域127.試験プログラムロード領域128.マルチプ
ロセッサ試験フラグ1291診断制御装置130.第1
の診断バス131、第1のバスアダプタ140.第1の
プロセッサパス150m第2のCPU200.第2の周
辺制御装置210 、第2のDISK 211 、第2
のコンソール212.第2の主記憶装置22o、第2の
診断/<ス23L 第2のバスアダプタ240.第2の
プロセッサバス250から構成される。Referring to FIG. 1, the embodiment includes a first CPU Zoo,
First peripheral control device 110. 1st Dis K111,
First console 112. First main storage device 120. Management program load area 121. Loading means 122. Checking means 123. Program transfer means 124. Register setting means 125. Starting means 126, register group storage area 127. Test program load area 128. Multiprocessor test flag 1291 diagnostic control unit 130. 1st
diagnostic bus 131, first bus adapter 140. first processor path 150m second CPU 200. Second peripheral control device 210, second DISK 211, second
console 212. Second main storage device 22o, second diagnostic bus 23L, second bus adapter 240. It consists of a second processor bus 250.
次に実施例の動作概要について図面を参照して説明する
。Next, an outline of the operation of the embodiment will be explained with reference to the drawings.
本発明の疎結合マルチプロセッサ試験方式では、システ
ムの立ち上げ時には、第2のCPU200は停止状態で
あシ、第1のCPU100の制御のもとで、第1のDI
SKIIIから第1の周辺制御装置110と第1のプロ
セッサバス150を通して第1の主記憶装置120上の
管理プログラムロード領域121に管理プログラムがロ
ードされて以下の処理を行う。In the loosely coupled multiprocessor test method of the present invention, when the system is started up, the second CPU 200 is in a stopped state, and under the control of the first CPU 100, the first DI
A management program is loaded from the SKIII to the management program load area 121 on the first main storage device 120 through the first peripheral control device 110 and the first processor bus 150, and the following processing is performed.
if、第1のコンソール112からロードコマンドでマ
ルチプロセッサ試験が指定されるとロード手段122は
、第1のDISK 111から第1の周辺制御装置11
0と第1のプロセッサバス150を通して、第1の主記
憶120上の試験プログラムロード領域128にマルチ
プロセッサ試験をロードする。つぎに、第1のコンソー
ル112から試験開始コマンドが投入されると、チエツ
ク手段123は、試験プログラムロード領域128にロ
ードされたマルチプロセッサ試験のマルチプロセッサ試
験フラグ129を調べる。マルチプロセッサ試験フラグ
129がマルチプロセッサ試験であることを示している
と、プログラム転送手段124は、第1の主記憶120
上の管理プログラムロード領域121と試験プログラム
ロード領域128とを、第1のプロセッサバス150と
第1のバスアダプタ140と第2のパスアダプタ240
とWJ2のプロセッサバス250とを通して、第2の主
記憶装置220上に転送する。次にレジスタ設定手段1
25は診断命令を実行して、レジスタ群格納領域127
に格納されたプログラム制御可能なレジスタ群を、第1
のプロセッサバス150 ト第1のCPU tooと第
1の診断バス131と診断制御装置130と第2の診断
バス231とを通して。If a multiprocessor test is specified by a load command from the first console 112, the loading means 122 loads the data from the first DISK 111 to the first peripheral control device 11.
0 and the first processor bus 150 into the test program load area 128 on the first main memory 120 . Next, when a test start command is input from the first console 112, the checking means 123 checks the multiprocessor test flag 129 of the multiprocessor test loaded into the test program load area 128. When the multiprocessor test flag 129 indicates a multiprocessor test, the program transfer means 124 transfers the program to the first main memory 120.
The upper management program load area 121 and test program load area 128 are connected to the first processor bus 150, the first bus adapter 140, and the second path adapter 240.
and the processor bus 250 of WJ2, and onto the second main storage device 220. Next, register setting means 1
25 executes the diagnostic instruction and stores the register group storage area 127.
The programmable registers stored in the first
through the processor bus 150 , the first CPU too, the first diagnostic bus 131 , the diagnostic controller 130 and the second diagnostic bus 231 .
第2のCPU 200にロードする。次に、起動手段1
26は、第2のcpu 200のクロックを動作させる
と共に試験プログラムロード領域128のマルチプロセ
ッサ試験を起動する。この時、前記第2のCPU200
にロードされたレジスタのプログラム制御可能なレジス
タの値で処理を開始して第2の主記憶装置220に格納
された管理プログラムは、第2の主記憶装置220に格
納されたマルチプロセッサ試験を起動する。Load into second CPU 200. Next, starting means 1
26 operates the clock of the second CPU 200 and starts a multiprocessor test in the test program load area 128. At this time, the second CPU 200
The management program stored in the second main storage device 220 starts processing with the program-controllable register values of the registers loaded in the register, and starts the multiprocessor test stored in the second main storage device 220. do.
以上の本実施例をまとめると、マルチプロセッサ試験プ
ログラムであることを示すマルチプロセッサ試験フラグ
情報を含むマルチプロセッサ試験プログラムを、外部記
憶装置から第1の主記憶にロードするプログラムロード
手段と。To summarize the above embodiment, a program loading means loads a multiprocessor test program including multiprocessor test flag information indicating that it is a multiprocessor test program from an external storage device into a first main memory.
前記ロードされたプログラムのマルチプロセッサ試験フ
ラグを調べるチエツク手段と、前記ロードされたプログ
ラムが、マルチプロセッサ試験であったなら、管理プロ
グラムと前記ロードされたマルチプロセッサ試験プログ
ラムとを。A check means for checking a multiprocessor test flag of the loaded program, and if the loaded program is a multiprocessor test, a management program and the loaded multiprocessor test program.
第2の主記憶上に転送するプログラム転送手段と、第2
のCPUのレジスタを設定するレジスタ設定手段と、第
2のCPUのクロックを開始させるプロセッサ起動手段
とを有していることを特徴とする疎結合マルチプロセッ
サ試験方式が得られる。a program transfer means for transferring onto the second main memory;
A loosely coupled multiprocessor test method is obtained, which is characterized by having register setting means for setting the registers of the second CPU, and processor starting means for starting the clock of the second CPU.
以上説明した様に9本発明は、複数のCPUが複数の管
理プログラムの下で処理を行う疎結合マルチプロセッサ
の試験方式において、第1のCPUの制御の下でロード
された管理プログラムと試験プログラムとを、第2のC
PUの制御の下に転送して起動することによシ、操作者
の負荷を軽減して、さらに、実行時間を短縮するという
効果がある。As explained above, the present invention provides a method for testing a loosely coupled multiprocessor in which multiple CPUs perform processing under multiple management programs, in which a management program and a test program are loaded under the control of a first CPU. and the second C
Transferring and activating the program under the control of the PU has the effect of reducing the load on the operator and further shortening the execution time.
第1図は本発明のブロック図である。
第1図において、100・・・第1のCPU、 11
0・・・第1の周辺制御装置、 Ill・・・第1の
DISK 。
112・・・第1のコンソール、120・・・第1の主
記憶装置、121・・・管理プログラムロード領域、1
22・・・ロード手段、123・・・チエツク手段、1
24・・・プログラム転送手段、125・・・レジスタ
設定手段。
126・・・起動手段、127・・・レジスタ群格納領
域。
128・・・試験プログラムロード領域、129・・・
マルチプロセッサ試験フラグ、130・・・診断制御装
置。
131・・・第1の診断バス、140・・・第1のバス
アダプタ、150・・・第一のプロセッサバス、200
・・・第2のCPU、 210・・・第2の周辺制御
装置、211・・・第2のDISK、 212・・・
第2のコンソール、220・・・第2の主記憶装置、2
31・・・第2の診断バス。
240・・・第2のバスアダプタ、250・・・第2の
プロセッサバス。FIG. 1 is a block diagram of the present invention. In FIG. 1, 100...first CPU, 11
0...First peripheral control device, Ill...First DISK. 112... First console, 120... First main storage device, 121... Management program load area, 1
22...Loading means, 123...Checking means, 1
24...Program transfer means, 125...Register setting means. 126... Starting means, 127... Register group storage area. 128...Test program load area, 129...
Multiprocessor test flag, 130...Diagnostic control device. 131... first diagnostic bus, 140... first bus adapter, 150... first processor bus, 200
...Second CPU, 210...Second peripheral control device, 211...Second DISK, 212...
Second console, 220... second main storage device, 2
31...Second diagnostic bus. 240...Second bus adapter, 250...Second processor bus.
Claims (1)
う疎結合マルチプロセッサの試験方式において、マルチ
プロセッサ試験プログラムであることを示すマルチプロ
セッサ試験フラグを立てて、第1のCPUの制御下でロ
ードされた管理プログラムとマルチプロセッサ試験プロ
グラムとを、第2のCPUの制御の下に転送し、当該第
2のCPUを起動させることを特徴とする疎結合マルチ
プロセッサ試験方式。1) In a loosely coupled multiprocessor test method in which multiple CPUs perform processing under multiple management programs, a multiprocessor test flag indicating that the program is a multiprocessor test program is set, and the program is loaded under the control of the first CPU. A loosely coupled multiprocessor test method characterized in that a management program and a multiprocessor test program are transferred under the control of a second CPU, and the second CPU is activated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63152234A JPH01319854A (en) | 1988-06-22 | 1988-06-22 | Loosely-coupled multiprocessor testing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63152234A JPH01319854A (en) | 1988-06-22 | 1988-06-22 | Loosely-coupled multiprocessor testing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01319854A true JPH01319854A (en) | 1989-12-26 |
Family
ID=15536018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63152234A Pending JPH01319854A (en) | 1988-06-22 | 1988-06-22 | Loosely-coupled multiprocessor testing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01319854A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0497559A2 (en) * | 1991-01-30 | 1992-08-05 | Sony Corporation | Servo control devices for video apparatus |
-
1988
- 1988-06-22 JP JP63152234A patent/JPH01319854A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0497559A2 (en) * | 1991-01-30 | 1992-08-05 | Sony Corporation | Servo control devices for video apparatus |
EP0497559A3 (en) * | 1991-01-30 | 1993-03-03 | Sony Corporation | Servo control devices for video apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60501382A (en) | Microcomputer that performs interprocess communication | |
JP3561506B2 (en) | Arithmetic system | |
EP0335990B1 (en) | Processor-processor synchronization | |
JPH01319854A (en) | Loosely-coupled multiprocessor testing system | |
JPH03136143A (en) | Incircuit emulator | |
JPH03138753A (en) | Boot loader for multiprocessor system | |
JPS6389963A (en) | Parallel initial processing system in multiprocessor system | |
JPH09269896A (en) | Booting method for firm cpu | |
JPS6231386B2 (en) | ||
JPS6158858B2 (en) | ||
JPS6020771B2 (en) | Micro diagnosis method | |
JPH01258139A (en) | Program debugging system | |
JP2954006B2 (en) | Emulation device and emulation method | |
JPH0664569B2 (en) | Micro program loading method | |
JPH02239338A (en) | Module diagnostic system for micro program controller | |
JPH0772874B2 (en) | Interrupt receiving device | |
JPS63140362A (en) | System program loading method for multi-cpu system | |
JPH04229331A (en) | Exception processing method of built-in multitask operating system | |
JPS615353A (en) | Test control system | |
JPS6148044A (en) | Diagnosis system of processor | |
JPS6019815B2 (en) | Transfer control method | |
JPH0192858A (en) | Test system for main memory unit | |
JPH0525335B2 (en) | ||
JPS60256858A (en) | Program loading system | |
JPH01191938A (en) | Information processor |