JPH0192858A - Test system for main memory unit - Google Patents

Test system for main memory unit

Info

Publication number
JPH0192858A
JPH0192858A JP62249116A JP24911687A JPH0192858A JP H0192858 A JPH0192858 A JP H0192858A JP 62249116 A JP62249116 A JP 62249116A JP 24911687 A JP24911687 A JP 24911687A JP H0192858 A JPH0192858 A JP H0192858A
Authority
JP
Japan
Prior art keywords
program
test
storage device
main memory
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62249116A
Other languages
Japanese (ja)
Inventor
Tsunetaka Fujiwara
藤原 庸隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62249116A priority Critical patent/JPH0192858A/en
Publication of JPH0192858A publication Critical patent/JPH0192858A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To prevent the logic of a test program from being complicated by providing a logical device itself with a storage means different from a main memory unit and storing the rest program for the main memory unit to be a device to be tested in the storage means. CONSTITUTION:An execution control means 11 reads out a test program loaded to the main memory unit (MMU) 20 through a signal line 55 and executes the test program. The test program transfers itself to the storage means 13 in the logical device (CPU) 10 through a signal line 57 and at the completion of the transfer, transfers control to a test routine in the MMU 20 itself. Then, an execution control means 11 reads out the test routine through a signal line 15 and executes the read test routine to execute the test of the MMU 20. Thus, program design can be easily executed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータ・システムに関し、特に主記憶装
置の試験方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a computer system, and particularly to a test method for a main memory device.

〔従来の技術〕[Conventional technology]

従来、この種の主記憶装置の試験は、主記憶装置の試験
プログラムを被試験装置である主記憶装置に格納し、該
試験プログラムが格納されている領域以外の部分を試験
していた。
Conventionally, in testing this type of main memory device, a test program of the main memory device is stored in the main memory device that is the device under test, and areas other than the area where the test program is stored are tested.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の主記憶装置の試験方式は、試験プログラ
ムを被試験装置である主記憶装置自身に格納しているた
め、該試験プログラムが格納されている部分を試験する
ことができないという欠点がある。また、この欠点を解
決するために、該試験プログラムを該主記憶装置内の他
の領域に移動させ、その後改めて該試験プログラムを起
動して。
The conventional main memory test method described above stores the test program in the main memory itself, which is the device under test, and therefore has the disadvantage that it is not possible to test the part where the test program is stored. . Moreover, in order to solve this drawback, the test program is moved to another area within the main storage device, and then the test program is started again.

以前該試験プログラムが格納されていた部分を試験する
方法もある。しかしながら、この方法を採用するために
は、試験プログラムをリロケータブル(再配置可能)に
しなければならず、プログラム設計が複雑になるという
欠点がある。
There is also a method of testing the part where the test program was previously stored. However, in order to employ this method, the test program must be made relocatable (relocatable), which has the disadvantage of complicating program design.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明による主記憶装置の試験方式は、プログラムを記
憶するための記憶手段と、該記憶手段に記憶されている
プログラムに基づいて命令を実行する実行制御手段と、
ブートロード手段とを有する論理装置と。
A test method for a main memory device according to the present invention includes: a storage means for storing a program; an execution control means for executing instructions based on the program stored in the storage means;
a logical device having bootloading means;

プログラムを記憶するだめの主記憶装置と。Main memory for storing programs.

前記論理装置からの指示に基づいて外部記憶装置からデ
ータを前記記憶手段又は前記主記憶装置へ格納する手段
を有する入出力制御装置とを備え。
and an input/output control device having means for storing data from an external storage device into the storage means or the main storage device based on instructions from the logical device.

前記実行制御手段は、前記外部記憶装置に記憶されてい
る前記主記憶装置の試験プログラムを前記記憶手段に格
納し、実行することを特徴とする。
The execution control means is characterized in that the test program stored in the main storage device stored in the external storage device is stored in the storage device and executed.

〔実施例〕〔Example〕

次に2本発明の一実施例について図面を参照して説明す
る。
Next, two embodiments of the present invention will be described with reference to the drawings.

第1図を参照すると9本発明の一実施例は、論理装置(
以下、 CPUと略す)10と、主記憶装置20と、入
出力制御袋a 30と、外部記憶装置40とを有する。
Referring to FIG. 1, one embodiment of the present invention includes a logic device (
It has a CPU (hereinafter abbreviated as CPU) 10, a main storage device 20, an input/output control bag a 30, and an external storage device 40.

CPU 10は、プログラムの実行を制御する実行制御
手段11と、ブートロード手段12と、記憶手段13と
を含む。14は実行制御手段11からブートロード手段
12にブートロードを指示するための制御線、15は記
憶手段13に格納されている試験プログラムを読出し。
The CPU 10 includes an execution control means 11 that controls program execution, a boot load means 12, and a storage means 13. 14 is a control line for instructing boot loading means 12 from execution control means 11; 15 is a control line for reading a test program stored in storage means 13;

実行するためのデータ線、51は、ブートロード手段1
2から入出力制御装置30に対して外部記憶装置40に
格納されているプログラム・ローダを読込む指示をする
ための制御線、52は外部記憶装置40からプログラム
を読むためのデータ線。
The data line 51 for execution is the boot load means 1
2 is a control line for instructing the input/output control device 30 to read the program loader stored in the external storage device 40; 52 is a data line for reading the program from the external storage device 40;

53は該プログラムを主記憶装置20に転送するための
データ線、54は外部記憶装置40から主記憶装置20
へのプログラムの転送が完了したことを通知する制御線
、55は実行制御手段11が主記憶装置20からデータ
を読出したり、書込んだシするためのデータ線、56は
実行制御手段11が入出力制御装置30に入出力動作を
指示するための制御線、57は主記憶装置20と記憶手
段11との間でデータのやシとシを行うためのデータ線
である。
53 is a data line for transferring the program to the main storage device 20; 54 is a line from the external storage device 40 to the main storage device 20;
A control line 55 is a data line used by the execution control means 11 to read and write data from the main storage device 20, and 56 is a data line for the execution control means 11 to input. A control line 57 is used to instruct the output control device 30 to perform input/output operations, and a data line 57 is used to transfer data between the main storage device 20 and the storage means 11.

次に2本実施例の動作について説明する。Next, the operation of the two embodiments will be explained.

いま、外部からCPU 10に対して外部記憶装置40
の中に格納された主記憶装置(以下、腰と略す)20の
試験プログラムをMMU20にロードするよう指示が与
えられたとする。CPU 10の実行制御手段11は、
信号線14を介してブートロード手段12を起動する。
Now, the external storage device 40 is sent to the CPU 10 from the outside.
Assume that an instruction is given to load a test program stored in the main memory (hereinafter referred to as "main memory") 20 into the MMU 20. The execution control means 11 of the CPU 10 is
The bootload means 12 is activated via the signal line 14.

ブートロード手段12は信号線51を介して入出力制御
装置(以下。
The boot load means 12 is connected to an input/output control device (hereinafter referred to as an input/output control device) via a signal line 51.

IOCと略す)30に対して、外部記憶装置40からプ
ログラム・ローダをMMU 20にロードするよう指示
する。IOC30は外部記憶装置40から信号線52及
び53を介してプログラム・ローダをMMU 20にロ
ードすると、その完了通知を信号線54を介して実行制
御手段11に報告する。
The IOC 30 is instructed to load a program loader from the external storage device 40 into the MMU 20 . When the IOC 30 loads the program loader from the external storage device 40 to the MMU 20 via the signal lines 52 and 53, it reports the completion notification to the execution control means 11 via the signal line 54.

次に実行制御手段11はMMU 20にロードされたプ
ログラム・ローダを信号線55を介して読出し、実行す
る。プログラム・ローダはMMU 20 (7)試験プ
ログラムを外部記憶装置40からMMU 20にロード
するために、信号線56を介してl0C30にその旨指
示する。IOC30は、この試験プログラムを信号線5
2及び53を介してMMU 20にロードすると、その
完了通知を信号線54を介して実行制御手段11に報告
する。
Next, the execution control means 11 reads the program loader loaded into the MMU 20 via the signal line 55 and executes it. The program loader instructs the I0C 30 via signal line 56 to load the test program from the external storage device 40 into the MMU 20 (7). IOC30 sends this test program to signal line 5.
2 and 53, the completion notification is reported to the execution control means 11 via the signal line 54.

その後、実行制御手段11はMMU20にロードされた
試験プログラムを信号線55を介して読出し、実行する
。試験プログラムは改めて自分自身を信号線57を介し
てCPU 10の記憶手段13に転送し、転送が完了す
ると自分自身の中のMMIJ20を読出し、実行して主
記憶装置20の試験を実施する。
Thereafter, the execution control means 11 reads the test program loaded into the MMU 20 via the signal line 55 and executes it. The test program once again transfers itself to the storage means 13 of the CPU 10 via the signal line 57, and when the transfer is completed, reads and executes the MMIJ 20 in itself to test the main storage device 20.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明は主記憶装置とは別の記憶
手段を論理装置自身に持たせ、その記憶手段に被試験装
置である主記憶装置の試験プログラムを格納し、実行す
ることによシ、主記憶装置の試験を完全に実施・できる
とともに、試験グログラムの論理の複雑化を回避できる
という効果がある。
As explained above, one aspect of the present invention is to provide the logical device itself with a storage means separate from the main storage device, and to store and execute the test program for the main storage device, which is the device under test, in the storage means. This has the effect that it is possible to completely test the main memory, and to avoid complicating the logic of the test program.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は1本発明の一実施例を示すブロック図である。 10・・・論理装置、11・・・実行制御手段、12・
・・ブートロード手段、13・・・記憶手段、14・・
・制御線、15・・・データ線、20・・・主記憶装置
、30・・・入出力制御装置、40・・・外部記憶装置
、51゜54.56・・・制御線、52,53,55,
57・・・データ線。 第1図
FIG. 1 is a block diagram showing an embodiment of the present invention. 10...Logic device, 11...Execution control means, 12.
...Bootload means, 13...Storage means, 14...
- Control line, 15... Data line, 20... Main storage device, 30... Input/output control device, 40... External storage device, 51° 54.56... Control line, 52, 53 ,55,
57...Data line. Figure 1

Claims (1)

【特許請求の範囲】 1、プログラムを記憶するための記憶手段と、該記憶手
段に記憶されているプログラムに基づいて命令を実行す
る実行制御手段と、ブートロード手段とを有する論理装
置と、 プログラムを記憶するための主記憶装置と、前記論理装
置からの指示に基づいて外部記憶装置からデータを前記
記憶手段又は前記主記憶装置へ格納する手段を有する入
出力制御装置とを備え、前記実行制御手段は、前記外部
記憶装置に記憶されている前記主記憶装置の試験プログ
ラムを前記記憶手段に格納し、実行することを特徴とす
る主記憶装置の試験方式。
[Scope of Claims] 1. A logic device having a storage means for storing a program, an execution control means for executing instructions based on the program stored in the storage means, and a bootloading means, and a program. and an input/output control device having means for storing data from an external storage device into the storage means or the main storage device based on instructions from the logical device, A testing method for a main storage device, characterized in that the means stores a test program for the main storage device stored in the external storage device in the storage device and executes it.
JP62249116A 1987-10-03 1987-10-03 Test system for main memory unit Pending JPH0192858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62249116A JPH0192858A (en) 1987-10-03 1987-10-03 Test system for main memory unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62249116A JPH0192858A (en) 1987-10-03 1987-10-03 Test system for main memory unit

Publications (1)

Publication Number Publication Date
JPH0192858A true JPH0192858A (en) 1989-04-12

Family

ID=17188186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62249116A Pending JPH0192858A (en) 1987-10-03 1987-10-03 Test system for main memory unit

Country Status (1)

Country Link
JP (1) JPH0192858A (en)

Similar Documents

Publication Publication Date Title
JP4180115B2 (en) Processing system, program creation method, and processing unit
JPH0192858A (en) Test system for main memory unit
JPS6319058A (en) Memory device
CN113821240A (en) Firmware upgrading method, electronic equipment, storage medium and signal latch circuit
JP2679591B2 (en) Emulation chip and in-circuit emulator
JPS6013494B2 (en) Self-diagnosis method
JPH03136143A (en) Incircuit emulator
JPH0287227A (en) Data processor
KR940011042B1 (en) Memory unit using banking program
JPS61272856A (en) Processor control system
JPH0242529A (en) Input/output processor
JPH01319854A (en) Loosely-coupled multiprocessor testing system
JPS5875229A (en) Bootstrap loading system of data processor
JPS5842487B2 (en) Program loading method
JPS61240332A (en) Processor control system
JPH02264347A (en) Memory testing system
JPS6238746B2 (en)
JPS605362A (en) Test system for control memory
JPS62180443A (en) Initialization system for computer system
JPH02122335A (en) Test method for ras circuit
JPH03182949A (en) Diagnostic system for main storage device in computer system
JPS62254243A (en) Information processor
JPS6231386B2 (en)
JPS63148351A (en) Testing system for storage device
JPS63265328A (en) Storing system for control program of information processing system