JPS6231386B2 - - Google Patents

Info

Publication number
JPS6231386B2
JPS6231386B2 JP55128847A JP12884780A JPS6231386B2 JP S6231386 B2 JPS6231386 B2 JP S6231386B2 JP 55128847 A JP55128847 A JP 55128847A JP 12884780 A JP12884780 A JP 12884780A JP S6231386 B2 JPS6231386 B2 JP S6231386B2
Authority
JP
Japan
Prior art keywords
cpu
central processing
operating system
memory
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55128847A
Other languages
Japanese (ja)
Other versions
JPS5752934A (en
Inventor
Yoshio Ehata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP55128847A priority Critical patent/JPS5752934A/en
Publication of JPS5752934A publication Critical patent/JPS5752934A/en
Publication of JPS6231386B2 publication Critical patent/JPS6231386B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory

Description

【発明の詳細な説明】 本発明は起動方式の改良を図つたデイジタル型
電子計算機システムに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital computer system with an improved startup method.

外部記憶装置(以下バルクと言う)付きの電子
計算機システム(以下単に計算機と称する)はバ
ルク内にオペレーテイングシステム(以下OSと
称する)を記憶させておき、起動時にはバルク内
のOSを主メモリに転送し、OSの命令をCPUが遂
次実行しはじめることを起動時に実施することに
より動作開始するようになつているのが普通であ
る。第1図は最も普通の1台のCPU(中央処理
装置)における、起動方法を示す計算機の構成図
である。図において1は主メモリ、2はCPU、
3はバルクであり、前記CPU2はバス4経由
で、主メモリ1とバルク3をアクセスできるよう
になつている。又、5はプログラムロード用のイ
ニシヤルローダ(以下ILと言う)であり、この
IL5は、起動信号6を入力するとCPU2に起動を開
始させる。即ちIL5はCPU2に対し、起動信号6を
伝えると、CPUはIL内のメモリ7の命令群をメ
モリ1に書き込み、さらにCPUはメモリ1に書
き込んだ命令群を順序実行する。このようにして
CPUの動作がスタートする。ここでメモリ7の
命令群は、CPU2がそれを実行するとバルク3の
OS8を主メモリ1へ転送し、その後OSの入口の
命令へ分岐するように構成されているのが普通で
ある。このようにして、OSがスタートする。第
2図は第1図により説明した計算機を複数組合せ
たものである。
An electronic computer system (hereinafter simply referred to as a computer) with an external storage device (hereinafter referred to as bulk) stores an operating system (hereinafter referred to as OS) in the bulk, and at startup, the OS in the bulk is transferred to the main memory. Normally, operations are started by transferring the OS instructions to the CPU and starting to execute them one after another at startup. FIG. 1 is a computer configuration diagram showing a startup method for one of the most common CPUs (central processing units). In the figure, 1 is the main memory, 2 is the CPU,
3 is a bulk, and the CPU 2 can access the main memory 1 and the bulk 3 via a bus 4. In addition, 5 is an initial loader (hereinafter referred to as IL) for loading the program, and this
When the IL 5 receives the activation signal 6, it causes the CPU 2 to start activation. That is, when the IL 5 transmits the activation signal 6 to the CPU 2 , the CPU writes a group of instructions in the memory 7 in the IL to the memory 1, and further, the CPU executes the instruction group written to the memory 1 in order. In this way
CPU operation starts. Here, when CPU 2 executes the instructions in memory 7, the instructions in bulk 3 are
It is usually configured to transfer OS 8 to main memory 1 and then branch to the OS entry instruction. In this way, the OS starts. FIG. 2 shows a combination of a plurality of computers explained using FIG. 1.

CPU2aの起動方法は第1図のCPU2とほぼ同じ
であるがメモリ7aに記憶されている命令群がメ
モリ7の中で記憶されているものと異なる。即
ち、メモリ7aの命令群は第3図の流れ図のよう
に構成されている。
The method of starting the CPU 2a is almost the same as that of the CPU 2 in FIG. That is, the instruction group in the memory 7a is structured as shown in the flowchart of FIG.

第3図の流れ図につき説明すると第1のステツ
プSteP1でバルク3aより主メモリ1へ転送さ
せ、その結果、転送が成功したか否かを第2のス
テツプSteP2で判定する。成功であれば第3のス
テツプSteP3へ移り、主メモリ1aのOSの入口へ
分岐する。失敗であれば第4のステツプSteP4
移りバルク4cより主メモリ1aへOSを転送す
る。これが終ると第5のステツプSteP5に移りこ
こで転送の成否を判断して成功であればOSへ分
岐し不成功であれば終了する。ここで、OS8a又
はOS8cのいづれかが転送されるようになつてお
り、もし、バルク3cが故障していてもバルク3
cが正常ならばCPU2aがOSを転送し動作させ
ることができる。尚、メモリ7bもメモリ7aと
同様な考え方の命令群を記憶させておき、バルク
3b,3cのいづれかが正常であればCPU2bが
OSを転送し動作することができる。このように
複数のCPUと複数のバルクを組合せることによ
り、システムの信頼性を高めるようにすること
が、従来より実施されてきている。
To explain the flowchart of FIG. 3, in the first step SteP 1, the bulk 3a is transferred to the main memory 1, and as a result, it is determined in the second step SteP 2 whether or not the transfer was successful. If successful, the process moves to the third step, Step 3 , and branches to the OS entrance of the main memory 1a. If it fails, the process moves to the fourth step, Step 4 , and the OS is transferred from the bulk 4c to the main memory 1a. When this is completed, the process moves to the fifth step, Step 5 , where it is determined whether the transfer is successful or not, and if it is successful, it branches to the OS, and if it is not successful, it ends. Here, either OS 8 a or OS 8 c is transferred, so even if bulk 3c is out of order, bulk 3
If c is normal, the CPU 2a can transfer and operate the OS. Note that the memory 7b also stores a group of instructions with the same concept as the memory 7a, and if either bulk 3b or 3c is normal, the CPU 2b
The OS can be transferred and operated. It has been conventionally practiced to increase the reliability of the system by combining a plurality of CPUs and a plurality of bulks in this way.

例えば、第3図のバルク3a,3bが停止して
いる時は、CPU2a,CPU2b共にバルク3cの
OS8cにより動作することになり、バルク3a,
3bが停止していても動作することができる。
For example, when bulks 3a and 3b in Fig. 3 are stopped, both CPU 2 a and CPU 2 b are connected to bulk 3c.
It will run on OS 8c , bulk 3a,
It can operate even if 3b is stopped.

しかしながら、OSによつてはCPU2aが主メモ
リ1a内のOSを実行時に、バルク3cのOS8
データ輸送を実施するため、両方のCPUは正し
く動作しなくなつてしまう場合があつた。
However, depending on the OS, when the CPU 2a executes the OS in the main memory 1a, data is transferred to the OS 8 in the bulk 3c, so that both CPUs may not operate properly.

例えば、OS8cの中に主メモリ1aで実行中の
プログラムを一時退避するためのロールアウト領
域が1つだけ用意してある場合は、両方のCPU
がOS8cにより動作開始しても、そのうちに両方
のCPU共に動作できなくなつてしまう。
For example, if OS 8c has only one rollout area for temporarily saving programs running in main memory 1a, both CPUs
Even if it starts working with OS 8c , both CPUs will eventually become unable to work.

これを防ぐため、バルク3a,3bが停止中
は、CPU2a,CPU2bは同時に動作させないこと
を守ることが必要であるが、誤まつて動作開始さ
せると、場合によつては、バルク3cの内容が破
壊されてしまうという危険があつた。
To prevent this, it is necessary to ensure that CPU 2 a and CPU 2 b do not operate at the same time while bulks 3 a and 3 b are stopped; however, if they are started by mistake, bulk There was a risk that the contents of 3c would be destroyed.

本発明は上記事情に鑑みて成されたもので外部
記憶装置に記憶されている複数のオペレーテイン
グシステムのうち、1つのオペレーテイングシス
テスを主メモリに転送し、そのオペレーテイング
システムの命令を逐次中央処理装置(CPU)に
て実行することにより動作する複数の中央処理装
置と、これら複数の中央処理装置からアクセス可
能で、複数のオペレーテイングシステムを記憶さ
せた共用の外部記憶装置から成るシステムにおい
て、各オペレーテイングシステムのうち前記各中
央装置の利用するオペレーテイングシステムの利
用登録を行なう前記各中央処理装置からのアクセ
ス可能な記憶装置を設け、各中央処理装置が新た
なオペレーテイングシステムを利用する際にその
利用するオペレーテイングシステムが他の中央処
理装置で利用されているか否かを前記登録内容か
ら判定し、利用されていないときは該オペレーテ
イングシステム利用の登録を行なうようにし、各
中央装置がどのオペレーテイングシステムで動作
しているかを判定させる機能を持たせて各中央処
理装置が起動時に、複数のオペレーテイングシス
テムのうち、すでに起動しているいずれの中央処
理装置も利用していないオペレーテイングシステ
ムを用いて、その中央処理装置を動作させること
ができるようにし、同一オペレーテイングシステ
ムの重複使用によるバルク内の記憶内容破壊を防
止できるようにした電子計算機システムを提供す
ることを目的とする。
The present invention has been made in view of the above circumstances, and it transfers one operating system from among a plurality of operating systems stored in an external storage device to main memory, and sequentially executes instructions of that operating system. In a system consisting of multiple central processing units that operate by executing on a central processing unit (CPU) and a shared external storage device that can be accessed by these multiple central processing units and stores multiple operating systems. , a storage device accessible from each central processing unit is provided for registering the use of the operating system used by each central processing unit among the respective operating systems, and each central processing unit uses the new operating system. At that time, it is determined from the registered contents whether the operating system to be used is being used by another central processing unit, and if it is not being used, the use of the operating system is registered, and each central processing unit When each central processing unit starts up, it determines which operating system the central processing unit is running on. An object of the present invention is to provide an electronic computer system that can operate its central processing unit using an operating system, and that can prevent destruction of memory contents in bulk due to repeated use of the same operating system. .

以下、本発明の一実施例について第4図〜第7
図を参照しながら説明する。第4図は、本発明に
よる起動方式を用いた計算機の構成図である。
CPU2a,CPU2bからそれぞれバス4a,4bを
経由してアクセス可能なメモリ1cを接続したこ
と及びIL5a,IL5bのメモリ7a,7bの命令群を
それぞれ第5図、第7図のようにしたこと以外
は、第2図と同じである。前記メモリ1cは第5
図のように構成されており、CPU2aのOS転送バ
ルク名をメモリ10に、CPU2bのOS転送バルク
名をメモリ11にCPU2aの動作フラグをメモリ1
2に、CPU2bの動作フラグをメモリ13にそれ
ぞれ記憶するようになつている。
4 to 7 regarding one embodiment of the present invention.
This will be explained with reference to the figures. FIG. 4 is a configuration diagram of a computer using the startup method according to the present invention.
The memory 1c that can be accessed from CPU 2 a and CPU 2 b via buses 4 a and 4 b, respectively, is connected, and the instruction groups of memories 7 a and 7 b of IL 5 a and IL 5 b are shown in FIGS. 5 and 7, respectively. It is the same as FIG. 2 except that it is as shown. The memory 1c is the fifth memory 1c.
It is configured as shown in the figure, and the OS transfer bulk name of CPU 2 a is stored in memory 10, the OS transfer bulk name of CPU 2 b is stored in memory 11, and the operation flag of CPU 2 a is stored in memory 1.
2, the operation flags of the CPU 2b are respectively stored in the memory 13.

以上の構成においてバルク3a,3bが故障中
にCPU2aをスタートさせ、次にCPU2bをスター
トさせようとした時の作用につき説明する。
In the above configuration, the operation when starting the CPU 2 a while the bulks 3 a and 3 b are out of order and then trying to start the CPU 2 b will be explained.

起動信号6aをIL5aに入力すると、CPU2aはメ
モリ7aの内容を主メモリ1a〜書き込み、その
命令を逐次実行する。メモリ7aの内容は第6図
のように構成されているため、処理A、判定B、
処理E、判定F、判定G、処理H、処理Iの順に
実行されバルク3cよりOS8cを転送して起動さ
れたことが記憶される。即ち、第1のステツプで
ある処理Aでバルク3aより主メモリ1aへOS
を転送させ、第2のステツプである判定Bでバル
ク3aより転送成功か否かの判断を行なう。成功
したならば第3のステツプである処理Cに移り、
ここでメモリ1cへ転送バルク名「3a」を書き
込む。そして第4のステツプである処理Dに入
り、主メモリ1aのOSの入口へ分岐する。判断
Bで不成功であつたならば第5のステツプである
処理Eに入り、バルク3cより主メモリ1aに
OSを転送させる。そして、第6のステツプであ
るバルク3cよりの転送の成否判定ルーチンFに
入り判定を行ない成功であれば次の判定ルーチン
である判定Gを実行する。ここで他のCPUがバ
ルク3cよりOSを転送したか否かを判定し、否
であれば主メモリ1cへ転送バルク名「3c」を
書き込む処理Hを実行し、次の処理Iに入つて主
メモリ1aのOSの入口へ分岐する。Fにおいて
否のとき、Gにおいて肯定のときは終了する。又
CPU2aは定同期でメモリ12の値を増加するよう
値を書き込む。
When the activation signal 6a is input to the IL 5a , the CPU 2a writes the contents of the memory 7a to the main memory 1a and sequentially executes the instructions. Since the contents of the memory 7a are configured as shown in FIG. 6, processing A, determination B,
It is stored that Process E, Judgment F, Judgment G, Process H, and Process I were executed in this order, and that OS 8c was transferred and activated from the bulk 3c. That is, in the first step, Process A, the OS is transferred from the bulk 3a to the main memory 1a.
is transferred, and in the second step, determination B, it is determined whether the transfer is successful or not based on the bulk 3a. If successful, move on to the third step, Process C.
Here, the transfer bulk name "3a" is written into the memory 1c. The process then enters the fourth step, process D, and branches to the OS entrance of the main memory 1a. If judgment B is unsuccessful, the fifth step, processing E, is entered, and the bulk 3c is transferred to the main memory 1a.
Transfer the OS. Then, in the sixth step, a routine F for determining the success or failure of transfer from the bulk 3c is entered, and if the transfer is successful, the next determination routine, determination G, is executed. Here, it is determined whether another CPU has transferred the OS from bulk 3c, and if not, it executes process H to write the transfer bulk name "3c" to main memory 1c, and enters the next process I. Branches to the OS entrance of memory 1a. If F is negative, and G is positive, the process ends. or
The CPU 2a writes a value to increase the value in the memory 12 in constant synchronization.

この状態で起動信号6bをIL5bに入力すると
CPU2aはメモリ7bの内容を主メモリ2a〜書き
込み、その命令を逐次実行する。メモリ7bの内
容は第6図のフローチヤートと基本的に同一の第
7図のように構成されているため、処理A、判定
B、処理E、判定F、判定Gの順に実施され、
OSへの分岐をしない。
In this state, when starting signal 6b is input to IL 5 b,
The CPU 2a writes the contents of the memory 7b to the main memory 2a and sequentially executes the instructions. Since the contents of the memory 7b are configured as shown in FIG. 7, which is basically the same as the flowchart shown in FIG. 6, processing A, judgment B, processing E, judgment F, and judgment G are executed in this order.
Do not branch to OS.

ここで判定Gにつき詳しく説明する。判定G
は、CPU2a,2bがそれぞれアクセス可能な前記メ
モリ1cを参照して行なう。メモリ1cには他
CPUがOSを転送したバルク名を記憶しているの
で、CPU2aはCPU2bの利用したバルク名をメモ
リ11より判定しCPU2bはCPU2aの利用したバ
ルク名をメモリ10により判定する。
Here, determination G will be explained in detail. Judgment G
This is performed by referring to the memory 1c that can be accessed by each of the CPUs 2a and 2b . There are other things in memory 1c.
Since the CPU remembers the bulk name to which the OS was transferred, CPU 2 a determines the bulk name used by CPU 2 b from memory 11, and CPU 2 b determines the bulk name used by CPU 2 a from memory 10. do.

さらに、メモリ12、メモリ13はそれぞれ
CPU2a,CPU2bにより動作中のみカウントアツ
プされるのでCPU2aはメモリ13を参照すること
によりCPU2bが動作中かどうかを判定し、
CPU2bはメモリ12を参照することにより
CPU2aが動作中かどうかを判定する。このように
してCPU2aは、メモリ11を参照しCPU2bがバ
ルク3cよりOSを転送したと判定し、かつ、メ
モリ13を参照しカウントアツプされていること
よりCPU2bが動作中であると判定した場合は、
判定GをYESに分岐しOSへは分岐しない。その
他の場合は判定GをNOに分岐し最後にOSへ分岐
する。
Furthermore, the memory 12 and the memory 13 are each
Since CPU 2 a and CPU 2 b count up only when they are operating, CPU 2 a determines whether CPU 2 b is operating by referring to memory 13.
CPU 2 b refers to memory 12
Determine whether CPU 2a is running. In this way, CPU 2 a refers to memory 11 and determines that CPU 2 b has transferred the OS from bulk 3 c, and also refers to memory 13 and determines that CPU 2 b is in operation since the count has been increased. If it is determined that there is
Branch decision G to YES and do not branch to OS. In other cases, the decision G branches to NO and finally branches to the OS.

このようにしてCPU2bはスタートしてもすぐ
停止し、結果的に起動されない。これらの理由に
よりCPU2bからバルク3cのOS8cへ書き込むこ
とはないので、バルク3cは、破壊されることは
ない。これ迄の説明はCPU2台、バルク3台の場
合につき説明したが、CPU及びバルクの台数
は、何台であつても、同様に実現可能である。
又、第4図ではバルク3cのみがCPU2a,
CPU2bからアクセス可能な構成についての例で
あるがバルク3a,3b共にCPU2a,2bからアク
セスできる場合も同様に実現できる。又、第4図
ではCPU2a,2bにおいて、他CPUが利用してい
るバルクをメモリ1cにより判定する場合につき
説明したがプロセス入出力装置やデータ伝送を利
用する方法など主旨を変えない範囲で種々考えら
れるが、他CPUが利用しているOSかどうかの判
定方法はいかなる方法であつてもかまわない。
In this way, CPU 2 b stops immediately after starting, and as a result is not started. For these reasons, the CPU 2b does not write to the OS 8c of the bulk 3c, so the bulk 3c will not be destroyed. Although the explanation so far has been given for the case of two CPUs and three bulks, it is similarly possible to implement any number of CPUs and bulks.
Also, in Figure 4, only bulk 3c is CPU 2 a,
Although this is an example of a configuration that can be accessed from the CPU 2 b, it can be similarly realized in a case where both the bulks 3 a and 3 b can be accessed from the CPUs 2 a and 2 b. In addition, in Figure 4, we have explained the case where the bulk used by other CPUs is determined by the memory 1c in CPUs 2a and 2b , but there are other methods that do not change the main idea, such as methods using process input/output devices and data transmission. There are various possibilities, but any method can be used to determine whether the OS is being used by another CPU.

以上詳述したように本発明は外部記憶装置に記
憶されている複数のオペレーテイングシステムの
うち、1つのオペレーテイングシステムを主メモ
リに転送し、そのオペレーテイングシステムの命
令を逐次中央処理装置(CPU)にて実行するこ
とにより動作する複数の中央処理装置と、前記複
数の中央処理装置からアクセス可能で、複数のオ
ペレーテイングシステムを記憶させた共用の外部
記憶から成るシステムにおいて、各オペレーテイ
ングシステムのうち前記各中央処理装置の利用す
るオペレーテイングシステムの利用登録を行なう
前記各中央処理装置からのアクセス可能な記憶装
置を設け、各中央処理装置が新たなオペレーテイ
ングシステムを利用する際にその利用するオペレ
ーテイングシステムが他の中央処理装置で利用さ
れているか否かを前記登録内容から判定し、利用
されていないときは該オペレーテイングシステム
利用の登録を行なうようにし、判定させる機能を
持たせて各中央処理装置が起動時に、複数のオペ
レーテイングシステムのうち、すでに起動してい
るどの中央処理装置も利用していないオペレーテ
イングシステムを用いて、その中央処理装置が動
作するようにしたので、複数の中央処理装置を構
成要素として動作するシステムにおいて、他の中
央処理装置が利用中のオペレーテイングシステム
の重複利用を避けることができ、信頼性向上を図
ることができ複数のオペレーテイングシステムを
記憶する場合、誤つて起動すると、場合によると
バルク内容破壊という重大な事態を未然に防止で
きるようにした電子計算機システムを提供するこ
とができる。
As described in detail above, the present invention transfers one operating system among a plurality of operating systems stored in an external storage device to the main memory, and sequentially executes the instructions of the operating system to the central processing unit (CPU). ), and a shared external storage that is accessible by the plurality of central processing units and stores a plurality of operating systems. A storage device accessible from each of the central processing units is provided for registering the use of the operating system used by each of the central processing units, and each central processing unit uses the storage device when using a new operating system. It is determined from the registered contents whether the operating system is being used by another central processing unit, and if the operating system is not being used, the use of the operating system is registered. When the central processing unit starts up, the central processing unit runs using an operating system that is not currently being used by any of the multiple operating systems that are already running. In a system that operates with a central processing unit as a component, it is possible to avoid redundant use of operating systems being used by other central processing units, improve reliability, and store multiple operating systems. Therefore, it is possible to provide an electronic computer system that can prevent serious situations such as bulk content destruction in some cases if it is started up by mistake.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は電子計算機システムの構成例
を示す図、第3図は第2図システムのスタート時
における実行手順を示す流れ図、第4図は本発明
の一実施例を示すブロツク図、第5図はその利用
OS登録用のメモリ内容を示す図、第6図、第7
図は本発明システムにおけるスタート時における
実行手順を示す流れ図である。 1a,1b…主メモリ、1c…メモリ、2a,
2b…中央処理装置(CPU)、3a,3b,3c
…バルク、4a,4b…バス、5a,5b…イニ
シヤルプログラムローダ。
1 and 2 are diagrams showing an example of the configuration of a computer system, FIG. 3 is a flowchart showing the execution procedure at the start of the system, and FIG. 4 is a block diagram showing an embodiment of the present invention. , Figure 5 shows its usage.
Diagrams showing memory contents for OS registration, Figures 6 and 7
The figure is a flowchart showing the execution procedure at the time of start in the system of the present invention. 1a, 1b...main memory, 1c...memory, 2a,
2b...Central processing unit (CPU), 3a, 3b, 3c
... Bulk, 4a, 4b... Bus, 5a, 5b... Initial program loader.

Claims (1)

【特許請求の範囲】[Claims] 1 外部記憶装置に記憶されている複数のオペレ
ーテイングシステムのうち、一つのオペレーテイ
ングシステムを主メモリに転送し、このオペレー
テイングシステムの命令を遂次対応する中央処理
装置により実行することにより動作する複数の中
央処理装置と、これら複数の中央処理装置からア
クセス可能で複数のオペレーテイングシステムを
記憶させた共用の外部記憶装置から成るシステム
において、各オペレーテイングシステムのうち前
記各中央処理装置の主メモリに転送された各中央
処理装置の利用するオペレーテイングシステムの
利用登録を行なうこれら各中央処理装置からアク
セス可能な記憶装置を設け、各中央処理装置が新
たなオペレーテイングシステムの他での利用の有
無を前記記憶装置の登録内容から判定し、利用さ
れていないとき、該オペレーテイングシステム利
用の登録を行なつた後に該オペレーテイングシス
テムの利用を可能にする機能を備えたことを特徴
とする電子計算機システム。
1. It operates by transferring one operating system among multiple operating systems stored in an external storage device to the main memory and sequentially executing the instructions of this operating system by the corresponding central processing unit. In a system consisting of a plurality of central processing units and a shared external storage device that is accessible by the plurality of central processing units and stores a plurality of operating systems, the main memory of each central processing unit of each operating system is A storage device is provided that can be accessed from each central processing unit to register the use of the operating system used by each central processing unit, and each central processing unit registers whether or not the new operating system will be used for other purposes. an electronic computer, characterized in that it has a function of determining the operating system based on the registered contents of the storage device, and enabling the use of the operating system after registering the use of the operating system when the operating system is not being used. system.
JP55128847A 1980-09-17 1980-09-17 Electronic computer system Granted JPS5752934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55128847A JPS5752934A (en) 1980-09-17 1980-09-17 Electronic computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55128847A JPS5752934A (en) 1980-09-17 1980-09-17 Electronic computer system

Publications (2)

Publication Number Publication Date
JPS5752934A JPS5752934A (en) 1982-03-29
JPS6231386B2 true JPS6231386B2 (en) 1987-07-08

Family

ID=14994846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55128847A Granted JPS5752934A (en) 1980-09-17 1980-09-17 Electronic computer system

Country Status (1)

Country Link
JP (1) JPS5752934A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58205259A (en) * 1982-05-25 1983-11-30 Taiko Denki Seisakusho:Kk Computer system incorporated with plural oss in one auxiliary storage device

Also Published As

Publication number Publication date
JPS5752934A (en) 1982-03-29

Similar Documents

Publication Publication Date Title
US6832298B2 (en) Server system operation control method
EP0285634B1 (en) Method to execute two instruction sequences in an order determined in advance
JPS6231386B2 (en)
EP0851352B1 (en) Input/output control device and method applied to fault-resilient computer system
JPS6022779B2 (en) Multiprocessing system program loading method
JPH0375836A (en) Succeeding processing memthod for resource information
JP2671160B2 (en) Exception handling method
JPS61184643A (en) Starting control system for virtual computer
JPS6239792B2 (en)
JP2825589B2 (en) Bus control method
JP2527964B2 (en) Backup system initial startup control method
JP3029445B2 (en) Startup reception device and method
JPS605369A (en) Memory control system
JPS63168762A (en) Multiprocessor starting device
JPH03194641A (en) Application program sharing system
JPS63241650A (en) Program loading system
JPH07111711B2 (en) Processing end interrupt control system
JPS5849903B2 (en) Computer parallel connection system
JPH1027153A (en) Bus transfer device
JPS6227855A (en) Deleting system for initial program loading fixed memory device
JPS60178572A (en) Multiprocessor device
JPS62173535A (en) Access control system for shared resources
JPS62102353A (en) Down line loading system for program
JPS6143739B2 (en)
JPH0421058A (en) Subprocessor program loading system