JPH0131742B2 - - Google Patents
Info
- Publication number
- JPH0131742B2 JPH0131742B2 JP56170881A JP17088181A JPH0131742B2 JP H0131742 B2 JPH0131742 B2 JP H0131742B2 JP 56170881 A JP56170881 A JP 56170881A JP 17088181 A JP17088181 A JP 17088181A JP H0131742 B2 JPH0131742 B2 JP H0131742B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- signal
- amplification stage
- state logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 15
- 230000002051 biphasic effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は単極性信号を双極性信号に変換する二
相型変調／復調回路に関するものである。この回
路は連続波形（CW）入力信号を二相変調するの
に使用することができ、また二相コード化入力信
号をトランジスタートランジスタ・ロジツク
（TTL）制御信号を用いて復調するのに使用する
こともできる。三状態ロジツク・ゲートは、二つ
のデイジタル信号を二重平衡ミキサの二つの入力
端のうちの一つに与えられる非バイアス交流信号
に変換するのに用いられる。このミキサの他の入
力端は二相変調のための連続波形信号か、または
復調のための二相コード化信号を受けるのに用い
られる。
相型変調／復調回路に関するものである。この回
路は連続波形（CW）入力信号を二相変調するの
に使用することができ、また二相コード化入力信
号をトランジスタートランジスタ・ロジツク
（TTL）制御信号を用いて復調するのに使用する
こともできる。三状態ロジツク・ゲートは、二つ
のデイジタル信号を二重平衡ミキサの二つの入力
端のうちの一つに与えられる非バイアス交流信号
に変換するのに用いられる。このミキサの他の入
力端は二相変調のための連続波形信号か、または
復調のための二相コード化信号を受けるのに用い
られる。
本発明は1980年４月28日に、バード・エイチ・
スー（Baard Ｈ・Thue）によつて出願された未
決の米国特許願第144120号に開示されている装置
にとつて特に有用なものである。その特許願の第
１図に示す装置において、本発明はON／OFFス
イツチ１２およびデコード・スイツチ３２の機能
を果す。
スー（Baard Ｈ・Thue）によつて出願された未
決の米国特許願第144120号に開示されている装置
にとつて特に有用なものである。その特許願の第
１図に示す装置において、本発明はON／OFFス
イツチ１２およびデコード・スイツチ３２の機能
を果す。
以下、本発明を添付の図面を参照して詳述す
る。第１図において、三状態ロジツク・ゲート１
０は、データ入力１１、可能化入力１２および出
力を有するように図示されている。この三状態ロ
ジツク・ゲート１０は、テキサス・インスツルメ
ント（Texas Instruments）社で製造されている
三状態インバータSN54125に相当する。
る。第１図において、三状態ロジツク・ゲート１
０は、データ入力１１、可能化入力１２および出
力を有するように図示されている。この三状態ロ
ジツク・ゲート１０は、テキサス・インスツルメ
ント（Texas Instruments）社で製造されている
三状態インバータSN54125に相当する。
三状態ロジツク・ゲート１０の出力は、容量１
５を介してトランジスタ２０のベースに接続され
ている。容量１５の機能は直流分離にある。トラ
ンジスタ２０のベースは更に、抵抗２１を介して
正電圧源に、また抵抗２２を介して接地電位に接
続されている。トランジスタ２０は、更に抵抗２
４を介してそのエミツタ電極を接地し、かつその
コレクタ電極を抵抗２３を介して正電圧源に接続
させている。トランジスタ２０はＡ級動作のため
に、トランジスタ２１，２２，２３および２４に
よつてバイアスされ、かつ第１増幅段の役割を果
している。バイアス抵抗および電圧は、トランジ
スタ２０のコレクタ電圧が、約＋３乃至＋５ボル
トの範囲で直線的に変化するように選ぶのが好ま
しい。
５を介してトランジスタ２０のベースに接続され
ている。容量１５の機能は直流分離にある。トラ
ンジスタ２０のベースは更に、抵抗２１を介して
正電圧源に、また抵抗２２を介して接地電位に接
続されている。トランジスタ２０は、更に抵抗２
４を介してそのエミツタ電極を接地し、かつその
コレクタ電極を抵抗２３を介して正電圧源に接続
させている。トランジスタ２０はＡ級動作のため
に、トランジスタ２１，２２，２３および２４に
よつてバイアスされ、かつ第１増幅段の役割を果
している。バイアス抵抗および電圧は、トランジ
スタ２０のコレクタ電圧が、約＋３乃至＋５ボル
トの範囲で直線的に変化するように選ぶのが好ま
しい。
トランジスタ２０のコレクタ電極は容量２５お
よび抵抗２７からなる直列回路を経て接地され
る。一方、容量２５および抵抗２７の接続点は、
抵抗２６を介して、二つのトランジスタ４０およ
び５０の共通ベース電極結合点に接続される。こ
の容量２５、抵抗２７の機能は、接地電位に関し
て、トランジスタ４０および５０のベース電極に
加えられる信号の変動を照会することにある。
よび抵抗２７からなる直列回路を経て接地され
る。一方、容量２５および抵抗２７の接続点は、
抵抗２６を介して、二つのトランジスタ４０およ
び５０の共通ベース電極結合点に接続される。こ
の容量２５、抵抗２７の機能は、接地電位に関し
て、トランジスタ４０および５０のベース電極に
加えられる信号の変動を照会することにある。
トランジスタ４０および５０は相補型トランジ
スタであつて、両者のベース電極を結合している
共通結合点で入力を受けとるように接続されてい
る。連合バイアス網と共に、このトランジスタ４
０および５０は第２増幅段を形成し、両者のエミ
ツタ電極を結合する共通結合点から出力するよう
に構成されている。トランジスタ４０のコレクタ
電極は抵抗４１を介して正電圧源に接続され、一
方トランジスタ５０のコレクタ電極は抵抗５１を
介して負の電圧源に接続される。トランジスタ４
０のコレクタ電極は、更に容量４８を介して接地
され、トランジスタ５０のそれは、容量５８を介
して接地電位に接続される。ダイオード３０はト
ランジスタ４０，５０のベース電極間にその陰極
を、また抵抗４２，４３の共通結合点にその陽陰
を接続している。抵抗４２，４３は正電圧源と接
地電極の間で分圧器を形成し、ダイオード３０に
対して一定の基準電圧を提供する。第２のダイオ
ード３１はトランジスタ４０，５０のベース電極
と可変抵抗５３の摺動電極５４との間に接続され
ている。次いで、この可変抵抗５３は抵抗５２，
５５と直列に接続され、負電圧源と接地電極間に
分圧器を形成している。抵抗５２，５３および５
５の選び方は、抵抗５３の中央電圧が抵抗４２，
４３の接合点の電圧に等しく、かつ異なる極性で
あるように選択される。容量３２，３３はダイオ
ード３０および３１に供給される電圧に対して必
要な交流バイパスを形成する。
スタであつて、両者のベース電極を結合している
共通結合点で入力を受けとるように接続されてい
る。連合バイアス網と共に、このトランジスタ４
０および５０は第２増幅段を形成し、両者のエミ
ツタ電極を結合する共通結合点から出力するよう
に構成されている。トランジスタ４０のコレクタ
電極は抵抗４１を介して正電圧源に接続され、一
方トランジスタ５０のコレクタ電極は抵抗５１を
介して負の電圧源に接続される。トランジスタ４
０のコレクタ電極は、更に容量４８を介して接地
され、トランジスタ５０のそれは、容量５８を介
して接地電位に接続される。ダイオード３０はト
ランジスタ４０，５０のベース電極間にその陰極
を、また抵抗４２，４３の共通結合点にその陽陰
を接続している。抵抗４２，４３は正電圧源と接
地電極の間で分圧器を形成し、ダイオード３０に
対して一定の基準電圧を提供する。第２のダイオ
ード３１はトランジスタ４０，５０のベース電極
と可変抵抗５３の摺動電極５４との間に接続され
ている。次いで、この可変抵抗５３は抵抗５２，
５５と直列に接続され、負電圧源と接地電極間に
分圧器を形成している。抵抗５２，５３および５
５の選び方は、抵抗５３の中央電圧が抵抗４２，
４３の接合点の電圧に等しく、かつ異なる極性で
あるように選択される。容量３２，３３はダイオ
ード３０および３１に供給される電圧に対して必
要な交流バイパスを形成する。
容量４８はトランジスタ４０のコレクタと接地
電極との間に接続され、容量５８はトランジスタ
５０と接地電極間に接続される。抵抗４１，５１
および容量４８，５８は従来から周知されている
仕方で減結合および限流を行う。
電極との間に接続され、容量５８はトランジスタ
５０と接地電極間に接続される。抵抗４１，５１
および容量４８，５８は従来から周知されている
仕方で減結合および限流を行う。
トランジスタ４０，５０のエミツタ電極の共通
結合点から得られる出力は、容量６０と並列な抵
抗６１，６２からなる直列路を介して二重平衡ミ
キサ７０の入力７２に加えられる。抵抗６２は可
変であるため、ミキサに対する最適電流レベルの
選択が可能になる。抵抗６４はミキサ７０の入力
７２と接地電位間に接続され、トランジスタ４
０，５０のいづれも導通状態にないときの帰還路
を形成する。容量６５はミキサ７０の入力端７２
と接地電位間に接続され、容量６０は抵抗６１，
６２に並列接続されると共に、入力端７２からミ
キサ７０に供給されるコード化信号波形を最適化
する。
結合点から得られる出力は、容量６０と並列な抵
抗６１，６２からなる直列路を介して二重平衡ミ
キサ７０の入力７２に加えられる。抵抗６２は可
変であるため、ミキサに対する最適電流レベルの
選択が可能になる。抵抗６４はミキサ７０の入力
７２と接地電位間に接続され、トランジスタ４
０，５０のいづれも導通状態にないときの帰還路
を形成する。容量６５はミキサ７０の入力端７２
と接地電位間に接続され、容量６０は抵抗６１，
６２に並列接続されると共に、入力端７２からミ
キサ７０に供給されるコード化信号波形を最適化
する。
二重平衡ミキサ７０はミニ−サーキツト
（Mini−Circuit）社のSRA−3H型又はそれと同
等のものであればよい。ミキサ７０は、更に第２
の入力端７１を備え、それを介して、入力端７２
に現われる信号によつて変調される連続波形
（CW）入力信号を受けるか、または入力端７２
に現われる信号によつて復調されるコード化入力
信号を受ける。
（Mini−Circuit）社のSRA−3H型又はそれと同
等のものであればよい。ミキサ７０は、更に第２
の入力端７１を備え、それを介して、入力端７２
に現われる信号によつて変調される連続波形
（CW）入力信号を受けるか、または入力端７２
に現われる信号によつて復調されるコード化入力
信号を受ける。
第２図は、第１図に示す回路の種々の点に現わ
れる代表的な信号波形を示している。三状態ロジ
ツク・ゲート１０の入力端１１，１２に与えられ
る信号は第２図の上の二つの波形によつて示され
る単極性信号である。これら信号の両方とも、０
ボルトとある正電圧、代表的には＋５ボルト間で
変化するように示されている。三状態ロジツク・
ゲート１０の出力端における信号（第２図の第３
番目の波形）は接地電位と代表的には＋５ボルト
の間で変化する。ロジツク・ゲート１０が可能化
状態にないときは、出力は開回路となる。
れる代表的な信号波形を示している。三状態ロジ
ツク・ゲート１０の入力端１１，１２に与えられ
る信号は第２図の上の二つの波形によつて示され
る単極性信号である。これら信号の両方とも、０
ボルトとある正電圧、代表的には＋５ボルト間で
変化するように示されている。三状態ロジツク・
ゲート１０の出力端における信号（第２図の第３
番目の波形）は接地電位と代表的には＋５ボルト
の間で変化する。ロジツク・ゲート１０が可能化
状態にないときは、出力は開回路となる。
ロジツク・ゲート１０の出力信号はトランジス
タ２０のベースに加えられ、そのコレクターに増
幅された信号をもたらす。この増幅信号は第１お
よび第２の電圧レベルで変化する。好ましい実施
例では、第２図第４番目の波形として示されるよ
うに、＋３ボルトと＋15ボルト間にあるように選
択する。
タ２０のベースに加えられ、そのコレクターに増
幅された信号をもたらす。この増幅信号は第１お
よび第２の電圧レベルで変化する。好ましい実施
例では、第２図第４番目の波形として示されるよ
うに、＋３ボルトと＋15ボルト間にあるように選
択する。
トランジスタ２０のコレクタ信号は、次いで容
量２５および抵抗２６の直列回路を介してトラン
ジスタ４０，５０のベース電極に加えられる。容
量２５と抵抗２７の作用によつて、トランジスタ
４０，５０のベース電極に加えられた信号は接地
電位のまわりで変化するようになる。抵抗２６は
クランプ・ダイオード３０，３１が動作するため
に必要な抵抗である。抵抗４２，４３はダイオー
ド３０に対して一定の基準電圧を用意し、トラン
ジスタ４０，５０のエミツタに於いて得られる最
大正電圧を完成する。同様にして、抵抗５２，５
３および５５はダイオード３１に対して一定の基
準電圧を用意し、トランジスタ４０，５０のエミ
ツタに於いて得られる最大負電圧を完成する。こ
れらトランジスタ４０，５０の共通エミツタ結合
点に現われる出力信号は第２図の最下の波形によ
つて示されている。この共通エミツタ結合点に現
われる信号は、三状態ロジツク・ゲート１０の入
力端１１に現われる単極性信号に対応する双極性
信号である。
量２５および抵抗２６の直列回路を介してトラン
ジスタ４０，５０のベース電極に加えられる。容
量２５と抵抗２７の作用によつて、トランジスタ
４０，５０のベース電極に加えられた信号は接地
電位のまわりで変化するようになる。抵抗２６は
クランプ・ダイオード３０，３１が動作するため
に必要な抵抗である。抵抗４２，４３はダイオー
ド３０に対して一定の基準電圧を用意し、トラン
ジスタ４０，５０のエミツタに於いて得られる最
大正電圧を完成する。同様にして、抵抗５２，５
３および５５はダイオード３１に対して一定の基
準電圧を用意し、トランジスタ４０，５０のエミ
ツタに於いて得られる最大負電圧を完成する。こ
れらトランジスタ４０，５０の共通エミツタ結合
点に現われる出力信号は第２図の最下の波形によ
つて示されている。この共通エミツタ結合点に現
われる信号は、三状態ロジツク・ゲート１０の入
力端１１に現われる単極性信号に対応する双極性
信号である。
第１図は本発明の好ましい実施例を示す回路
図、第２図は第１図の回路の種々の点に現われる
代表的な信号を示す図である。 １０……三状態ロジツク・ゲート、１５，２５
……容量、２０……第１のトランジスタ、２１，
２２，２３，２４……抵抗、４０……第２のトラ
ンジスタ、３０，３１……ダイオード、５０……
第３のトランジスタ、５１，５２，５３，５４…
…抵抗、７０……二重平衡ミキサ。
図、第２図は第１図の回路の種々の点に現われる
代表的な信号を示す図である。 １０……三状態ロジツク・ゲート、１５，２５
……容量、２０……第１のトランジスタ、２１，
２２，２３，２４……抵抗、４０……第２のトラ
ンジスタ、３０，３１……ダイオード、５０……
第３のトランジスタ、５１，５２，５３，５４…
…抵抗、７０……二重平衡ミキサ。
Claims (1)
- １ 第１と第２のデイジタル信号を受けるための
第１および第２入力端と、出力端を有する三状態
ロジツク・ゲートと；前記三状態ロジツク・ゲー
トの出力信号を受けるように接続されたベース電
極と、エミツタおよびコレクタ電極を有する第１
のトランジスタを含む第１増幅段と；前記第１ト
ランジスタの電極を第１と第２の電圧源に相互に
接続し、コレクタ電圧に於ける信号を基準電圧に
対して、いづれの方向にも所定の電位だけ直線的
に変化させるようにする抵抗要素と；前記三状態
ロジツクの出力端と前記第１トランジスタのベー
ス電極との間を直流分離する要素と；それぞれの
ベース電極の共通結合点で入力を受け、それぞれ
のエミツタ電極の共通結合点から出力し、更にそ
れぞれのコレクタ電極を正および負の電圧源に接
続した第１と第２の相補型トランジスタを含む第
２増幅段と；前記第１増幅段の出力と、第２増幅
段の入力を直流分離する要素と；前記第２増幅段
の出力電圧変化を所定の正電圧および負電圧レベ
ルの間に抑制する要素と；前記第２増幅段の出力
信号を受けるように接続された第１入端と第２入
端および出力端とを有する二重平衡ミキサを備え
たことを特徴とする単極性信号を双極性信号に変
換する二相型変調／復調回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/200,795 US4361817A (en) | 1980-10-27 | 1980-10-27 | Bi-phase modulator/demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57101458A JPS57101458A (en) | 1982-06-24 |
| JPH0131742B2 true JPH0131742B2 (ja) | 1989-06-27 |
Family
ID=22743217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56170881A Granted JPS57101458A (en) | 1980-10-27 | 1981-10-27 | Two-phase modulating/demodulating circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4361817A (ja) |
| JP (1) | JPS57101458A (ja) |
| CA (1) | CA1174297A (ja) |
| GB (1) | GB2087693B (ja) |
| IT (1) | IT1142961B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584533A (en) * | 1985-03-01 | 1986-04-22 | Motorola, Inc. | Non-coherent BPSK demodulator |
| US5214526A (en) * | 1991-06-04 | 1993-05-25 | Apple Computer, Inc. | Pulse modulated infrared data communications link |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3483488A (en) * | 1967-10-12 | 1969-12-09 | Tektronix Inc | Balanced modulator-demodulator circuit with negative feedback in switching element |
| FR2345019A1 (fr) * | 1976-03-19 | 1977-10-14 | Cit Alcatel | Dispositif de transmission de donnees et application a la transmission de signaux analogiques et de donnees dans un reseau avec modulation delta |
| US4176328A (en) * | 1978-05-30 | 1979-11-27 | Motorola, Inc. | DC coupled bi-phase modulator |
-
1980
- 1980-10-27 US US06/200,795 patent/US4361817A/en not_active Expired - Lifetime
-
1981
- 1981-09-22 CA CA000386402A patent/CA1174297A/en not_active Expired
- 1981-10-20 GB GB8131603A patent/GB2087693B/en not_active Expired
- 1981-10-23 IT IT49558/81A patent/IT1142961B/it active
- 1981-10-27 JP JP56170881A patent/JPS57101458A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4361817A (en) | 1982-11-30 |
| IT1142961B (it) | 1986-10-15 |
| CA1174297A (en) | 1984-09-11 |
| GB2087693A (en) | 1982-05-26 |
| JPS57101458A (en) | 1982-06-24 |
| GB2087693B (en) | 1984-06-20 |
| IT8149558A0 (it) | 1981-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4801823A (en) | Sample hold circuit | |
| GB2062998A (en) | Capacitance coupled isolation amplifier and method | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPH0131742B2 (ja) | ||
| US3965435A (en) | Circuit for demodulating an amplitude modulated signal | |
| US4564814A (en) | Full-wave rectifier using an operational amplifier | |
| US4310810A (en) | Modulator systems | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| JPH0446010B2 (ja) | ||
| JP2540978B2 (ja) | レベル変換回路 | |
| US4132907A (en) | Full wave rectifier circuit | |
| JPH0310243B2 (ja) | ||
| US4591811A (en) | Generator for generating an amplitude modulated signal corresponding to a carrier signal modulated by an information signal | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JPS6131643B2 (ja) | ||
| SU1688376A1 (ru) | Демодул тор амплитудно-модулированного сигнала | |
| JP2725329B2 (ja) | 電流電圧変換回路 | |
| JPH0127602B2 (ja) | ||
| SU843205A1 (ru) | Амлитудный ограничитель импульсов | |
| JPS59172846A (ja) | ステレオ復調回路 | |
| JPS6337528B2 (ja) | ||
| KR820000982Y1 (ko) | 펄스폭 변조 증폭회로 | |
| KR900000376Y1 (ko) | 윈도우 컴퍼레이터 회로 | |
| JPS6150406B2 (ja) | ||
| JPH0336093Y2 (ja) |