JPH01316974A - 歪みセンサ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、歪みセンサ及びその製造方法に係わり、殊に
高感度歪みセンサと、この歪みセンサを早く、かつ、簡
易に製造するに好適な歪みセンサの製造方法とに間する
。

［従来の技術］ 従来の歪みセンサ及びその製造方法について以下説明す
る。歪みセンサは、歪みが生じると抵抗が生じるという
ピエゾ効果を備えるセラミック。

金属箔又は半導体薄膜等の細片を歪みゲージとして利用
するものであって、この歪みゲージを少なくとも４個配
置し電極をかぶせブリッジ回路に結線し構成するもので
ある。具体例としてこの種の歪みセンサの代表例である
６電極４抵抗の歪みセンサについて９図面（第７図）を
参照して説明する。同図（ａ）はこの歪みセンサの上面
図及びそのＸ７−Ｘ７断面図、同図（ａａ）は同歪みセ
ンサの電極を内外で結線しブリッジ回路に構成した図を
示す。第７図（ａ）に示す通り、この歪みセンサは、ダ
イヤフラム１０の上面の絶縁膜２０を介し歪みゲージＲ
（Ｒ１−Ｒ４＞と、電極Ｔ（Ｔ１〜Ｔ６）と９図示にな
いが歪みゲージＲと電極Ｔとを覆う保護膜とから構成さ
れている。歪みゲージＲは直線状やコの字状の微細長部
分で形成され、これに直接金属等の電極Ｔを部分的に覆
い結線して構成する。したがって歪みゲージＲ及び電極
Ｔ以外の上面は絶縁膜２０で占められた面となる。次に
、上記歪みセンサのブリッジ回路について説明すると、
歪みゲージＲ１は電極ＴＩとＴ２とで、歪みゲージＲ２
は電極Ｔ２とＴ３とで、歪みゲージＲ３は電極Ｔ４とＴ
５とで、かつ、歪みゲージＲ４は電極Ｔ５とＴ６とで内
部結線されている。そして外部では、前記電極Ｔ３とＴ
４とが結線されて電極Ｔ３４に、一方前記電極Ｔ１とＴ
６とが結線されて電極Ｔ］Ｂになり第７図（ａａ）に示
すブリッジ回路を構成する。そこでかかる従来の歪みセ
ンサを製造する場合、歪みゲージのパターニングには集
積回路の製造方法としてよく知られるフォトリソグラフ
ィ法を採用するのが普通であって、これはスピナーによ
るレジスト塗布。

乾燥、アライメント露光、現像、リンス、ボストベーク
、エツチングとレジスト剥離等の作業工程からなる製造
方法である。これ製法は大掛かりではあるが、これらの
設備が保有されておれば、大量生産するに有利という利
点もある。

［発明が解決しようとする課題］ しかしながら、かかる従来の構成の歪みセンサ及びその
製造方法には以下に掲げる問題がある。

（イ）従来の歪みセンサは高感度歪みセンサとなり得な
いという欠点がある。これを第６図のブリッジ回路図に
基づき説明する。実際の歪みセンサは、同図に示すよう
に、ブリッジ回路に零点補正用の小抵抗Ｒ５を備えてい
るのが普通である。これは、このブリッジ回路が無負荷
時に等価抵抗（ＲＩＸＲ３＝Ｒ２ＸＲ４）となっている
こと、即ち、無負荷時の出力電位差Ｖが零（Ｖ＝Ｏ）な
っていることを補償するため追設した零点補正用抵抗で
ある。そこでこの零点補正用抵抗を追設するため、第７
図（ａ）のように６電極の歪みセンサとすれば、外部で
この零点補正用抵抗を接続できブリッジ回路とするに便
利となる。しかしながら。

混み行った表面パターンを備えた歪みセンサとなる欠点
がある。そして前記零点補正用抵抗であるが、これはあ
る範囲の抵抗値毎に、事前に準備した小抵抗体であって
、都度、該ブリッジ回路に必要な補正用の抵抗値に合わ
せ、これら小抵抗体の中から適宜選択し追設するもので
あり手数のかかるという欠点がある。勿論のことながら
、準備された小抵抗体の抵抗値から外れる範囲の補正用
抵抗値に対しては対応できない欠点を備える。かかる従
来の選択追設方法では、より完全かつ高感度ブリッジ回
路、即ち高感度歪みセンサを得難くなる。更にいえば、
感度が悪いわりには、製造に手数の掛かる歪みセンサで
ある。

（ロ）従来の歪みセンサの製造方法は上述の歪みセンサ
用の、即ち従来の歪みセンサ用の製造方法であって、し
たがって上記従来の歪みセンサが持つ欠点を解決し得な
い製造方法であるばかりか。

歪みセンサを早く、かつ、簡易に製造するに不適という
欠点を備えている。そこで従来の製造方法について、そ
の欠点を具体的に述べると、前述の通りスピナーによる
レジスト塗布、乾燥、アライメント露光、現像、リンス
、ポストベーク、エツチング及びレジスト剥離等の繁雑
な作業工程と。

厳格な無塵雰囲気の必要性とによって、設備、１１用及
び作業工数の面で規模が拡大するという欠点がある。く
わえて前述の通り、零点補正用の小抵抗体を都度適宜選
択し装着しなければならない等。

手数が掛かるという欠点も考慮すれば、経済的に不利な
製造方法であるといえる。

本発明は、上記従来の問題点に鑑み、高感度歪みセンサ
と、この歪みセンサを早く、簡易に、かつ、経済的に製
造するに好適な歪みセンサの製造方法を提供することを
目的とする。

［課題を解決するための手段］ 上記目的を達成するため９本発明に係わる歪みセンサは
、これを第１図に基づき説明すると、ダイヤフラム上面
の絶縁膜を介して積層した半導体薄膜を歪みゲージとす
る歪みセンサにおいて、前記半導体薄膜が、外周端から
内部に向かって伸長する少なくとも４本の絶縁用線状パ
ターンＢと。

内表面に在り少なくとも１本の絶縁用線状パターンＣと
を備え、これら絶縁用線状パターンＢ、Ｃが近接し挟む
細部の半導体薄膜が歪みゲージＲである構成とした。そ
の他、ダイヤフラム上面の絶縁膜を介して積層した半導
体薄膜を歪みゲージとする歪みセンサにおいて、入出力
用電極Ｔと半導体薄膜からなる歪みゲージＲとの接続配
線Ｓが。

前記歪みゲージＲと同様、半導体薄膜である構成とした
。一方９本発明に係わる歪みセンサの製造方法は、これ
を第３図（ａ）の工程図に基づき説明すると、ダイヤフ
ラム上面の絶縁膜を介して積層した半導体薄膜をパター
ニングして歪みゲージを作製する歪みセンサの製造方法
において、前記半導体薄膜をレーザを用いてパターニン
グする工程ｍＶ−１を備えた構成とした。その他、歪み
ゲージがブリッジ回路を構成する歪みセンサの製造方法
において、半導体薄膜をレーザパターニングするとき、
歪みゲージの抵抗値をモニタリングすることにより零点
補正する工程ＴＶ−２を備えた構成とした。

［作用］ 先ず半導体薄膜と歪みゲージとの関係について説明する
。半導体薄膜にレーザビームを照射すると、照射部の半
導体薄膜が蒸発して絶縁膜が露出し、絶縁線状パターン
を描くことができる。そこで例えば平行線の前記絶縁線
状パターンを描くと。

この平行線内の半導体薄膜の抵抗値は外部に影響されな
い独自の抵抗値を備えるようになり、これを歪みゲージ
として利用するものである。そこで。

前記「影響されない独自の抵抗値」について、以下説明
しておく。そもそも歪みゲージ部はダイヤフラムて応力
が最も顕著に現れる位置に備えられ。

その位置は通常ダイヤプラム半径の約半分の半径の円周
上辺りとなる。これは、ダイヤプラムの最外縁部上に歪
みゲージを設置しても応力はほとんど発生せず、したが
ってこの部分の抵抗値もほぼ零（ゼロ）となることから
分かる。しかしながら内表面に在る場合であっても、歪
みの方向性によって５例えば内表面のある特定点におい
ては、その点の全周方向に歪みの大きい方向（高抵抗と
なる）と歪みの少ない方向（低抵抗となる）とが共存す
るため、歪みゲージが面形状であフては正確な歪みによ
る抵抗値を測定することができない。

そこで歪みゲージを面形状でなく歪み方向に合致した線
形状とすれば、上述のような面形状における歪みの少な
い方向（低抵抗）に「影響されない独自の抵抗値」を備
えた歪みゲージとすることができる。以上の説明から分
かる通り、歪みゲージをなす線状パターンは前記のよう
な平行線に限られるものではなく、要は狭い細部であれ
ばよいという性質のものである。更に、当然のことなが
ら。

この細部が長平方向に長ければ長いほどその抵抗値もそ
の長さに比例して大きくなる（換言すると幅が広いほど
抵抗値は減少する）性質のものであって、これらの性質
を利用し、歪みセンサとその製造方法とを構成したもの
である。以下説明順につき、先ず製造方法について説明
し２次にこの製造方法より製造される歪みセンサについ
て説明する。

・請求項３の製造方法は、上述の性質そのものを利用し
たものであって単にレーザビームを半導体薄膜に照射し
これを蒸発させるだけの単純、かつ。

単一作業で半導体薄膜を所望の歪みゲージを備える歪み
センサに製造できる。そこでレーザビームによる蒸発条
件を規格化しておけば、ブリッジ回路自体を織り込んだ
歪みセンサ（いわゆる４電極４抵抗の歪みセンサ）であ
っても容易に大量生産することができ、また本製法によ
り製造された歪みセンサは高感度歪みセンサとすること
ができる。

・請求項４の製造方法は、前述請求項３の製造方法の応
用であって、レーザビームによる蒸発条件及び形態等を
自在に、かつ、何時でも変更し調節できることに着目し
、半導体薄膜をレーザパターニングする際、整形中の歪
みゲージの抵抗値をモニタリングして蒸発条件及び形態
等を調節することにより零点補正を行う方法であるため
、殊に。

ブリッジ回路自体を織り込んだ歪みセンサを製造する場
合、超高感度歪みセンサを好適に製造することができる
。

・請求項１の歪みセンサは、半導体薄膜を外周端から内
部に向かって伸長する少なくとも４本の絶縁用線状パタ
ーンと、内部に在り少なくとも１本の絶縁用線状パター
ンとを備えた構成としたことによって、所望の（いわゆ
る形状、サイズ、感度等についての仕様要求に適合する
）歪みゲージ用絶縁用線状パターンを備えた歪みセンサ
とすることができる。

・請求項２の歪みセンサによれば、歪みゲージとしての
半導体薄膜以外の面の半導体薄膜の抵抗値は、前述の通
り、全体的に見ればほぼ零（ゼロ）であるため、この面
の任意の箇所に任意の形状の電極を備えておけば、歪み
ゲージと、この電極との配線は半導体薄膜自体で構成で
きる。この理由に基づく歪みセンサである。

［実施例］ 本発明の実施例につき９図面を参照して以下説明する。

第１図及び第２図は本発明の請求項１及び請求項２の歪
みセンサに係わるそれぞれ６個の実施例を示す図であり
ダイヤフラム上面を示している。第３図及び第４図は本
発明の請求項３の歪みセンサの製造方法に係わる実施例
を示す図、第３図及び第５図は本発明の請求項４の歪み
センサの製造方法に係わる実施例を示す図である。尚。

以下実施例の説明に際し、従来技術と同一の構成である
ダイヤフラムや絶縁層についての重複説明を避けると共
に１図面（第１図〜第５図）の図番についても既説明の
図番（第６図、第７図）に相当するものは同一図番を付
した。

（１）請求項１の第１実施例・・・第１図は歪みセンサ
の第１実施例を示す図であって、ダイヤフラム１０上面
の絶縁膜２０介して積層した半導体薄膜３０を歪みゲー
ジとする歪みセンサであるが。

この半導体薄膜が、外周端から内部に向かって伸長する
４本の絶縁用線状パターンＢｌ〜Ｂ４と。

内部に在り１本の絶縁用線状パターンＣ２とを設けたも
のである。尚、線状パターンＢ１とＢ３とは先端で線状
パターンＣ１と平行となるよう折り曲げ（ＢｌにＢｌｌ
、Ｂ３にＢ５１）られ、更に線状パターンＣ２はその両
端部が線状パターンＢ２と８４とに対し平行となるよう
配置した。以上の線状パターンの配置により半導体薄膜
を４分割して各分割部が前述の平行部で通じるように構
成した。したがフてこの平行部は４箇所あることになり
、これらの平行線の内部分が歪みゲージＲ１〜Ｒ４とな
った構成の歪みセンサである。

（２）請求項２の第１実施例・・・上記実施例の説明を
受け２Ｍ求項２の第１実施例について、これも第１図に
基づき説明すると、４つの各分割部にはほぼ円形の電極
Ｔ１〜Ｔ４を設け、これらと各歪みゲージＲ１〜Ｒ４と
を半導体薄膜自体Ｓｌ〜Ｓ４により各々次の通り結線し
た。電極ＴＩ−配線Ｓ１−歪みゲージＲ１−配線ｓ２−
電極Ｔ２−配線Ｓ２−歪みゲージＲ２−配線ｓ３−電極
Ｔ３−配線Ｓ３−歪みゲージＲ３−配線ｓ４−電極Ｔ４
−配線Ｓ４−歪みゲージＲ４−配線Ｓｌ−電極Ｔ１の閉
回路でなるブリッジ回路を備えた歪みセンサである。

以下第２図（ａ）〜（ｅ）の他の実施例については、比
較による相違点についてのみ述べる。

（３）請求項１の第２実施例・・・同図（ａ）において
９本例は、前述（１）の実施例と比較し。

歪みゲージ８部以外の絶縁性をより完全に確保するため
、外周に円形の絶縁用線状パターンＡを設け、ここを始
点とする４本の線状パターン８１〜Ｂ４を追設した。線
状パターンＢを直線とし、−方線状パターンＣを２本の
０１とｃ２とで十字に交差した構成の歪みセンサである
。

（４）請求項１の第３実施例・・・同図（ｂ）において
１本例は、前述（３）の実施例と比較し。

外周の円形絶縁用線状パターンＡを廃止し、４っの各歪
みゲージ８部内に短平行なる絶縁用線状パターンＥをそ
れぞれに１本（Ｅｌ〜Ｅ４）追設した。これは歪みゲー
ジの抵抗値を減らす方向で微調整の容易化を図った構成
の歪みセンサである。

（５）請求項１の第４実施例・・・同図（ｃ）において
９本例は、前述（３）の実施例と比較し。

２穎の十字に交差した線状パターン（ＣＩＸＣ２゜ＤＩ
ＸＤ２）で構成した歪むセンサである。

（６）請求項１の第５実施例・・・同図（ｄ）において
２本例は、前述（１）の実施例と比較し。

線状パターンＣ２を１本から２本とし、これらを交差（
ＣｌＸＣ２）させた構成の歪みセンサである。

（７）請求項１の第６実施例・・・同図（ｄ）において
２本例は、前述（１）の実施例と比較し。

線状パターンＢｌｌと８３１とを廃止し、４本の線状パ
ターンＣＩ、Ｃ２，ＤＩ、Ｄ２を総て中心点で交差させ
たものである。これは歪みゲージの抵抗値を高め、高感
度の歪みセンサとするための構成である。

（８）〜（１２）請求項２の第２実施例乃至第６実施例
・・・第２図（ａ）〜（ｅ）のそれぞれにおいても、前
述（２）の実施例の構成と代わるところは無い。即ち、
４つの各分割部にはそれぞれ電極Ｔを設け、これらと各
歪みゲージＲとは半導体薄膜自体Ｓにより各々結線した
。

尚９以上の実施例の総てはブリッジ回路を直接ダイタフ
ラム上に設けた歪みセンサの実施例に間するが、同じブ
リッジ回路であフても外部結線型の歪みセンサであって
も事情は変わらない。

次に、第３図乃至第５図に基づき歪みセンサの製造方法
に係わる実施例について延べる。

（１３）請求項３の実施例・・・ダイヤフラム上面の絶
縁膜を介して積層した半導体薄膜をレーザを用いてパタ
ーニングし歪みゲージを作製して歪みセンサを製造する
方法の実施例に関し、先ずその全工程の概要を第３図に
基づき述べた後、第４図に基づき請求項３の実施例の詳
細工程を述べる。

全工程の概要は、第３図（ａ）、（ｂ）において。

先ず、ダイヤフラム１０上にプラズマＣＶＤ法により厚
さ約１０μｍのシリコン酸化膜の絶縁層２０を蒸着する
工程（第１工程）と、この絶縁層２０上に同じくプラズ
マＣＶＤ法により厚さが約５゜０００オンクスクストロ
ームの多結昌シリコン膜の半導体薄膜３０を蒸着する工
程（第■工程）と、この多結晶シリコン膜３０上の４箇
所に電子ビーム蒸着法によりアルミニウム電極Ｔｌ〜Ｔ
４を蒸着する工程（第■工程）とを実施し９次に１本請
求項３の実施例である工程（第１Ｖ−１工程）を実施し
、最後に９表面保護膜を形成させる最終工程（第Ｖ工程
）で構成される。そこで前記本実施例の工程（第ｍＶ−
１工程）について、第４図に基づき、以下説明する。尚
、！！造する歪みセンサは前述請求項１のの第２実施例
（第２図（ａ））の歪みセンサである。第４図において
、前記多結昌シリコン膜をパターニングするに使用した
レーザ装置は発振波長が１，０６μｍのパルス発振型の
ＹＡＧレーザであって、多結昌シリコン膜をスクライブ
（以後「蒸発」を「スクライブ」と呼ぶ）するときのレ
ーザ主条件は出力が４Ｗ、パルス繰り返しが３ＫＨ２，
そしてスクライブ速度が１００ｍｍ／秒である。以下第
■−１工程を詳述すると、先ず２円形のスクライブパタ
ーンＡを描き（同図（ａ　））、次に直径上にそれぞれ
前記スクライブパターンを始点とした２本のクライブパ
ターンＢｌ、Ｂ３とを描き、更にこれらに平行し独立の
１本のスクライブパターンＣＩを描き（同図（ｂ　））
、次にこのスクライブパターンＣ１に交わり、かつ、独
立のスクライブパターンＣ２を描き、更にこれと平行し
て、かつ、前記円形スクライブパターンＡを始点とした
直径上の２本のスクライブパターンＢ２と８４とを描い
た（同図（Ｃ））ものである。

（１４）請求項４の実施例・・・歪みゲージが半導体薄
膜であって、この歪みゲージがブリッジ回路である歪み
センサにおいて、レーザを用いてパターニングするとき
、歪みゲージの抵抗値をモニタリングすることによりブ
リッジ回路を零点補正して歪みセンサを製造する方法の
実施例に間し。

前述（１３）の請求項３の実施例を使って９図面（第３
図及び第５図）に基づき説明する。第３図において、前
述（１３）の請求項３の実施例で示した第ＴＶ−１工程
を第１Ｖ−２工程に置き換えたものが、請求項４の本実
施例である。そこでこの第ｒＶ−２工程の詳細について
、第５図に基づき説明すると、第５図において、スクラ
イブパターンＣ２をレーザでスクライブするとき、ブリ
ッジ回路に電圧を印加し抵抗等価状況を検出する電圧計
５０と、この検出信号を入力してレーザビームの始点及
び終点を制御するレーザ装置６０とを備えたものである
。これによりモニタリングしつつ、レーザでスクライブ
することができるため、必要な零点補正抵抗値を自在に
確保することができる。

尚２本例ではモニタリングしてスクライブする線状パタ
ーンをパターンＣ２としたが、これは他の線状パターン
（Ｂｌ、Ｂ２．Ｂ３．Ｂ４又はＣＩ）のどれであっても
よく１本発明の請求項１又は請求項２に係わる歪みセン
サであれば、この事情は変わらない。

以上の実施例において、単純なレーザ装置を用いるだけ
でピエゾ効果を備えた半導体薄膜を自在に歪みゲージを
製造することができる。また、なによりもレーザ装置は
制御が容易であるため微細微小なる加工が要求される歪
みセンサの製造方法には好適といえる。そして、これら
実施例により製造された歪みセンサは高感度のものとな
り得た。

［発明の効果］ 以上説明したように９本発明に係わる歪みセンサとその
製造方法によれば、歪みセンサを早く。

かつ、簡易に製造することができる。またこの製造方法
によれば、高感度歪みセンサを得ることができる。これ
は半導体薄膜からなる歪みゲージの抵抗値が他から影響
されない独自の抵抗値であるよう半導体薄膜をレーザで
加工することによって達成したものである。以下請求項
毎に、詳細に説明する。

・請求項１の歪みセンサによれば、半導体薄膜を外周端
から内部に向かって伸長する少なくとも４本の絶縁用線
状パターンと、内部に在り少なくとも１本の絶縁用線状
パターンとを備えた構成としたことによって、形状、サ
イズ、感度等所望の仕様に適合した歪みゲージ用絶縁用
線状パターンを備えた歪みセンサを提供することができ
る。

・請求項２の歪みセンサによれば、歪みゲージとしての
半導体薄膜以外の面の半導体薄膜の抵抗値は、全体的に
見ればほぼ零（ゼロ）という性質を利用し、この面を歪
みゲージと電極との配線としているため、この面上の任
意の箇所に任意の形状の電極を備えることができる。即
ち、製造上自由度の高い歪みセンサを提供することがで
きる。

・請求項３の歪みセンサの製造方法によれば、単にレー
ザビームを半導体薄膜に照射しこれを蒸発させるだけの
単純、かつ、単一作業で半導体薄膜を所望の歪みゲージ
を備える歪みセンサを製造することができる。そこで更
に、レーザビーム等の製造諸条件を規格化しておけば、
ブリッジ回路自体を織り込んだ歪みセンサであっても容
易に大量生産することができる。

・請求項４の製造方法は、歪みゲージの抵抗値をモニタ
リングしつつ半導体薄膜をレーザパターニングするため
、レーザビームによる蒸発条件や形態等を自在に、かつ
、何時でも変更し調節できるため、超高感度歪みセンサ
を製造するに好適な歪みセンサの製造方法である。

【図面の簡単な説明】

第１図及び第２図は本発明の請求項１及び請求項２に係
わる歪みセンサのそれぞれ６個の実施例を示す図、第３
図及び第４図は本発明の請求項３に係わる歪みセンサの
製造方法の実施例を示す図。 第３図及び第５図は本発明の請求項４に係わる歪みセン
サの製造方法の実施例を示す図、第６図は従来の歪みセ
ンサに基づくブリッヂ回路を説明するため図、第７図は
従来技術に基づく歪みセンサを説明するための図である
。 １０・・・・・・・・・ダイヤフラム ２０・・・・・・・・・絶縁膜 ３０・・・・・・・・・半導体薄膜 ５０・・・・・・・・・電圧計 ６０・・・・・・・・・レーザ装置 Ａ、Ｂ、Ｃ・・・・・・絶縁用線状パターンＲ（Ｒｉ〜
Ｒ４）・・・歪みゲージ Ｒ５・・・・・・・・・零点補償用小抵抗体Ｓ・・・・
・・・・・・接続配線 Ｔ（ＴＩ−Ｔ６）争・・電極 特許出願人　株式会社　小松製作所 代理人（弁理士）　岡　１）和　喜 図　　面 第２図 （ａ）　　　　　　　　　（ｂ）　　　　　　　　（ｃ
）第３図 （ａ）　　　　　　　　　　　（ｂ）　Ｉ　−Ｕ−ｍ第
４図 （ａ） 第５図 第７図

Claims (4)

【特許請求の範囲】
1. （１）ダイヤフラム上面の絶縁膜を介して積層した半導
   体薄膜を歪みゲージとする歪みセンサにおいて、前記半
   導体薄膜が、外周端から内部に向かって伸長する少なく
   とも４本の絶縁用線状パターンＢと、内表面に在り少な
   くとも１本の絶縁用線状パターンＣとを備え、これら絶
   縁用線状パターンＢ、Ｃが近接し挟む細部の半導体薄膜
   が歪みゲージＲであることを特徴とする歪みセンサ。
2. （２）ダイヤフラム上面の絶縁膜を介して積層した半導
   体薄膜を歪みゲージとする歪みセンサにおいて、入出力
   用電極Ｔと半導体薄膜からなる歪みゲージＲとの接続配
   線Ｓが、前記歪みゲージＲと同様、半導体薄膜であるこ
   とを特徴とする歪みセンサ。
3. （３）ダイヤフラム上面の絶縁膜を介して積層した半導
   体薄膜をパターニングして歪みゲージを作製する歪みセ
   ンサの製造方法において、前記半導体薄膜をレーザを用
   いてパターニングすることを特徴とする歪みセンサの製
   造方法。
4. （４）歪みゲージがブリッジ回路を構成する歪みセンサ
   の製造方法において、半導体薄膜をレーザパターニング
   するとき、歪みゲージの抵抗値をモニタリングすること
   により零点補正することを特徴とする請求項３記載の歪
   みセンサの製造方法。