JPH01315874A - 回路変換システムと回路変換方法と反転論理生成方法および論理設計システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理回路の自動変換に係り、特に、機能記述
または論理回路を論理的に等価で、特定のテクノロジー
向けの回路に最適変換するに好適な回路変換方法または
論理設計システムに関する。

従来の技術 従来の回路自動変換システムは、変換前の回路から、前
もって定義されている入カバターンに一致する部分を検
出し、その出力端子のファンアウト数などの条件に従っ
て、直接、対応する出カバターンで置き換える方式（た
とえば、情報処理学会第３０回全国大会講演論文集、ｐ
ｐ１９２３〜１９２６　（１９８５）に記載がある。）
であり、また、知識ベース（つまり、ルールベース）を
用いたシステムでは、ルールの条件部にそのルールを起
動する前提条件を記述し、結論部にそのルールが起動さ
れた時の回路に対する操作（つまり、アクシロン）を記
述するというルールの記述方式を採用するものが多い。

なお、この種の装置として関連するものには例えば特開
昭５９−１６８５４５号公報が挙げられる。

発明が解決しようとする課題 上記従来例は、回路変換ルールの簡潔化、変換ルール作
成の効率化、容易性および回路変換処理の効率化という
点について配慮されておらず、■　変換ルールの条件部
や結論部の一部のみが異なる変換ルールを多数作成する
必要がある。

■　設計者が有する変換ルールと異なり、ルールの結論
部を記述する際に推論メカニズムを意識して回路をどの
ように変更するかを不自然な形で記述する必要がある。

■　熟練設計者が行うような総合的観点からの高度な変
換を実現するには、ｌルール当たりの記述量が膨大にな
り、かつルール数も膨大となるため、事実上実現が困難
である。

■　変換処理効率から見ると、条件部の似通った変換ル
ールが多いため、推論効率が非常に悪（、変換に多大な
処理時間を要す。

■　変換ルールを複数のルールに分割記述する場合も、
作業用記述部（ワーキングメモリ）への中間データ追加
・検索・削除等の無駄なアクセスが増え、推論処理の効
率が非常に悪い。

以上■〜■等の問題があった。

本発明の目的は、このような従来の問題点を改善し、設
計者の有する回路変換知識を簡潔な変換ルールの形で容
易に取り入れることができ、熟練設計者差みの回路変換
を容易に実現することが可能である回路変換方法と回路
変換システムおよび論理設計システムを提供することに
ある。

課題を解決するための手段 上記目的は、知識やルールを用いた回路変換システムに
おいて、推論駆動部に、変換ルール適用時にその回路変
換に必要とする従属的な変換ルールを選択するための情
報を伝達するルール選択情報伝達手段とその伝達情報を
受けて所要の変換ルールを選択するルール選択手段を設
け、さらに、変換ルールの条件部あるいは結論部の全体
または部分を変換ルールを用いて置き換えるルールの置
換手段と、変換ルールを基に削除すべき素子を自動的に
摘出する削除素子摘出手段と、摘出された素子を削除す
る素子削除手段と、変換ルールの結論部に表れる素子を
自動的に追加登録する手段とを設けることによって達成
される。

また、上記目的は、知識やルールを用いた回路変換シス
テムにおいて、論理反転知識記憶部を設け、推論駆動部
に、素子の接続信号中の論理反転を表す信号を判定する
手段を備えた素子登録手段と、前記論理反転知識記憶部
に記憶されている論理反転規則に表わされた論理の反転
関係を利用して反転信号を抽出あるいは生成する反転信
号生成手段とを設けることによって達成される。

あるいは、上記目的は、知識やルールを用いた回路変換
方法および論理設計システムにおいて、等価論理知識記
憶手段を設け、その記憶手段によって論理的に等価な回
路関係、つまり等価論理規則を記憶し、ルールを適用す
る過程（ごおいて、前記等価論理規則を用いて、ルール
前提部の回路に論理的に等価な回路を認識する処理、ま
たは前記等価論理規則を用いて、ルール帰結部の回路に
論理的に等価な回路を生成する処理を行うことによって
達成される。

作　　　用 ルール選択情報伝達手段は現在適用中の変換ルールの結
論部を評価する際に、必要な従属的な変換ルールを選択
するための情報をルール選択手段に伝達し、従属的な変
換ルールを選択して適用し、前記適用中の変換ルールに
関する処理を完了する。それによって、条件部や結論部
の一部のみが異なる変換ルールを集め、それらのルール
を、それらの共通部分からなる主ルールと個々のルール
の差異を記述した従属ルールとに階層構造化することが
可能であり（第２図）、変換ルールが簡潔に記述でき、
個々のルールの記述量も削減できる。さらに、主ルール
と従属ルールとの接続に際し、作業用記憶部（ワーキン
グメモリ）へのアクセスを伴わないため、処理時間の大
幅な増加を防止できる。

ルールの置換手段も同様に変換ルールに複数回記述され
る煩雑な部分を簡潔化して記述し、煩雑な部分に展開す
るルールを別に記述することが可能である。それによっ
て、例えば、ビット幅をもつ素子とそのビット幅を展開
するルールを用いた表現が可能となり、各ビット毎に変
換ルールを設ける必要がな（、ルールの簡潔化が可能で
ある。

削除素子摘出手段は、変換ルールから、そのルールを適
用７る際に削除さな↓ｊれはならない素子を摘出し、素
子削除手段によって、作業用記憶部（ワーキングメモリ
）内のそれらの素子を削除する。さらに、素子登録手段
は、変換ルールの結論部に記述されている素子を作業用
記憶部（ワーキングメモリ）に追加登録する。それによ
って、各変換ルールの結論部に素子の削除や追加登録等
のアクションを記述する必要がなく、個々のルールの記
述が簡潔になる。

また、素子登録手段は、現在適用中の変換ルールの結論
部を評価し、作業用記憶部に必要な素子を追加登録する
際に、その素子の接続信号が論理の反転（つまり、論理
否定）を表す信号を判別し、反転信号生成手段により、
その反転信号を生成し、その反転信号を前記素子の接続
信号として前記素子を作業用記憶部に追加登録する。そ
れによって、変換ルールにおける素子に接される信号を
論理否定を用いて表現することができるため、変換ルー
ルが簡潔に記述でき、ルールの記述量も削減できる。例
えば、ａｎｄ素子をｎｏｒ素子に変換する場合、従来、
ａｎｄ素子をｎｏｒ素子と２つのインバータに変換し、
冗長なインバータを削除するという処理を行う必要があ
ったが、本発明によれば、変換ルールを信号Ｘ、Ｙの論
理否定Ｘ、Ｙを用いて表現することにより、同じ変換結
果が得られ、変換ルールが簡潔に記述できるとともに、
作業用記憶部への余分なアクセスが省けるため、処理時
間を短縮することが可能である。

また、変換ルールの前提部を対象回路と照合する際に、
ルールの前提部の回路と同じ回路が対象回路中にな（で
も、等値論理知識記憶部に記憶されている等値論理規則
を用いることにより、その回路と論理的に等価な回路を
対象回路の中に認識することができる。あるいは、変換
ルールの帰結部の回路を対象回路中に生成する際に、ル
ール帰結部の回路が対象回路の構成に適さなくても、前
記等価論理規則を用いることにより、ルール帰結部の回
路と論理的に等価で、かつ対象回路の構成要素として適
した回路を生成することが可能である。これによって、
論理的に（すなわち、内容的に）同等な変換ルールを複
数作成する必要がないため、変換ルール数が削減でき、
個々の変換ルールも簡潔に記述できる。（なぜならば、
複数の論理的に同等な変換ルールの中から最も簡潔なル
ールを選べばよい。） 実施例 本発明の実施例を、図面を参照しながら説明する。

第１実施例 以下、本発明の第１実施例を図面により説明する。第１
図は、本発明の第１実施例の基本構成を示すブロック図
である。図中、１は変換知識記憶部、２は入力部、３は
作業用記憶部、４出力部、５は推論駆動部（インタプリ
タ）、６はプログラムを記憶し、必要に応じて実行する
プログラム実行部を示す。また、推論駆動部５は、大局
的ルール選択手段２１、適用ルール保持手段２２、ルー
ルの置換手段２３、適用条件照合手段２４、素子検索手
段２５、削除素子格納手段２６、素子削除手段２７、ル
ール適用手段２８、素子登録手段２９、ルール選択情報
伝達手段３０および局面的ルール選択手段３１から構成
されている。

次に上記各部について説明する。

変換知識記憶部１には、対局的ルール１０、局面的ルー
ル１、１２等の複数の種類の変換ルールとを記憶する。

例えば、大局的ルール１０は主ルールであり、第３図の
（ａ）に示すような変換ルールである。局面的ルール１
１は従属ルールであり、第３図の（ｂ）に示すような変
換ルールである。なお、従属ルールは別の従属ルールの
主ルールになることもある。また、局面的ルール１２は
展開ルールであり、展開ルールには第３図の（Ｃ）に示
すような複数ビット巾をもつゲートを各ビット毎に展開
するルールなどがある。

第３図は、テクノロジに依頼しない抽象的な論理回路を
論理的に等価で、かつ、ＣＭＯ８型Ｏ８ンジスタによる
スタンダード・セルから成る回路に変換する１ｆ−ｔｈ
ｅｎ型ルールの一例である。第３図（ａ）の主ルールは
、「ファンアウトが１のＮＯＲゲートの出力に別のＮＯ
Ｒゲートが接続しているならば、ＡＮＤ−ＮＯＲ複合ゲ
ート化のルールを適用する」という大局的なルールを表
している。第３図（ｂ）の従属ルールは、Ａ　Ｎ、　Ｄ
　−Ｎ　ＯＲ複合ゲート化のルールであり、「２人力Ｎ
ＯＲのそれぞれの人力に２人力ＮＯＲ及び３人力ＮＯＲ
が接続するならば、スタンダード・セルａｎｔｄ００と
それぞれの各入力に接続するインバータとに変換する」
という局面的なルールを表している。ただし、各入力に
接続するインバータは、２ビットおよび３ビツトのビッ
ト１１をもつ論理反転の簡略化されたマクロで表現され
ている。第３図（ｃ）の展開ルールは、「複数ビットの
ビット巾をもつ論理反転マクロを各ビット毎のインバー
タに変換する」という簡略な表現を実表現に展開するル
ールである。なお、本実施例では簡単のため、２種の局
面的ルール１、１２Ｌか示さないが、多種類の局面的ル
ールに分類し、使用することも可能である。

入力部２は、変換前の回路を表すデータを作業用記憶部
３に入力する。

作業用記憶部３は、変換前の回路、変換途中状態の回路
、変換後の回路を表すデータ等を記憶する。作業用記憶
部３に記憶される回路を表すデータの一例を第４図に示
す。第４図は、素子を中心に素子間の入出力関係によっ
て回路を表すデータである。第４図（ａ）は、第４図（
ｂ）の回路を表すデータの一例である。データは、基本
的に、個々の素子を識別するための識別名称４１と、複
数の属性コード４２とそれらの属性値４３とから成る。

第４図（ａ）の例では、属性コード４２と属性値４３の
対は“；：”で対応づけ、各対は“：”で区切られてい
る。また、識別名称４１は、“二一二”によって他のデ
ータと区別されている。属性コード４２としては、素子
の種類を表す。“ａｋｉｎｄ−ｏｆ”、入力信号を表す
“１ｎｐｕｔ″、出力信号名を表す“ｏｕｔｐｕｔ”お
よびファンアウトを表す“ｆａｎｏｕｔ”等がある。本
例は作業用記憶部３のデータの一例であり、作業用記憶
部３内のデータとしては、本例と同等な表現、あるいは
本例のような素子に着目したものでなく、信号（すなわ
ちネット）に着目して回路を表現したデータでも差し支
えない。

出力部４は、作業用記憶部３から変換後の回路を表すデ
ータを取り出す。

プログラム実行部６は、プログラミング信号Ｐｒｏｌｏ
ｇ、Ｌｉ５ｐ、　Ｃ等でコーディングされた各種プログ
ラムの実行体（あるいはロード・モジュール）を記憶し
ておき、それらの各種プログラムを推論駆動部５（特に
適用条件照合手段２４およびルール適用手段２８）から
の指令によって適宜実行する。各種プログラムとしては
、条件部における条件の判定あるいは各種演算、結論部
における手続き的な処理等がある。

次に推論駆動部５における各手段の動作機能を処理手順
と共に説明する。

第５図は、推論駆動部５における回路変換処理概要の一
例を示す流れ図である。

処理ステップ５１は、変換ルール競合解消を考慮して、
変換ルールを優先度の高い順に順次選択する部分であり
、第１図の大局的ルール選択手段２１あるいは局面的ル
ール選択手段３１によって処理される。なお、変換ルー
ルの優先度は、各ルールに前もって指定しても、あるい
は、何らか評価関数（指標）等で決定してもよい。

処理ステップ５２は、第１図に示すルールの置換手段２
３によって、前ステップ５１で選択された変換ルールの
条件部中で、局面的ルール１２の条件部にマツチする部
分をその結論部で置き換える処理（ルール条件部の展開
処理）を行う。この展開処理には、ビット巾をもつマク
ロの１ビツト毎の展開や簡略化された表現の実現への展
開等がある。

処理ステップ５３は、適用条件照合手段２４により処理
ステップ５２の出力である変換ルールの条件部の各項を
第１図の作業用記憶部３の内容と突合せ照合を行う（詳
細は後述する）。

ステップ５４は、処理ステップ５３の照合処理により、
ルールの条件部が成立するかどうかを判定する。本ステ
ップの判定が成立すれば、処理ステップ５５の処理を実
行し、不成立であればステップ５８を実行する。

処理ステップ５５は、第１図の素子削除手段２７により
、削除素子格納手段２６に格納されている素子を順次作
業用記憶部３中のデータから削除する。

処理ステップ５６は、第１図に示すルール適用手段２３
により、適用する変換ルールの結論部中で、局面的ルー
ル１２の条件部しにマツチする部分をその局面的ルール
の結論部で置き換える処理（ルール結論部の展開処理）
を行う。

処理ステップ５７は、第１図のルール適用手段２８によ
り、作業用記憶部３のデータの更新、素子の追加、ある
いは従属ルールの起動等を行う。

（処理の詳細は後述する。） 本処理ステップ５７終了後、再び処理ステップ５３に戻
り、同じ変換ルールに対して、作業記憶部３のデータと
の突合せを行う。

ステップ５８は、現在選択されている変換ルールの次に
適用すべき変換ルールが、変換知識記憶部１に存在する
かどうか判定する。もし存在すれば、処理ステップ５１
に再び戻り、次の変換ルールを選択し、存在しなければ
変換処理を終了する。

第６図は、前記ステップ５３のルール条件部の照合処理
の一例を示す流れ図である。

ステップ６０は、変換ルールの条件部に於ける処理すべ
き項を第１項に指定する。つまり、処理項の項番りを１
番とする。

ステップ６１は、処理中の項、つまり第り番目の項が素
子を表すものかどうかを判定する。第り番目の項が素子
を表すものならば、ステップ６２の処理を行い、第り番
目の項がそれ以外の処理を表すものであれば、ステップ
６６の処理を行う。

ステップ６２は、第１図における素子検索手段２５を用
いて、この第り番目の項に該当する素子が作業用記憶部
３に存在するかどうかを突き合わせる。

ステップ６３は、前記ステップ６２に於て、該当する素
子が存在したかどうかを判定する。存在（つまり成立）
すればステップ６４の処理を行い、存在しなければ条件
不成立で処理を終了する。

ステップ６４は、前記ステップ６２に於て存在を確認さ
れた素子を、当該変換ルールを適応する際に（つまり、
ルールの条件成立後）、削除すべきかどうか判定する。

その素子が削除すべき素子であれば、ステップ６５の処
理を行い、削除すべきでなければ、ステップ６８の処理
を行う。

ステップ６５は、前記ステップ６４で判定された素子を
第１図に示す削除素子格納手段２６によって格納してお
（。但し、削除素子格納手段２６には初期状態では何も
格納されていない。

ステップ６６は、第り番目の項が表す条件判定等の各種
処理を、プログラム実行部６へ指令して実行させる。

ステップ６７は、前記ステップ６６で実行される処理が
成立したかどうかの判定であり、成立ずればステップ６
８の処理を行い、不成立の場合には条件不成立で終了す
る。なお、前記ステップ６６で実行される処理が判定を
要しない場合には常に成立とみなす。

ステップ６８は、第り番目の項が最終項であるかどうか
の判定であり、最終項であれば条件成立で処理を終了し
、最終項でなければステップ６９においてＬに１を加算
し、ルールの条件部の次の項に対してステップ６１以降
の処理を繰り返し実行する。

第７図は、前記ルール結論部の適用処理５７の一例を示
す流れ図である。

ステップ７０は、変換ルールの結論部における処理をす
べき項を第１項に指定する。つまり、処理項の順番Ｍを
１番目とする。

ステップ７１は、処理中の項、つまり第Ｍ項が素子を表
すものか、従属ルールの起動を表すものか、それ以外の
各種処理を表すものかの判定であり、素子ならばステッ
プ７２、従属ルールの起動ならステップ７３、それ以外
の各種処理ならステップ７４の処理をそれぞれ行う。

ステップ７２は、前記ステップ７１で判定した素子を第
１図に示す素子登録手段２９により、作業用記憶部３内
のデータに追加登録する。

ステップ７３は、ルール選択情報伝達手段３０により、
前記ステップ７１で判定した従属ルールに関する情報を
局面的ルール選択手段３１に伝達し、再帰的に第５図の
流れ図に示す処理を実行し、従属ルールを適用する。

なお、第５図の流れ図に示す処理を再帰的に実行する場
合には、特にルール選択処理５１は局面的ルール選択手
段によって処理される。

ステップ７４は、前記ステップ７１で判定した各種処理
を、プログラム実行部６へ指令して実行させる。

ステップ７５は、第Ｍ項がルール結論部の最終項である
かどうかの判定であり、最終項ならば処理を終了し、最
終項でなければステップ７６においてＭに１を加え、ル
ールの結論部の次の項に対してステップ７１以降の処理
を繰り返し実行する。

以上が本−実施例における回路変換処理の説明であるが
、第１図のブロック図において、ルール条件部の展開処
理５２、及びルール結論部の展開処理５６を、それぞれ
ルール条件部の照合処理５３、及びルール結論部の適用
処理５７の処理中で適宜行うことも可能である。

また、第５図の流れ図に示す処理は、高級プログラミン
グ言語Ｐｒｏｌｏｇによって容易に実現でホる。なお、
Ｐｒｏｌｏｇに関する説明は、例えば、Ｗ、Ｆ。

Ｃｌｏｃｋｓｉｍ、Ｃ，Ｓ、Ｍｅｌｌｌｉｓｈニブログ
ラミング　インプロローグ（Ｐｒｏｇｒａｍｉｎｇ　ｉ
ｎ　Ｐｒｏｌｏｇ）、Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ
（１９８１）等を参照するとよい。以下、Ｐｒｏｌｏｇ
での実現について説明する。

第８図に第３図に示した変換ルールの記述例を示す。

つまり、第８図（ａ）は第３図（ａ）の主ルールの記述
例であり、第８図（ｂ）は第３図（ｂ）の従属ルールの
記述例である。本例では大局的ルール１０は“＝＝〉”
で、局面的ルール１１は“＠＝〉”で表す。また、第８
図（ａ）中のｒ　Ｌｅｎｇｔｈ（Ｌ　、　Ｍ）」はリス
トＬの長さがＭであることを意味するＰｒ０１０ｇの組
み込み述語であり、ｒＭ＝＜ＮＪもＭがＮより小さいこ
とを判定するＰｒｏｌｏｇの組み込み述語である。ルー
ルの右辺の“＠“は、従属ルールの適用を示している。

さらに、第８図（ｂ）のルールの右辺の“＃”は、“＃
”の付いた項に展開ルールを適用し、ルールの置換を行
わなければならないことを示している。

第８図に示すようなルールを変換知識記憶部ｌに記憶し
ておくと、第５図に示す流れ図のステップ５３．５４，
５５．５７の一連の処理は、Ｐｒｏｌｏｇで次のように
簡単に実現できる。

１ｎｆｅｒｅｎｃｅ（ＬＩＩＳ、ＲＨ５）ニーｕｎｉｆ
ｙｊｅｆｔ（ＬＨＳ、Ｌ、［］）　。

ｒｅｍｏｖｅ　ｇａｔｅｓ（Ｌ）　ｅ　０・…−・”　
…・・・−…（１）ｃａｌｌ（ＲＨ５）。

すなわち、’　１ｎｆｅｒｅｎｃｅ（Ｌｌ５．ＲｌｆＳ
）　Ｊの第１引数が選択されたルールの条件部（つまり
左辺）であり、第２引数ＲＨ３がルールの結論部（つま
り右辺）である。さらにｒ　ｕｎｉｔｙｊｅｆｔ（ＬＩ
ＩＳ、Ｌ、Ｅｌ）　Ｊはステップ５３を、　ｒｒｅ＋ｅ
ｏｖｅ−ｇａｔｅｓ（Ｌ）」はステップ５５を、「ｃａ
ｌｌ（ＲＨ５）」はステップ５７をそれぞれ実現してい
る。なお、ステップ５４の判定は、’ｕｎｉｔｙ−１ｅ
ｆｔ　Ｊ述語が成功（ｔｒｕｅ）するか失敗（ｆａｉｌ
）するかで判定する。また、’　ｒｅｍｏｖｅ−ｇａｔ
ｅｓ（Ｌ）」述語はステップ５５の処理を行う素子削除
手段２７を実現し、その引数りは削除すべき素子のリス
トであり、削除素子格納手段２６を実現している。

次に、第６図に示すステップ５３の処理は’ｕｎｉｆｙ
ｊｅｆｔ（Ｐ、Ｌｌ、Ｃ２）」述語で次のようにＰｒｏ
ｌｏｇで実現できる。

ｕｎｉｆｙｊｅｆｔ（（ＰＩ　、Ｐ２）　、Ｌｌ　、Ｃ
３）ニー！。

ｕｎｒｆｙ−１ｅｆ　ｔ（Ｐ　ＬＬ１ｉ２）　＋ｕｎｉ
ｆｙｊｅｆｔ（Ｐ２．Ｃ２，Ｃ３）。

ｕｎｉｆｙｊｅｆｔ（（Ｇａｔｅ　ｎａｔｍｅ：：：５
Ｉｏｔｓ＞ｒＥ（Ｇａｔｅ−ｎａｔｍｅ：　　　：　：
　５ｌｏｔｓ）ＩＬＬ、いニー！。

ｕｎｉｆｙ−ｇａｔｅ（Ｇａｔｅ、５ｌｏｔｓ）。

ｕｎｉｆｙｊｅｆｔ（？Ｐ、Ｌ、Ｌ）ニー！。

ｕｎｉｆｙ−１ｅｆｔ（Ｐ、−、［］）。

ｕｎｉｆｙ−１ｅｆｔ（（ｎｏｔ　Ｐ）、Ｌ、Ｌ）ニー
！＋ｎｏｔ（ｕｎｉｆｙ−１ｅｆｔ（Ｐ、−、［］））
。

ｕｎｉｆｙ−１ｅｆｔ（Ｐ、Ｌ、Ｌ）ニー上記のＰｒｏ
ｌＯｇ−の節において、第１番目の節は、ルールの条件
部を１項づつ再帰的に処理することを意味し、第２番目
の節は、第１引数にあるルール条件部の項が素子を表わ
すものならば、ワーキングメモリ（作業用記憶部３）に
該当する素子があるかどうか検索するとともに、該当す
る素子が存在すれば、第３引数のリストにその素子を格
納する（ステップ６５）。なお、’　ｕｎｉｆｙ−ｇａ
ｔｅ（Ｇａｔｅ、５Ｉｏｔｓ）　Ｊはステップ６２の処
理を行う素子検出手段２５を実現する述語である。また
、第３番目の節は、削除しない素子を“？”で判定（ス
テップ６４）−しており、第２引数のリストには素子を
格納していない。第４番目の節は、ルール条件部の項に
ある否定表現を処理する部分であり、第６図では簡単の
ために説明していない。第５番目の節はステップ６６の
処理を行う。その際、各種処理プログラムもＰｒｏｌｏ
ｇで実現されているため、ブログラム実行部６はＰｒｏ
ｌｏｇで処理系（つまりＰｒｏｌｏｇの推論機構）その
ものとなる。また、第３番目の節のカットオペレータ“
！”のため、検索した素子がワーキングメモリに存在し
なかったくつまり、述語ｕｎｉｆｙ−ｇａｔｅが失敗（
ｆａｉｌ）した）場合、’ｕｎ汀ｙｊｅｆｔ　Ｊ述語全
体が失敗（ｆａｉｌ　）する。

第７図に示すステップ５７の処理は、ｒｃａｌｌ（ＲＩ
ｓ）Ｊ述語によってＰｒｏｌｏｇの処理系によって推論
されている。また、ステップ７１の判定およびステップ
７２．７３は次のように簡単に実現できる。

（Ｇａｔｅ　ｎａｍｅ：：：５ｌｏｔｓ）ニーａｄｄ−
ｇａｔｅ（Ｇａｔｅ−ｎａｓ＋ｅ、５ｌｏｔｓ、）　、
！。

＠Ｐニー！、５ｕｂｒｕｌｅ−ｉｎｆｅｒｅｎｃｅ（＠
＝＞、Ｐ、）＋！。

これらの節のうち、第１番目の節は、ルールの結論部の
項が素子を表わすものである場合、ステップ７２の処理
を行う、　”ａｄｄ−ｇａｔｅ（Ｇａｔｅ−ｎａｔａｅ
。

５ｌｏｔｓ）」述語は素子登録手段２９を実現する。第
２番目の節は、ルールの結論部の項が従属ルールの適用
を表わすものである場合、ステップ７３の処理を行うｏ
　’５ｕｂｒｕｌｅ−７ｎｆｅｒｅｎｃｅ（＠＝＞、Ｐ
）」述語はルール選択情報伝達手段３０の実現を示す一
例である。この場合、従属ルールの適用処理は次のよう
に従属ルールを選択し、その従属ルールに対して、’１
ｎｆｅｒｅｎｃｅ（Ｑ、ＲＨＳ）」述語を再帰的に実行
することにより、容易に実現できる。

５ｕｂｒｕｌｅ−ｉｎｆｅｒｅｎｃｅ（Ｏｐ、Ｐ）ニー
５ｅｌｅｃｔ、ｒｕｌｅ（Ｏｐ、（Ｐ　、Ｑ）　＃ＲＨ
５）　１ｉｎｆｅｒｅｎｃｅ（Ｑ、Ｒｕ５）、！。

ここで、’５ｅｌｅｃｔ−ｒｕｌｅ（Ｏｐ、（Ｐ＋Ｑ）
　、Ｒｕ５）」述語は、局面的ルール選択手段３１を実
現する。例えば、第８図に示すルール記述に対して、述
語’ｓｅ　１ｅｃｔ−ｒｕｌｅ」は次のように簡単に記
述することかで′きる。

５ｅｌｅｃｔ−ｒｕｌｅ（ＯｐルＨ３、ＲＩＩＳ）　：
　−Ｒｕｌｅ＝、　、［Ｏｐ、ＬＩＩＳ、ＲＩＩＳＩ　
。

Ｒｕ１ｅ。

また、以上の！’ｒｏｌｏｇによる一実施例を実現した
例においては、適用ルール保持手段２２は、前記’１ｎ
ｆｅｒｅｎｃｅ（Ｌ１２．ＲＩＩＳ）」述語を記述した
節（１）に現われる’ｕｎｉｆｙｊｅ４ｔ（Ｌ１２．Ｌ
、［］）」述語の第１引数ＬＨＳ、および’ｃａｌｌ（
ＲｔｌＳ）」述語の引数ＲＨＳで、それぞれルールの条
件部、および結論部を保持することによって実現されて
いる。さらに、大局的ルール選択手段２１はＰｒｏｌｏ
ｇのユニフィケション機能を用いて、局面的ルール選択
手段３１と同様しにして簡単に実現できる。

なお、第５図の流れ図に示すステップ５６の処理は、第
９図に示すように展開ルールを記述すると、次の節によ
り、容易に実現できる。

ｌｔＰニー４＜（ＰＯ−＞Ｑ）。

ｃａｌｌ（Ｑ）。

ステップ５２の処理も同様に容易に実現できる。

ここで、第９図は、第３図（ｃ）に示す展開ルールの一
記述例を示す。

なお、上記Ｐｒｏｌｏｇで実現した例においては、“＠
”、“＃”、“？”、“、“ｎｏｔ”、“＝＝〉”、”
＠＝＞”、“＃＝〉”、“二二二”および“二二”はオ
ペレータ宣言されているものとする。

以」二の例では、一実施例を高級プログラミング言語！
’ｒｏｌｏｇを用いて実現したが、高級プログラミング
言語Ｌｉ５ｐ、Ｃ等を用いても実現することも可能であ
る。

この実施例によれば、第２図に示すように、条件部や結
論部の一部のみが異なる変換ルールを集め、それらのル
ールを、それらの共通部分からなる主ルールと個々のル
ールの差異を記述した従属ルールとに階層構造化するこ
とが可能であり、（１）変換ルー・ルを設計者が有する
イメージにほぼ近い形で記述できる。

（２）ルールの記述が簡潔な形式である。

（３）ルールの段階的構造化、及びビット幅を持つ素子
などの簡略記述が可能であるので、１ルール当りの記述
量を少な（できる。

■　変換ルールの分類が可能なため、回路変換に必要な
設計知識を知識ベースに整理、保存できる。

（５）ルールの構造化により、推論効率が大幅に向上す
るので、構造化を行わない場合に比較して約４〜７倍程
度の処理の高速化が図れる。

以上（１）〜（５）の効果がある。

第２実施例 以下本発明の第２実施例を図面により説明する。第１０
図は、本発明の第２実施例の基本構成を示すブロック図
である。図中、１は変換知識記憶部、２は入力部、３は
作業用記憶部、４は出力部、５は推論駆動部（インタプ
リタ）、６はプログラムを記憶し、必要に応じて実行す
るプログラム実行部、７は論理反転に関する知識を記憶
する論理反転知識記憶部を示す。

また、論理駆動部５は、ルール選択手段１４゜適用ルー
ル保持手段２２．適用条件照合手段２４、素子検索手段
２５．削除素子格納手段２６゜素子削除手段２７．ルー
ル適用手段２８．素子登録手段２９．および反転信号生
成手段３２から構成されている。

なお、本実施例では、特に単純なルールベースシステム
の例を示すが、一般のルールベースシステムでも容易に
類推できる。さらに、本発明は、プログラム実行部の有
無に拘りない。また、変換知識記憶部と論理反転知識記
憶部とを統合しミ知識記憶部（知識ベース）としてもよ
い。

次に上記各部について説明する。

変換知識記憶部には、例えば、第２０図に示すような変
換ルール１３を記憶する。

第２０図は、テクノロジに依存しない抽象的な論理回路
を論理的に等価で、かつ、ＣＭＯ３型Ｏ３ンジスタによ
るスタンダード・セルから成る回路に変換する１ｆ−ｔ
ｈｅｎ型ルールの一例である。つまり、第２０図のルー
ルは「２人力ＮＯＲ素子の入力に共にファンアウトが１
の２人力ＡＮＤ素子を３人力ＡＮＤ素子とが接続してい
るならば、ＡＮＤ−ＮＯＲ複合ゲートａｎｔｄ００に変
換する」という変換ルールを表している。

入力部２９作業用記憶部３．出力部４．推論駆動部５．
プログラム実行部６は、前記第１実施例の各々に対応し
ている。

論理反転知識記憶部７には、論理の反転関係を示す論理
反転規則２０を記憶する。例えば、論理反転規則２０は
、同一人力の回路で出力が論理反転になる規則、逆に出
力が同一の回路で入力の１つが論理反転関係になる規則
、あるいはフリップ・フロップのように２つの出力が互
いに論理反転関係にある規則、等である。第１１Ａ図は
、論理反転規則で、特に同一人力の２つの回路において
出力が論理反転になる規則の一例である。第２図の例で
は、“−〜”で対応づけられた同一人力のＡＮＤ素子と
ＮＡＮＤＡＮＤ素子いはＯＲ素子とＮＯＲ素子等の出力
が互いに論理反転関係にあることを示している。また、
論理反転規則に、第４Ｂ図に示すようなＮＯＲ素子を、
その人力Ｘ、Ｚの論理反転Ｘ、Ｔを入力するＮＡＮＤＡ
ＮＤ素子することによりＹの論理反転Ｙを生成する規則
、あるいは第４Ｃ図に示すようなＡＮＤ素子の入力Ｙに
対し、もう一方に入力Ｘの論理反転Ｘを入力とすちるＮ
ＯＲ素子によってＹの論理反転Ｙを生成する規則、等も
使用することも可能である。

次に推論駆動部５における各手段の動作機能を処理手順
と共に説明する。

第１２図は、推論駆動部５における回路変換処理概要の
一例を示す流れ図である。

処理ステップ５１は、変換ルール競合解消を考慮して、
変換ルールを優先度の高い順に順次選択する部分であり
、第１０図のルール選択手段１４によって処理される。

なお、変換ルールの優先度は、各ルールに前もって指定
しても、あるいは、何らか評価関数（指標）等で決定し
てもよい。

処理ステップ５３は、適用条件照合手段２４により処理
ステップ５２の出力である変換ルールの条件部の各項を
第１０図の作業用記憶部３の内容と突合せ照合を行う（
処理の詳細は前記第１実施例中、第６図により説明して
いる）。

ステップ５４は、処理ステップ５３の照合処理により、
ルールの条件部が成立するかどうかを判定する。本ステ
ップの判定が成立すれば、処理ステップ５５の処理を実
行し、不成立であればステップ５８を実行する。

処理ステップ５５は、第１０図の素子削除手段２７によ
り、削除素子格納手段２６に格納されている素子を順次
作業用記憶部３中のデータから削除する。

処理ステップ５７は、第１０図のルール適用手段２８に
より、作業用記憶部３のデータの更新、素子の追加等を
行う（処理の詳細は前記第１実施例中、第７図により説
明している）。

本処理ステップ５７終了後、再び処理ステップ５３に戻
り、同じ変換ルールに対して、作業用記憶部３のデータ
との突合せを行う。

ステップ５８は、現在選択されている変換ルールの次に
適用すべき変換ルールが、変換知識記憶部１に存在する
かどうかを判定する。もし存在すれば、処理ステップ５
１に再び戻り、次の変換ルールを選択し、存在しなけれ
ば変換処理を終了する。

第１３図は、本発明の主要部である第７図ステップ７２
および、発明の一つである反転論理生成方法の一例を示
す流れ図である。

ステップ８０は、登録素子の入力信号および出力信号に
おいて論理反転信号Ｙ、が使用されているとき、その信
号Ｘの論理反転である信号Ｙ、を作業用記憶部３内のデ
ータ回路中に生成する。処理の詳細は第１４図に示す。

ステップ１００は、第１０図における素子登録手段２９
により前記ステップ８０で生成された信号Ｙ、を用いて
、登録素子の入力信号あるいは出力信号のうちすべての
論理反転信号Ｘ、を対応する信号Ｙ、に置き換え、その
素子を作業用記憶部３内のデータに登録する。

第１４図は、第１３図におけるステップ８０の一例を詳
細に示す流れ図である。ステップ８１〜８８までは登録
素子に入力する信号に対する処理であり、ステップ９１
〜９８は登録素子から出力する信号に対する処理である
。第１４図の例では、全ての入力信号に対して処理した
後、出力信号に対して処理しているが、逆に、先に出力
信号に対して処理する場合、あるいは、入力信号、出力
信号の順序を意識せず処理する場合も考えられる。以下
、処理を詳細に説明する。

まず、入力信号の各々に対して、ステップ８１〜８７の
処理を行う。

ステップ８１は、その入力信号が未決定信号（つまり、
信号名が決まっていない信号）かどうかを判定する。そ
の結果、未決定信号ならばステップ８２を、さもなけれ
ばステップ８３を実行する。

ステップ８２は、まだ信号名が決まっていない信号に、
信号名を割りつける処理である。

ステップ８３は、その入力信号が論理反転信号（つまり
、ある信号Ｙの論理、否定Ｙの形式を表されている信号
）であるかどうかを判定する。その結果、論理否定信号
ならばステップ８４を、さもなければステップ８８を実
行する。

ステップ８４は、論理反転信号を生成するために、論理
反転知識記憶部７における論理反転規則２０のいずれか
が適用可能であるかどうかを判定する。つまり、信号Ｙ
の論理反転信号Ｙを生成する場合、第１ＩＡ図（あるい
は、第１１Ｂ図）に示すような論理反転規則の左辺（す
なわち“−〜”の左辺）あるいは右辺のいずれかの回路
で、かつ、その出力信号がＹである回路が、作業用記憶
部３内のデータ回路中に存在する（つまり、パターン・
マツチする）かどうかを判定する。例えば、第ＬＩＡ図
の一例では、作業用記憶部３内のデータ回路に出力信号
Ｙをもつ２人力ＡＮＤ回路、２人力ＯＲ回路、等が存在
するかどうかを判定する。その結果、存在すれば、論理
反転規則が適用可能であるので、ステップ８５の処理を
実行し、いずれの規則に対しても存在しなければステッ
プ８７を実行する。

ステップ８５は、前記ステップ８４において適用可能で
あると判定された論理反転規則の左辺あるいは右辺にあ
る（前記ステップでマツチした）回路を作業用記憶部３
内のデータから削除し、それぞれ対応するその規則の右
辺あるいは左辺にある回路を作業用記憶部３内に追加登
録する。例えば、前記ステップ８４において、第１１Ａ
図の第１番目の規則が適用可能となった場合、ステップ
８４で存在が確認された出力信号ＹのＡＮＤ素子を作業
用記憶部３から削除し、対応する同一人力信号のＮＡＮ
Ｄ素子を作業用記憶部３に追加登録する。なお、素子の
削除は、第１２図におけるステップ５５と同様の処理を
行う。また、素子の登録は、第７図におけるステップ７
２を再帰的に実行することによって実現できる。

ステップ８８は、前記ステップ８５の処理によって削除
される信号Ｙを確保するため、入力信号Ｙかつ出力信号
Ｙをもつインバータを作業用記憶部３に追加登録する。

ただし、ステップ８５を処理した後の作業用記憶部３内
のデータ回路に前記信号Ｙを入力信号にもつ素子が存在
しなければ、インバータを追加登録する必要はない。

また、ステップ８５において、インバータをバッファに
変換する場合（つまり、入力信号Ｙあるいは出力信号Ｙ
をもつインバータがデータ回路中に存在するとき）、そ
れぞれ、そのインバータの出力信号あるいは入力信号が
反転信号Ｙであるため、ステップ８５の処理はその反転
信号Ｙを抽出する処理のみにし、かつ、ステップ８６の
処理を省略してもよい。同様に、出力信号Ｙを持つフリ
ップ・フロップがデータ回路中に存在する場合も、ステ
ップ８５は反転信号Ｙを抽出する処理にし、ステップ８
６の処理を省略する。

ステップ８７は、ステップ８４において、いずれの論理
反転規則も適用できなかった場合、入力信号Ｙのインバ
ータを作業用記憶部３内のデータに追加登録することに
より、反転信号Ｙを生成する処理である。

なお、ステップ８６．８７のインバータの登録は、第７
図のステップ７２を再帰的に実行することによって実現
する。

ステップ８８は、登録素子の全ての入力信号に対して上
記ステップ８１〜８７の処理を行ったがどうかを判定す
る。その結果、全ての入力信号に対して処理済みならば
、出力信号に対する処理（ステップ９１〜９８）を実行
し、さもなければ未処理の入力信号に対して再びステッ
プ８１〜８７を実行する。

次に、出力信号に対して、同様にステップ９１〜９８の
処理を行う。

ステップ９、ステップ９２．ステップ９３については、
それぞれ前記ステップ８、ステップ８２、ステップ８３
と同様の処理を行うので、その説明を省略する。

ステップ９４は、ステップ８４と同様、論理反転信号を
生成するため論理反転知識記憶部７における論理反転規
則２０のいずれかが適用可能であるかどうかを判定する
。つまり、信号Ｙの論理反転信号を生成するとき、いず
れかの論理反転規則の左辺あるいは右辺にある回路で、
かつその入力信号の一つが信号Ｙとなる回路が作業用記
憶部３内のデータにパターン・マツチするかどうかを判
定する。その結果、パターン・マツチすればステップ９
５を実行し、さもなければステップ９６を実行する。

ステップ９５は、ステップ８４と同様、前記ステップ９
４において適用可能と判定された論理反転規則を用いて
、所望の論理反転信号を生成する処理である。例えば、
第１１Ｃ図の論理反転規則の左辺の２人力ＡＮＤ素子が
パターン・マツチしたとすれば、その素子を作業用記憶
部３から削除し、同一出力信号で、かつ入力信号Ｘ、Ｙ
を持つＮＯＲ素子を作業用記憶部３に追加登録する。な
お、素子の削除は第１２図におけるステップ５５と同様
の処理を行う。また、素子の登録は、第７図におけるス
テップ７２を再帰的に実行することによって実現できる
。

ステップ９６は、前記ステップ８７と同様に、ステップ
９４において、いずれの論理反転規則も適用できなかっ
た場合、出力信号Ｙのインバータを作業用記憶部３内の
データに追加登録することにより、反転信号Ｙを生成す
る処理である。

ただし、ステップ９４において、入力信号Ｙを持つイン
バータにパターン・マツチした場合、ステップ９５では
、信号Ｙを入力する素子が複数存在するならば、そのイ
ンバータの出力信号がＹとなっているため、反転信号Ｙ
の抽出のみを行い、インバータは削除しない。

ステップ９７は、論理反転信号Ｙが複数の素子の入力に
なっている（つまり、ファンアウトが複数である）場合
、ステップ９４〜９６を繰り返し処理するための判定で
ある。論理反転すべき信号を入力すると全素子に対して
ステップ９４〜９６の処理を終えたならば、ステップ９
８を実行し、さもなければ未処理部分に対してステップ
９４〜９６を実行する。

ステップ９８は、前記ステップ８８と同様に、登録素子
が複数が出力信号を持つ場合、各々に対してステップ９
１〜９７を繰り返し実行するための判定である。

以上ステップにおいて、入力信号に対するステップ８４
〜８７および出力信号に対するステップ９４〜９７は、
第１０図の反転信号生成手段によって行われる。

また、以上の例では、入力信号および出力信号の両方の
論理反転信号の生成を考慮したが、入力信号あるいは出
力信号のいずれか一方のみの場合も容易に実現できる。

以上が本第２実施例における回路変換処理の説明である
。また、第５図における流れ図の処理は、前記第１実施
例と全く同様に、Ｐｒｏｌｏｇによって容易に実現でき
る。

次に、反転論理生成方法の（Ｐｒｏｌｏｇによる）実現
例を簡単に説明する。

第１６図は、第１１Ａ図に示す論理反転規則の一記述例
である。

例えば、第１６図に示す論理反転規則を論理反転知識記
憶部７に記憶しておくと、第１４図の流れ図に示すステ
ップ８４，８５，８６，８７の一連の処理は、Ｉ’ｒｏ
ｌｏｇで次のように簡単に実現できる。

ｒｅｖｅｒｓｅ−１ｏｇｉｃ（Ｘ　、Ｚ）　：　−Ｐ−
＜Ｇ：：：ａ−ｋｉｎｄ−ｏｆ：：−Ｈ−：：Ｘ；　）
。

Ｑ−（Ｇ：　：　：ａ−ｋｉｎｄ−ｏｆ　：　ニー；−
：　：Ｚ；−）　。

５ｅｌｅｃｔ−ｒｕｌｅ（、−’、Ｐ、Ｑ）。

ｕｎｉｆｉｌｅ４ｔ（Ｐ、　（Ｐ）　＋　（）　Ｌｒｅ
ｐｌａｃｅ　ｇａｔｅ（Ｐ、Ｑ）、！。

ｒｅｖｅｒｓｅｊｏｇｉｃ（Ｘ、Ｚ）ニーｃｒｅａｔ（
ｉｎｖｅｒｔｅｒ（ｉｎｐｕｔ：　：Ｘ；ｏｕｔｐｕｔ
：　：Ｚ））。

すなわち、ｒｒｅｖｅｒｓｅｊｏｇｉｃ（Ｘ、Ｚ）」述
語は、第１引数の信号Ｘの論理反転信号が第２引数の信
号Ｚであるという述語である。このとき、第１４図のス
テップ８４は第１番目の節のｒｓｅｌｅｃｔ−ｒｕｌｅ
（０＝〜’、Ｐ、ＱＪ述語および「ｕｎｉｒｙ−１ｅｆ
ｔ（Ｐ。

［Ｐ］、（））Ｊ述語によって実現される。また、「ｒ
ｅｐｌａｃｅ−ｇａｔｅ（Ｐ、Ｑ）」述語は、ステップ
８５．８６を実現している。’ｒｅｐｌａｃｅ、、−ｇ
ａｔｅ」述語の一例を以下に示す。

ｒｅｐｌａｃｅ−ｇａｔｅ（（−：：：ａ−ｋｉｎｄ−
ｏｆ：：１ｎｖｅｒｔｅｒ；　；　：：−）、−）ニー
！。

ｒｅｐｌａｃｅ　　ｇａｔｅ（（−：：：−；ｏｕｔｐ
ｕｔ（Ｑ）：：−；ｏｕｔｐｕｔ（＊Ｑ）：：−）、−
）ニー！、　　ｒｅｐｌａ６ｅ−ｇａｔｅ（Ｐ、Ｑ）ニ
ーＰ−（Ｇ：：：ａ　ｋｉｎｄ−ｏｆ：：ｋｉｎｄ；−
：：Ｘ；−）。

０ベーニニ：−；−：：Ｚ；−）す ｒｅｓｏｖｅＪｒａ−ｅ（Ｇ）。

ｃａｌｌ（Ｑ）。

ｃｒｅａｔ（ｉｎｖｅｒｔｅｒ（（１ｎｐｕｔ　：　：
　Ｚ　Ｈｏｕｔｐｕｔ　：　：　Ｘ））　。

ここで、第１番目の節は、前記のインバータをバッファ
に変換する場合に相当し、第２番目の節は、フリップ・
フロップが存在する場合に相当する。ただし、第２ｗ１
の＊Ｑは、出力端子Ｑの出力信号の論理否定信号を出力
する端子を意味する。

また、第３番目の節における’ｒｅｍｏｖｅＪｒａｍｅ
（Ｇ）　Ｊ述語および’ｃａｌｌ（Ｑ）」述語がステッ
プ８５を実現し、’ｃｒｅａｔｅｊｎｖｅｒｔｅｒ（（
ｉｎｐｕｔ：　：Ｚ；ｏｕｔｐｕｔ：：Ｘ））　Ｊ述語
がステップ８６を実現している。

また、前記ｒｒｅｖｅｒｓｅ−１ｏｇｉｃ（Ｘ、Ｚ）」
述語の第２番目の節は、反転規則が適用できない場合の
インバータの追加処理（ステップ８７）を実行する部分
である。

なお、ｒｃｒｅａｔｅ−ｉｎｖｅｒｔｅｒ」述語は、作
業用記憶部３へのインバータの追加登録を行う述語であ
り、以下のように簡単に実現できる。

ｃｒｅａｔ（ｉｎｖｅｒｔｅｒ（Ｓｌｏｔｓ）ニーｃａ
ｌｌ（（：：：ａ−ｋｉｎｄ−ｏｆ：：１ｎｖｅｒｔｅ
ｒ；５ｌｏｔｓ））。

以上のＰｒｏｌｏｇで実現した反転信号生成手段を有効
利用すると、例えば、第１５図のルールの記述例は、第
１７図に示すようにルールの結論部を論理反転信号を用
いて非常に簡潔に記述できる。ただし、第１７図におけ
る“〜″　（あるいは“−”）は論理反転を意味する記
号である。つまり、“〜Ｘ”は信号Ｘの反転信号を意味
する。また、第１４図のステップ８３およびステップ９
３における論理反転信号かどうかの判定は、信号名“〜
”が付いているかどうかを判定することにより容易に実
現できる。なお、第１７図において、“（Ｘｌｌ、Ｘ１
２）“を“　［Ｘ１、Ｘ１２〕”のように簡潔に記述す
る論理反転信号の使用方法も考えられる。

さらに、未決定信号の判定（ステップ８１および９１）
は、Ｐｒｏｌｏｇの組込み述語ｒｖａｒ（Ｘ）」を用い
、信号名が変数かどうかを判定することにより実現でき
る。ステップ８２および９２における信号名決定では、
Ｐｒｏｌｏｇの基本的な述語である’ｇｅｎｓｙＩ」述
語を用いて簡単に信号名称を生成できる。

また、出力信号に対する反転論理生成方法（第１４図の
ステップ９４．９５．９６．９７）も前記入力信号に対
する場合と同様に容易に実現できる。

なお、上記Ｐｒｏｌｏｇで実現した例においては、“＠
”　、　“＃”　、“？”　、”　、“ｎｏｔ”　、−
＝＝〉”　、　“＠＝〉”　、“＃＝〉”　　”　：　
：　：′および：：”はオペレータ宣言されているもの
とする。

以上の例では、一実施例を高級プログラミング言ＩＰｒ
ｏｌｏｇを用いて実現したが、高級プログラミング言語
Ｌ　ｉｓ　ｐ　ｓ　Ｃ等を用いても実現することも可能
である。

この実施例によれば、変換ルールに論理反転信号を使用
でき、論理反転信号の生成方法を意識する必要がないた
め、 （１）　　変換ルールを設計者が有するイメージにほぼ
近い形で記述できる。

（２）　　ルールの記述が簡潔な形式である。

（３）ルールの段階的構造化、及びビット幅を持つ素子
などの簡略記述が可能であるので、１ルール当りの記述
量を少な（できる。

（４）　　変換ルールの分類が可能なため、回路変換に
必要な設計知識をベースに整理、保存できる。

（ω　論理反転信号の自動生成により、推論効率が大幅
に向上するので、処理の高速化が図れる。

以上（１）〜（５）の効果がある。

第３実施例　・ 以下、本発明の第３実施例を図面により説明する。第１
８図は、本発明の第３実施例の基本構成を示すブロック
図である。図中、ｌは変換知識記憶部、２は入力部、３
は作業用記憶部、４は出力部、５は推論駆動部（インタ
プリタ）、６はプログラムを記憶し、必要に応じて実行
するプログラム実行部、８は等価論理に関する知識を記
憶する等値論理知識記憶部を示す。

また、推論駆動部５は、ルール選択手段１４゜適用ルー
ル保持手段２２．適用条件照合手段２４、素子検索手段
２５．削除素子格納手段２６゜素子削除手段２７．ルー
ル適用手段２８．素子登録手段２９から構成されている
。

なお、本実施例では、特に単純なルールベースシステム
の例を示すが、一般のルールベースシステムでも容易に
類推できる。さらに、本発明は、プログラム実行部の有
無に拘りなく、また、変換知識気憶手段と等値論理知識
記憶手段とを統合し、知識記憶手段（知識ベース）とし
てもよい。

次に上記各部について説明する。

変換知識記憶部、入力部２２作業用記憶部３、出力部４
．推論駆動部５．プログラム実行部６は、前記第１実施
例または、前記第２実施例の各々に対応している。

等値論理知識記憶手段８には、論理的に等価な関係を示
す等価論理規則４０を記憶する。第１９図は、等価論理
規則の例である。第１９図の例では、“＝”で対応づけ
られた’ＡＮＤＪとｒＮＡＮＤの出力の論理否定」、あ
るいはｒＡＮＤＪと「その入力を論理否定したＮ０ＲＪ
などが等価論理の関係にあることを示している。

次に推論駆動部５における各手段の動作機能を処理手順
と共に説明する。

第１２図は、推論駆動部５における回路変換処理概要の
一例を示す流れ図である。

処理ステップ５１は、変換ルール競合解消を考慮して、
変換ルールを優先度の高い順に順次選択する部分であり
、第１８図のルール選択手段１４によって処理される。

なお、変換ルールの優先度は、各ルールに前もって指定
しても、あるいは、何らか評価関数（指標）等で決定し
てもよい。

処理ステップ５３は、適用条件照合手段２４により処理
ステップ５２の出力である変換ルールの条件部の各項を
第１８図の作業用記憶部３の内容と突合せ照合を行う（
詳細は後述する）。

ステップ５４は、処理ステップ５３の照合処理により、
ルールの条件部が成立するかどうかを判定する。本ステ
ップの判定が成立すれば、処理ステップ５５の処理を実
行し、不成立であればステップ５８を実行する。

処理ステップ５５は、第１８図の素子削除手段２７によ
り、削除素子格納手段２６に格納されている素子を順次
作業用記憶部３中のデータから削除する。

処理ステップ５７は、第１８図のルール適用手段２８に
より、作業用記憶部３のデータの更新、素子の追加等を
行う（処理の詳細は後述する。）。

本処理ステップ５７終了後、再び処理ステップ５３に戻
り、同じ変換ルールに対して、作業用記憶部３のデータ
との突合せを行う。

ステップ５８は、現在選択されている変換ルールの次に
適用すべき変換ルールが、変換知識記憶部１に存在する
かどうかを判定する。もし存在すれば、処理ステップ５
１に再び戻り、次の変換ルールを選択し、存在しなけれ
ば変換処理を終了する。

第６図は、前記ステップ５３のルール条件部の照合処理
の一例を示す流れ図である。

ステップ６０は、変換ルールの条件部に於ける処理すべ
き項を第１項に指定する。つまり、処理順の項番りを１
番とする。

ステップ６１は、処理中の項、つまり第り番目の項が素
子を表すものかどうかを判定する。第り番目の項が素子
を表すものならば、ステップ６２の処理を行い、第り番
目の項がそれ以外の処理を表すものであれば、ステップ
６６の処理を行う。

ステップ６２は、第１８図における素子検索手段２５を
用いて、この第り番目の項に該当する素子が作業用記憶
部３に存在するかどうかを突合わせる。

もし、第り番目の項に該当する素子が作業用記憶部３に
存在しないならば、等値論理知識記憶部８に記憶されて
いる等値論理規則４０に、その第り番目の項の素子に関
連する等値論理規則があれば、その規則を用いて、その
第り番目の素子と論理的に等価な回路（すなわち、単一
の素子あるいは複数の素子から構成される回路〉が作業
用記憶部３に存在するかどうかを突き合わせる。存在す
るならば、第り番目の素子の代りにその回路を用いて以
下の処理を行う。

ステップ６３は、前記ステップ６２に於て、該当する素
子（あるいは、それに代る回路）が存在したかどうかを
判定する。存在（つまり成立）すればステップ６４の処
理を行い、存在しなければ条件不成立で処理を終了する
。

ステップ６４、前記ステップ６２に於て存在を確認され
た素子を、当該変換ルールを適応する際に（つまり、ル
ールの条件成立後）、削除すべきかどうか判定する。そ
の素子が削除すべき素子であれば、ステップ６５の処理
を行い、削除すべきでなければ、ステップ６８の処理を
行う。

ステップ６５は、前記ステップ６４で判定された素子を
第１８図に示す削除素子格納手段２６によって格納して
おく。但し、削除素子格納手段２６には初期状態では何
も格納されていない。

ステップ６６は、第り番目の項が表す条件判定等の各種
処理を、プログラム実行部６へ指令して実行させる。

ステップ６７は、前記ステップ６６で実行される処理が
成立したかどうかの判定であり、成立すればステップ６
８の処理を行い、不成立の場合には条件不成立で終了す
る。なお、前記ステップ６６で実行される処理が判定を
要しない場合には常に成立とみなす。

ステップ６８は、第り番目の項が最終項であるかどうか
の判定であり、最終項であれば条件成立で処理を終了し
、最終項でなければステップ６９においてＬに１を加算
し、ルールの条件部の次の項に対してステップ６１以降
の処理を繰り返し実行する。

第７図は、前記ルール結論部の適用処理５７の一例を示
す流れ図である。

ステップ７０は、変換ルールの結論部における処理をす
べき項を第１項に指定する。つまり、処理順の順番Ｍを
１番目とする。

ステップ７１は、処理中の項、つまり第Ｍ項が素子を表
すものか、それ以外の各種処理を表すも′のかの判定で
あり、素子ならばステップ７２、それ以外の各種処理な
らステップ７４の処理をそれぞれ行う。

ステップ７２は、前記ステップ７１で判定した素子を第
１８図に示す素子登録手段２９により、作業用記憶部３
内のデータに追加登録する。

もし、追加登録する素子が、変換後の回路を構成する素
子として適切、でないならば、等価論理知識記憶部８に
記憶されている等値論理規則４０にその素子に関連する
等値論理規則があれば、その規則を用いて、その追加登
録すべき素子の代りに、その素子と論理的に等価で、か
つ適切な回路（すなわち、単一の素子あるいは複数の素
子から構成される回路）を作業用記憶部３に追加登録す
る。

ステップ７４は、前記ステップ７１で判定した各種処理
を、プログラム実行部６へ指令して実行させる。

ステップ７５は、第Ｍ項がルール結論部の最終項である
かどうかの判定であり、最終項ならば処理を終了し、最
終項でなければステップ７６におていＭに１を加え、ル
ールの結論部の次の項に対してステップ７１以降の処理
を繰り返し実行する。

以上が第３実施例における回路変換処理の説明である。

次に、本発明の回路変換方法を用いた回路変換処理を具
体的に例を挙げて説明する。

第２２図は、前記実施例における作業用記憶部３に記憶
されている回路の一部分を表す例である。第２２図の回
路において、インバータ１０１、インバータ１０２．Ｎ
０Ｒ１０３，ＮＡＮＤ１０４、インバータ１０５および
Ｎ０Ｒ１０６は、ＡＮＤ−ＮＯＲ複合ゲートａｎｔｄｏ
ｏに変換することができる。

従来の変換方法ならば、この変換を実現するため、以下
の２通りの方法がある。

（１）　　第１の方法は、第２０図に示すＡＮＤ−Ｎ。

ＲｗＩ合ゲートへ変換するルールと論理的に等価である
第２３図に示す変換ルールを作成し、第２２図の回路に
適用する方法である。

この方法は、第２０図の変換ルールと第２３図の変換ル
ールを比較すればわかるように、変換ルールが複雑にな
り、個々のケースに対応したルールを作成する必要があ
る。

■　第２の方法は、まず、第２４図に示す変換ルールａ
およびｂを適用し、第２２図に示す回路のインバータ１
０１とインバータ１０２とＮ０ＲＩ０３、およびＮＡＮ
Ｄ１０４とインバータ１０５を、それぞれ２人力ＡＮＤ
および３人力ＡＮＤに変換した後、第２０図に示す変換
ルールを適用する方法である。

この方法は、個々の変換ルールは第１の方法に比べ、簡
潔であるが、第１の方法では１回の変換で済むところ、
３回の変換を行う必要があり、ルール数が多くなると共
に作業用記憶部へのアクセスが多（なる。

本発明の方法によれば、従来の難点を改善することが可
能である。つまり、第２２図の回路に第２０図に示す変
換ルールを適用すると、第１９図に示す等値論理規則（
イ）を用いて、インバータ１０１とインバータ１０２と
Ｎ０Ｒ１０３とを２人力ＡＮＤと認識し、第１９図の等
値論理規則（ア）ヲ用イテ、ＮＡＮＤ１０４とインバー
タ１ｏ５とを３人力ＡＮＤと認識し、回路変換を行い、
所望の回路が生成される。

この実施例によれば、簡単な等値論理規則を有効に利用
し、少ない簡潔な変換ルールで多数の処理が可能になる
。したがって、 （１）　　変換ルールを設計者が有するイメージにほぼ
近い形で記述できる。

■　ルールの記述が簡潔な形式である。

Ｃ）　変換ルール数を少なくできると共に１ルール当り
の記述量も少なくできる。

（１１）変換ルールの分類が可能なため、回路変換に必
要な設計知識を知識ベースに整理・保存できる。

（９等値論理規則の利用により、推論効率が大幅に向上
するので、処理の高速化が図れる。

以上（１）〜（９の効果がある。

なお、本発明の前記第１実施例または前記第２実施例ま
たは前記第３実施例の回路変換方法を用いた論理設計シ
ステムの実施例に関しては、ハードウェア記述言語等に
よる機能記述を機能ブロックの接続情報へ変換する機能
記述変換手段について、特願昭６２−２４１２８９等に
詳しい記載があり、また、機能ブロックの接続情報を回
路または論理回路の接続情報へ変換する回路変換手段は
、本実施例によって容易に実現できる。

以上、３実施例を用いて説明したように、本発明によれ
ば、同一の機能を有する回路を異なるテクノロジ（ある
いはデバイス）で実装する際に必要となる回路変換また
は論理設計において、設計者の有する変換知識を簡潔な
形のルールで記述することによって容易にシステムに取
り込めるため、計算機による回路変換処理を熟練設計者
差みの高品質で行えるとともに、効率的な推論により処
理の高速化が図れる。さらに、テクノロジの変更に対し
ても容易に対処できる。そのため、設計工数及びコスト
が削減し、設計品質が向上する等の効果がある。

発明の効果 本発明によれば、同一の機能を有する回路を異なるテク
ノロジ（あるいはデバイス）で実装する際に必要となる
回路変換または論理設計において、設計者の有する変換
知識を簡潔な形のルールで記述することによって容易に
システムに取り込めるため、計算機による回路変換処理
を熟練設計者差みの高品質で行えるとともに、効率的な
推論により処理の高速化が図れる。さにら、テクノロジ
の変更に対しても容易に対処できる。そのため、設計工
数およびコストが削減し、設計品質が向上する等の効果
がある。

【図面の簡単な説明】

第１図は本発明の第１実施例における基本構成を示すブ
ロック図、第２図はルールの階層的構造化の概念図、第
３図は変換ルールの一例を示す説明図、第４図は回路表
現の一例を示す説明図、第５図は実施例の推論駆動部に
おける回路変換処理の一例を示す流れ図、第６図はルー
ル条件部の照合処理の一例を示す流れ図、第７図はルー
ル結論部の適用処理の一例を示す流れ図、第８図は変換
ルールの記述例を示す説明図、第９図は展開ルールの記
述例を示す説明図、第１０図は本発明の第２実施例にお
ける基本構成を示すブロック図、第１１図は回路表現の
一例を示す説明図、第１２図は実施例の推論駆動部にお
ける回路変換処理の一例を示す流れ図、第１３図は素子
作業用記憶部への登録処理の一例を示す流れ図、第１４
図は論理反転信号生成処理の一例を示子流れ図、第１５
図は変換ルールの記述例を示す説明図、第１６図は論理
反転規則の記述例を示す説明図、第１７図は論理反転信
号を用いた変換ルールの記述例を示す説明図、第１８図
は本発明の第３実施例における基本構成を示すブロック
図、第１９図は２人力ＡＮＤと等価な回路号示す回路図
、第２０図は変換ルールの□−例を示す説明図、第２１
図は回路表現の一例を示す説明図、第２２図は等値論理
規則の例を示す説明図、第２３図は変換対象回路の一例
である部分回路図、第２４図は第２０図の変換ルールと
論理的に等価な変換ルールを示す説明図である。　　　
　□ １・・・・・・変換知識記憶部、２・・・・・・入力部
、３・旧・・作業用記憶部、４・・・・・・出力部、５
・・・・・・推論駆動部、６−・・・・・プログラム実
行部、７・・・・・・論理反転知識記憶部、８・・・・
・・等値論理知識記憶部、１０・・・・・・大局的ルー
ル、１、１２・・・・・・局面的ルール、１３・・・・
・・変換ルール、１４・・・・・・ルール選択手段、２
０・・・・・・論理反転規則、２１・・・・・・大周的
ルール選択手段、２２・・・・・・適用ルール保持手段
、２３・・・・・・ルールの置換手段、２４・・・・・
・適用条件照合手段、２５・・・・・・素子検索手段、
２６・・・・・・削除素子格納手段、２７・・・・・・
素子削除手段、２８・・・・・・ルール適用手段、２９
・・・・・・素子登録手段、３０・・・・・・ルール選
択情報伝達手段、３１・・・・・・局面的ルール選択手
段、３２・・・・・・反転信号生成手段、４０・・・・
・・等価論理規則。 代理人の氏名　弁理士　粟野重孝　ほか１名第２図 Ａ　　Ｂ　　ｃｔ　　Ｄ、　　−Ｅ／、　（ｒＪ　　　
　）　　　　　Ｊ Ａ、Ｂ、Ｃｚ、ρ、２　　　　Ｅ、！Ｊ　１：ｚ　Ｊ　
０％、Ｂ、○　　−ＥＪ、ＦＪ、ｑ 第　３　図 （ａ）ｉルール （ｂ）　従Ｊ！ル　−ル （ａ数の信号の播肩り凝阜ユ（謬＝イ占号ＧＩＮインノ
〈−タ【村ゆ６）第４図 （α）（ｂ２の目蕗４義Ｔデータの一伊Ｊ０１２１；ｐ
（Ｉｔ　　：　：　５１７４　：ｆａｎｅ（Ｉｔ：：　
Ｊ ＜ｂ）　　ファンアラ７−３の３人力ｙｔｏｒか飢桟４
圓隊第５図 第６図 第７図 第８図 （σ）王ルーシの記述０グ （ｂ）従属ルー）４／Ｑ記述例 第９図 ｔｍ＞　ｔｒμＣ 第１１図 Ａ 第１３図 車１４図 第１５図 第１６図 ８１７図 第１９図 ヘ　　　　　　　　　　　　＼〜−一一７′第２１図 １１２４図

Claims (1)

1. 【特許請求の範囲】 （１）回路変換知識を記憶する変換知識記憶部と、回路
   変換作業用記憶部と、該作業用記憶部に回路データを入
   力する入力部と、該作業用記憶部から回路データを出力
   する出力部と、前記回路変換知識に基づいて推論を行う
   推論駆動部とを備え、第１の素子集合に属する素子から
   構成される回路を、論理的に等価で、かつ第２の集合に
   属する素子のみから構成される回路に変換する回路変換
   システムにおいて、前記変換知識記憶部に、条件部と結
   論部とで表現された複数の種類（あるいは形式）の変換
   ルールを記憶させ、前記変換ルールの条件部あるいは推
   論部で使用する判定や演算や諸関数等を含む各種処理を
   行うプログラムを記憶および実行するプログラム実行部
   を有し、前記推論駆動部が、前記変換知識記憶部から適
   用すべき変換ルールを保持する適用ルール保持手段と、
   前記作業用記憶部内のデータから素子を検索する素子検
   索手段と、前記素子検索手段あるいは前記プログラム実
   行部による各種処理により、前記適用ルール保持手段に
   保持された適用ルールの条件部と前記作業用記憶部内の
   データとを照合する適用条件照合手段と、前記適用ルー
   ルの条件部が成立した後に削除すべき素子を適用ルール
   から抽出し、指摘する削除素子摘出手段と、前記適用条
   件照合手段により適用ルールの条件部の成立を確認した
   後、前記削除素子摘出手段により摘出された素子を前記
   作業用記憶部内のデータから順次削除する素子削除手段
   と、前記作業用記憶部内のデータに登録すべき素子を前
   記適用ルールから抽出し、追加登録する素子登録手段と
   、前記条件部の成立を確認した後、前記適用ルールの結
   論部に記述された素子あるいは各種処理を、前記素子登
   録手段により登録あるいは前記プログラム実行部により
   実行し、前記作業用記憶部内のデータを更新するルール
   適用手段と、前記ルール適用手段により前記適用ルール
   の結論部を実行時に、適用すべき変換ルールを選択する
   ための情報を、ルール選択手段に伝達するルール選択情
   報伝達手段とを含むことを特徴とする回路変換システム
   。 （２）推論駆動部が、適用ルール保持手段に保持されて
   いる第１の変換ルールの条件部または結論部の全体ある
   いは部分に適合する条件部をもつ第２の変換ルールを変
   換知識記憶部から選択し、前記第１の変換ルールのうち
   の第２の変換ルールの条件部に適合する部分を第２の変
   換ルールの結論部で置換するルールの置換手段を含むこ
   とを特徴とする請求項１記載の回路変換システム。 （３）削除素子摘出手段に代えて、変換ルールの適用条
   件照合の際に、適用条件照合手段によって削除すべき素
   子を抽出し、推論駆動部にそれらの素子を格納する削除
   素子格納手段を設けることを特徴とする請求項１または
   ２記載の回路変換システム。 （４）条件部と結論部とで表現された複数の種類（ある
   いは形式）の変換ルールを記憶させた回路変換知識記憶
   部と、前記変換ルールに基づいて推論を行う推論駆動部
   とを備え、前記変換知識記憶部から適用すべき変換ルー
   ルを保持する適用ルール保持過程を有する回路変換方法
   であって、前記推論駆動部が、前記適用ルール保持手段
   に保持されている第１の変換ルールの条件部または結論
   部の全体あるいは部分に適合する条件部をもつ第２の変
   換ルールを前記変換知識記憶部から選択し、前記第１の
   変換ルールのうちの前記第２の変換ルールの条件部に適
   合する部分を前記第２の変換ルールの結論部で置換する
   ルール置換過程を含むことを特徴とする回路変換方法。 （５）回路変換知識を記憶する変換知識記憶部と、回路
   変換作業用記憶部と、該作業用記憶部に回路データを入
   力する入力部と、該作業用記憶部から回路データを出力
   する出力部と、前記回路変換知識に基づいて推論を行う
   推論駆動部とを備え、第１の素子集合に属する素子から
   構成される回路を、論理的に等価で、かつ第２の集合に
   属する素子のみから構成される回路に変換する回路変換
   システムにおいて、前記変換知識記憶部に、条件部と結
   論部とで表現された変換ルールを記憶させ、論理の反転
   関係を表す論理反転規則を記憶する論理反転知識記憶部
   を有し、前記推論駆動部が、前記作業用記憶部に素子を
   追加登録する素子登録手段と、前記論理反転規則を利用
   し、前記作業用記憶部に登録されているデータから特定
   の信号の反転信号を抽出あるいは生成する反転信号生成
   手段とを含み、素子を前記作業用記憶部に追加登録する
   際に、その素子への接続信号のうち、反転論理を表す信
   号に対して前記反転信号生成手段により、それらの反転
   信号を求めることを特徴とする回路変換システム。 （６）素子登録手段が、登録する素子の接続信号のうち
   から論理反転を表す信号を判定する手段を備えることを
   特徴とする請求項５記載の回路変換システム。 （７）素子登録手段が、登録する素子の接続信号のうち
   の未決定信号に対し、新規信号名を割り付ける手段を備
   えることを特徴とする請求項５または６記載の回路変換
   システム。（８）条件部と論理部とで表現された変換ル
   ールを記憶させた変換知識記憶部を備え、前記ルールの
   選択を行うルール選択過程と、前記ルールの条件部と変
   換対象となる回路との照合を行う条件部照合過程と、前
   記ルールの結論部を適用して前記回路の変更を行う結論
   部適用過程とを有する回路変換方法であって、論理の反
   転関係を表す論理反転規則を記憶する論理反転知識記憶
   部を有し、前記結論部適用過程に、素子を登録する際に
   前記素子の入力あるいは出力信号が反転信号であるかど
   うか判断する過程と、前記論理反転規則が適用可能かど
   うかを判断する過程と、適用可能と判断された場合に前
   記論理反転規則により前記回路を変更して前記反転信号
   を抽出する過程と、適用可能と判断されなかった場合に
   前記回路にインバータ（つまり、反転論理生成素子）を
   追加して前記反転信号を生成する過程とを備えたことを
   特徴とする回路変換方法。 （９）論理反転規則を記憶する論理反転知識記憶部を有
   し、所望の信号に対して、作業用記憶部内の回路に前記
   論理反転規則が適用可能かどうか判断する第１の過程と
   、前記第１の過程で適用可能と判断された場合、前記適
   用可能な論理反転規則を用いて前記回路を変更する第２
   の過程と、前記第１の過程で適用可能と判断されなかっ
   た場合、前記回路にインバータを追加する第３の過程と
   を含む処理により、前記所望の信号の論理反転信号を抽
   出または生成することを特徴とする反転論理生成方法。 （１０）第１の素子集合に属する素子から構成される回
   路を、論理的に等価で、かつ第２の集合に属する素子の
   みから構成される回路に変換する回路変換方法であって
   、回路変換知識を記憶する変換知識記憶手段と、論理的
   に等価な関係を表す等価論理規則を記憶する等価論理知
   識記憶手段とを有し、前記変換知識気憶手段に、前提部
   と帰結部とで表現された変換ルールを記憶させ、前記変
   換ルールを適用し、回路変換する過程が、前記等価論理
   規則を用いて、その変換ルールの前提部の回路に論理的
   に等価な回路を認識する過程、または前記等価論理規則
   を用いて、その変換ルールの帰結部の回路に論理的に等
   価な回路を生成する過程を少なくとも一方を含むことを
   特徴とする回路変換方法。 （１１）請求項４または８または１０記載の回路変換方
   法に基づいて回路変換を行う回路変換手段と、機能記述
   を機能ブロックの接続情報へ変換する機能記述変換手段
   とを有し、入力手段により入力された機能記述を前記機
   能記述変換手段により、機能ブロックの接続情報へ変換
   した後、前記回路変換手段により、その機能ブロックの
   接続情報を回路または論理回路の接続情報へ変換するこ
   とを特徴とする論理設計システム。