JPH01314421A - Impulsive noise suppressing circuit - Google Patents

Impulsive noise suppressing circuit

Info

Publication number
JPH01314421A
JPH01314421A JP63147268A JP14726888A JPH01314421A JP H01314421 A JPH01314421 A JP H01314421A JP 63147268 A JP63147268 A JP 63147268A JP 14726888 A JP14726888 A JP 14726888A JP H01314421 A JPH01314421 A JP H01314421A
Authority
JP
Japan
Prior art keywords
pulse
signal
output
input
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63147268A
Other languages
Japanese (ja)
Inventor
Hiroshi Tsunashima
綱島 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63147268A priority Critical patent/JPH01314421A/en
Publication of JPH01314421A publication Critical patent/JPH01314421A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress an impulsive noise by providing a single stable multi-vibrator means, an AND gate means and a delay circuit means, suppressing a pulse signal, which is shorter than the operating time of the single stable multi-vibrator means, and outputting an output signal to an input signal which is longer than the operating time. CONSTITUTION:When a short intermittent signal is inputted to an input terminal IN and this signal is a short pulse to be erased in a time which is shorter than an operating time tau of the single stable multi-vibrator means, a short whisker-shaped pulse is outputted. Since this pulse is absorbed in a delay circuit LG, an output terminal OUT is left to be an L level and nothing is outputted. Next, when the pulse to be longer than the above mentioned tau is inputted, since the input signal of the IN goes to be H, the two inputs of the AND gate go to be H together and the OUT goes to be the H level. Then, the output signal is outputted. This output signal is outputted until there is no input signal of the IN. Accordingly, when a pulse noise suppressing circuit is used for the abnormality display lamp or warning buzzer, etc., of a supervising system, intermittence on the basis of the noise, etc., is erased.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例(第2図〜第7図) 発明の効果 〔(概要〕 パルス性ノイズ抑圧回路に係り、 入力信号において設定時間よりも短いパルスをノイズと
判断し長いパルスを信号と判断して出力信号を生ずるこ
とを目的とし、 パルス性ノイズ抑圧回路において、単安定マルチバイブ
レータ手段と、この単安定マルチバイブレータ手段の入
力信号と一方の出力信号を人力としたアンドゲート手段
と、このアンドゲート手段の出力側に接続した遅延回路
手段を設け、上記単安定マルチバイブレータ手段の動作
時間よりも短いパルス性信号を抑圧し、長い入力信号に
対して出力信号を出すようにしたものである。
[Detailed description of the invention] [Table of contents] Overview Industrial field of application Conventional technology Problems to be solved by the invention Means for solving the problems (Fig. 1) Working examples (Figs. 2 to 7) Effects of the Invention [(Summary)] The present invention relates to a pulse noise suppression circuit, which aims to generate an output signal by determining pulses shorter than a set time in an input signal as noise, and determining longer pulses as signals, and is capable of suppressing pulse noise. In the circuit, a monostable multivibrator means, an AND gate means in which the input signal of the monostable multivibrator means and one output signal are inputted manually, and a delay circuit means connected to the output side of the AND gate means are provided. This suppresses pulsed signals shorter than the operating time of the monostable multivibrator means, and outputs output signals in response to longer input signals.

〔産業上の利用分野〕[Industrial application field]

本発明は、パルス性ノイズ抑圧回路に係り、さらに詳し
くは、例えば、各種の装置における異常状態監視システ
ム等に用いた場合、前記異常状態が一定時間内で断続し
て生じた時は正常とみなして出力信号を出さず、一定時
間以上継続して生じた時に異常と判断して出力信号を出
すことにより、監視すべき信号と、ノイズとを判別して
検出し、表示あるいは警報が出せるようにしたパルス性
ノイズ抑圧回路に関する。
The present invention relates to a pulse noise suppression circuit, and more specifically, for example, when used in an abnormal state monitoring system in various devices, when the abnormal state occurs intermittently within a certain period of time, it is regarded as normal. By determining that an abnormality has occurred and outputting an output signal when it occurs continuously for a certain period of time without outputting an output signal, it is possible to distinguish between signals to be monitored and noise, detect them, and issue a display or alarm. This invention relates to a pulse noise suppression circuit.

〔従来の技術〕[Conventional technology]

従来、コンピュータシステム、通信機器等の電子機器な
どにおいては、異常状態の監視システム等が用いられて
いた。
2. Description of the Related Art Conventionally, abnormal state monitoring systems and the like have been used in electronic devices such as computer systems and communication devices.

このような異常状態の監視システム等においては、故障
等の異常状態が発生すると、これを検出した後、ランプ
で表示したり、あるいはブザーでV報したりしていた。
In such an abnormal state monitoring system, when an abnormal state such as a failure occurs, it is detected and then displayed with a lamp or with a buzzer.

そして、異常状態、例えば、機器の故障等が断続的に変
化する場合には、これを検出してそのまま表示したり、
警報を出したりすると、表示ランプが点滅したり、ブザ
ーが断続的に鳴動するようになっていた。
If an abnormal condition, such as an equipment failure, changes intermittently, it can be detected and displayed as is, or
When an alarm was issued, the indicator lamp would flash and the buzzer would sound intermittently.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記のような従来のものにおいては、次のような欠点が
あった。
The above-mentioned conventional devices had the following drawbacks.

即ち、上記のように、異常状態が短い時間内に断続的に
変化した場合には、表示ランプが点滅したり、ブザーが
断続的に鳴動するので監視する人が見にくく、かつまぎ
られしい欠点があった。
In other words, as mentioned above, if the abnormal condition changes intermittently within a short period of time, the indicator lamp will blink or the buzzer will sound intermittently, making it difficult for the person monitoring the situation, and creating an unmistakable defect. there were.

又、障害DATAは、被監視局から、監視局又は傍受局
に送信される。
Further, the fault DATA is transmitted from the monitored station to the monitoring station or the interception station.

その障害DATAを受信した各局は、そのDATAが正
しいかどうかチエツクする。
Each station receiving the faulty DATA checks whether the DATA is correct.

このとき障害DATAが曖昧であればチエツクの回数が
ふえ、障害確認時間が長くなる欠点があった。
At this time, if the fault DATA is ambiguous, the number of checks increases and the fault confirmation time becomes longer.

本発明は、このような従来の欠点を解決するためになさ
れたものであり、例えば、異常状態監視システム等に用
いた場合、上記のような故障状態のような異常が、断続
的に変化した時、一定時間内の断続であれば正常とみな
し、それ以外であれば異常とみなす機能を有する回路に
することを目的としたものである。
The present invention has been made in order to solve these conventional drawbacks. For example, when used in an abnormal condition monitoring system, etc., the present invention can be used to detect abnormal conditions such as the above-mentioned failure condition that change intermittently. The purpose of this is to create a circuit that has a function that considers it to be normal if it is intermittent within a certain period of time, and treats it as abnormal if it is not.

〔課題を解決するための手段〕[Means to solve the problem]

上記の目的を達成するため、本発明は次のようにしたも
のである。
In order to achieve the above object, the present invention is as follows.

第1図は、本発明に係るパルス性ノイズ抑圧回路の原理
図であり、以下、この図に基づいて本発明の詳細な説明
する。
FIG. 1 is a diagram showing the principle of a pulse noise suppression circuit according to the present invention, and the present invention will be described in detail below based on this diagram.

入力端子INは、単安定マルチバイブレータ(モノステ
ーブル・マルチバイブレータ)MM内の入力端子Tに接
続されると共に、2人力ANDゲートの一方の入力端子
に接続される。
The input terminal IN is connected to an input terminal T in a monostable multivibrator MM, and also to one input terminal of a two-man power AND gate.

また、単安定マルチバイブレータMMの一方の出力η(
常時ハイレベル“H”出力で、入力信号が入るとローレ
ベル“L″が出力する)を上記ANDゲートの他方の入
力端子に接続する。
Also, one output η(
It always outputs a high level "H" and outputs a low level "L" when an input signal is input) is connected to the other input terminal of the AND gate.

さらに、前記ANDゲートの出力には、抵抗Rとコンデ
ンサCから成る遅延回路LGが接続され、前記コンデン
サCの端子に出力端子OUTが接続される。
Further, a delay circuit LG consisting of a resistor R and a capacitor C is connected to the output of the AND gate, and an output terminal OUT is connected to the terminal of the capacitor C.

〔作用〕 INに短い断続信号(パルス性ノイズとみなされるもの
)が入力した場合、この信号が単安定マルチバイブレー
タの動作時間τより短い時間内に消滅する短いパルスで
あれば、次のようになる。
[Operation] When a short intermittent signal (considered as pulse noise) is input to IN, if this signal is a short pulse that disappears within a time shorter than the operating time τ of the monostable multivibrator, the following will occur. Become.

即ち、Qは上記入力信号より少し遅れて“L”に反転す
るから、その間ANDゲートの2人力は共に“H“とな
って短いヒゲ状のパルスが出力される。
That is, since Q is inverted to "L" with a little delay from the input signal, during that time both of the two outputs of the AND gate become "H" and a short whisker-like pulse is output.

このヒゲ状の短いパルスは、抵抗RとコンデンサCから
成る遅延回路LGで吸収されるから出力端子OUTは″
L″レベルのままで何も出力されない。
This whisker-like short pulse is absorbed by the delay circuit LG consisting of a resistor R and a capacitor C, so the output terminal OUT is
Nothing is output as it remains at L'' level.

また、このような短いパルス(τより短いパルス性ノイ
ズとみなせるパルス)では、例え、前記パルスの消滅後
、τ時間経過してQが“L”から“H”になったとして
も、すでにこの時前記パルスがなくなっているからIN
は“L2レベルとなり、ANDゲートの入力は“L”と
“H”となる。
In addition, with such short pulses (pulses that can be considered as pulse noise shorter than τ), even if Q changes from “L” to “H” after τ time has passed after the pulse disappears, this pulse has already disappeared. When the pulse is gone, IN
becomes "L2 level", and the inputs of the AND gate become "L" and "H".

したがって、このような短いパルスではOUTには何も
出力されない(L”レベルのまま)。
Therefore, with such a short pulse, nothing is output to OUT (remains at L'' level).

次に、上記τより長いパルスが入ると、石は“Hlから
1L″になり、1時間後、再びH″に復旧する。
Next, when a pulse longer than τ is input, the stone goes from "Hl to 1L" and returns to "H" again after one hour.

この時、INの入力信号が“H”になっているからAN
Dゲートの2人力は共に1H”となりOUTは“H”レ
ベルとなって出力信号が出される。
At this time, since the IN input signal is “H”, the AN
The two outputs of the D gates are both 1H", and OUT is at the "H" level, and an output signal is output.

この出力信号は、INの入力信号がなくなるまで出力さ
れる。
This output signal is output until there is no input signal at IN.

このようにして入力信号が短い断続信号の場合、出力を
抑制し、入力信号が長く継続されるとき出力信号を送出
することができる。
In this way, when the input signal is a short intermittent signal, the output can be suppressed, and when the input signal continues for a long time, the output signal can be sent out.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて説明する。第2
図は本発明の一実施例であるパルス性ノイズ抑圧回路を
示した図である。
Embodiments of the present invention will be described below based on the drawings. Second
The figure shows a pulse noise suppression circuit which is an embodiment of the present invention.

第2図において、MMは単安定マルチバイブレータであ
り、ICで構成された単安定マルチバイブレータ本体M
ICと、前記MICの外付部品(M I C内のCx及
びRx / Cx端子に接続される)であるコンデンサ
CI、抵抗R1s可変抵抗RV、ダイオードD等から構
成されている。
In Fig. 2, MM is a monostable multivibrator, and the monostable multivibrator main body M is composed of an IC.
It consists of an IC, a capacitor CI which is an external component of the MIC (connected to the Cx and Rx/Cx terminals in the MIC), a resistor R1s, a variable resistor RV, a diode D, etc.

そして、コンデンサCい抵抗R1、及び可変抵抗RVは
単安定マルチバイブレータMMの出力パルス幅を決定す
る時定数回路を構成するものである。
The capacitor C, the resistor R1, and the variable resistor RV constitute a time constant circuit that determines the output pulse width of the monostable multivibrator MM.

したがって、可変抵抗RVを可変すれば、出力パルスの
幅を可変できるものである。
Therefore, by varying the variable resistor RV, the width of the output pulse can be varied.

ダイオードDは電源オフ状態によるMICのCX及び、
Rx / Cx端子への過電流保護をするものである。
Diode D is connected to CX of MIC due to power off state and
This protects the Rx/Cx terminal from overcurrent.

A&びBは単安定マルチバイブレータMMの入力端子で
あり、Aは接地し、Bは入力信号の印加する外部の入力
端子INに接続されている。
A and B are input terminals of the monostable multivibrator MM, where A is grounded and B is connected to an external input terminal IN to which an input signal is applied.

また、リセット回路RCは、その入力側が+■(V)に
接続されると共に、出力側は単安定マルチパイプレーク
MMのクリア端子CLに接続されている。
Further, the input side of the reset circuit RC is connected to +■ (V), and the output side is connected to the clear terminal CL of the monostable multipipe lake MM.

このリセット回路RCは、単安定マルチパイプレークM
Mを電源投入時に、初期状態、即ち、この例でばQをロ
ーレベル“L”に、Qをハイレベル“H”に初期設定す
るものである。
This reset circuit RC is a monostable multipipe lake M
When power is turned on, M is initially set to an initial state, that is, in this example, Q is set to a low level "L" and Q is set to a high level "H".

ANDは、2人力のANDゲートであり、その一方の入
力端子には単安定マルチバイブレータのQ出力端子を接
続し、他の入力端子は入力端子INに接続される。
AND is a two-manual AND gate, one input terminal of which is connected to the Q output terminal of a monostable multivibrator, and the other input terminal connected to input terminal IN.

そして、ANDゲートの出力端子は、抵抗R2とコンデ
ンサC2から成る遅延回路LGを接続し、前記コンデン
サC2の端子電圧を出力端子OUTから出力電圧として
取り出す。
A delay circuit LG consisting of a resistor R2 and a capacitor C2 is connected to the output terminal of the AND gate, and the terminal voltage of the capacitor C2 is taken out as an output voltage from the output terminal OUT.

第3図は、第2図に示した回路の動作タイミングチャー
トであり、以下この図に基づいて第2図に示した回路の
動作を説明する。
FIG. 3 is an operation timing chart of the circuit shown in FIG. 2, and the operation of the circuit shown in FIG. 2 will be explained below based on this diagram.

入力端子INに信号がない時はQ−“L” (ローレベ
ル)、Q=”H″ (ハイレベル)となっている。
When there is no signal at the input terminal IN, the signal is Q-“L” (low level) and Q=“H” (high level).

この状態で、時刻T、において入力端子INに、パルス
性のノイズとみなされる短い断続パルス信号P+(MM
の動作時間τより短いパルス)が入ったとする。この時
、単安定マルチバイブレータMMはパルスP、の立上り
エツジにおいてトリガされて動作を開始する。
In this state, at time T, a short intermittent pulse signal P+(MM
Assume that a pulse shorter than the operating time τ of τ is input. At this time, the monostable multivibrator MM is triggered at the rising edge of the pulse P and starts operating.

しかし、この動作による出力の反転は多少の時間遅れが
あるため、出力Qは“H”のままである。
However, since there is some time delay in reversing the output due to this operation, the output Q remains at "H".

このため、T、でANDゲートには、Q=“H″とIN
からの入力信号であるパルスP、のハイレベル“H”信
号が入力するから、その出力には“H”レベル信号が出
される。
Therefore, the AND gate at T has Q="H" and IN
Since the high-level "H" signal of the pulse P, which is the input signal from the circuit, is input, an "H" level signal is outputted.

しかし、T1から極めて短い時間△T後には、Qは“L
”レベルに反転するから、この時刻でANDゲートの一
方の入力がL″となり、その出力は“L″レベルなる。
However, after an extremely short time △T from T1, Q becomes “L”.
At this time, one input of the AND gate becomes L, and its output becomes L level.

このため、ANDゲートの出力には、△Tの時間だけ“
H”信号が出されるが、この時間が極めて短いため、小
さなヒゲ状のパルスIPIとなって出力する。
Therefore, the output of the AND gate is “
An H'' signal is output, but since this time is extremely short, it is output as a small whisker-like pulse IPI.

このパルスIP、は、抵抗R2とコンデンサ・C2から
成る遅延回路LGにより吸収されてなくなるから、出力
端子OUTには出力されない。
This pulse IP is absorbed by the delay circuit LG consisting of the resistor R2 and the capacitor C2 and is therefore not outputted to the output terminal OUT.

したがって出力端子OUTは”L″レベルままである。Therefore, the output terminal OUT remains at the "L" level.

次に、時刻T2になって、再び短い断続パルスP2が入
力されたとする。この場合、Tz  T+の時間は、単
安定マルチバイブレータMMの動作時間τ、即ち、コン
デンサCI、抵抗R+及び可変抵抗RVの時定数できま
る動作時間よりも短いものとする。
Next, assume that at time T2, a short intermittent pulse P2 is input again. In this case, the time Tz T+ is shorter than the operating time τ of the monostable multivibrator MM, that is, the operating time determined by the time constants of the capacitor CI, the resistor R+, and the variable resistor RV.

この状態では、パルスP、によって、Q=“L”となっ
ているからi=“L”のままで何の変化もなく、OUT
も“L”のままである。
In this state, Q = "L" due to pulse P, so i = "L" without any change, and OUT
remains at “L”.

このような短い断続パルスpl、 Pz  ・−が以後
続けて短い間隔で入力すると、Qは“L”のままいつま
でも続くことになる。
If such short intermittent pulses pl, Pz .-- are inputted at short intervals thereafter, Q will remain "L" forever.

結局、単安定マルチバイブレータMMの動作時間τ(C
I、R+及びRVの時定数できまる時間)以内に続けて
短い幅のパルス(ノイズ性パルス)が入力した場合、Q
は”L”のまま前記パルスP3、R2−の入っている時
間だけ延長される。
In the end, the operating time τ(C
Q
remains "L" and is extended by the time period during which the pulses P3 and R2- are present.

上記パルスR2以後、短いパルスが入力せず、所定時間
経過して時刻T3になると、Q=“H”となって元の状
態に復帰する。   ”その後、時刻T4になってパル
ス幅の長い¥11続的信号PW(τより長い時間継続す
るパルス)が入りBが″Hルベルになると、上記と同様
にして小さいヒゲ状のパルスIP2がANDゲートから
出されるが、このパルスも遅延回路で吸収されるからO
UTは”L″レベルままである。
After the pulse R2, no short pulse is input, and when a predetermined period of time has elapsed and the time T3 comes, Q=“H” and the original state is restored. ``Then, at time T4, a continuous signal PW with a long pulse width (pulse lasting longer than τ) enters, and when B reaches the ``H level, a small whisker-like pulse IP2 is ANDed in the same way as above. This pulse is output from the gate, but this pulse is also absorbed by the delay circuit, so O
UT remains at "L" level.

なお、上記パルスPWの場合も、単安定マルチバイブレ
ータMMは、パルスPWの立上りエツジにおいてのみト
リガされる。
Note that also in the case of the pulse PW, the monostable multivibrator MM is triggered only at the rising edge of the pulse PW.

しかし、T4+△Tから1時間(CIXR15RVの時
定数で決まる時間)たって時刻T、になると、単安定マ
ルチバイブレータMMは反転動作をし、ζ=“H”レベ
ルとなって元の状態に復帰する。
However, at time T, one hour after T4+△T (time determined by the time constant of CIXR15RV), the monostable multivibrator MM performs a reverse operation and returns to the original state with ζ=“H” level. .

この時、ANDゲートには、QからのH”レベル信号と
、INからの“H”レベル信号が入っているからその出
力は“H”レベルとなる。
At this time, since the AND gate receives an H level signal from Q and an H level signal from IN, its output becomes an H level.

この“Hルベル信号はINからの“H”レベル信号がな
(なる時刻T6まで継続して出されるから、出力端子O
UTには、継続した“H”レベルに出力信号(出力パル
ス)Poが出される。
Since this "H level signal" is continuously output until time T6 when the "H" level signal from IN is no longer present, the "H" level signal is output from the output terminal O.
An output signal (output pulse) Po is output to the UT at a continuous "H" level.

この出力端子OUTに出される“H″レベル信号P0を
用いて、例えば、各種の電子機器等における異常監視シ
ステムの表示ランプや警報ブザー等を動作させればよい
The "H" level signal P0 output to the output terminal OUT may be used to operate, for example, an indicator lamp or a warning buzzer of an abnormality monitoring system in various electronic devices.

これにより、短い断続したパルス性ノイズとみなされる
信号は抑圧し、一定時間以上¥a続した入力信号にのみ
応答することが可能となる。
This makes it possible to suppress signals that are considered to be short intermittent pulse noises, and to respond only to input signals that continue for a certain period of time or more.

第4図は自動リセット機能を有する実施例を示す。FIG. 4 shows an embodiment having an automatic reset function.

第1の基本回路との相違点は人力パスをそのまま、クリ
ア一端子(R)に加えることと、R1、CIにより入力
信号波をなまらせて、クリア信号を先に加えるようにし
たものである。
The difference from the first basic circuit is that the manual path is added as is to the clear terminal (R), and the input signal wave is blunted by R1 and CI, and the clear signal is added first. .

この単安定マルチバイブレータMMはL”クリアとする
This monostable multivibrator MM is set to L” clear.

今入力端子INにP、なる短パルスが入る。単安定マル
チバイブレータMMの入力Bより先にりリア(R)端子
に“H”レベルの信号が入り、単安定マルチバイブレー
タMMは動作可能状態となりそのP+、C+により遅れ
て、単安定マルチバイブレータMMの入力Bに入力信号
が加わる。
A short pulse of P is now input to the input terminal IN. An "H" level signal enters the rear (R) terminal before the input B of the monostable multivibrator MM, and the monostable multivibrator MM becomes ready for operation.With a delay due to its P+ and C+, the monostable multivibrator MM An input signal is applied to input B of .

これにより、単安定マルチバイブレータMMは動作、石
はLになるが、B入力に対する単安定マルチバイブレー
タMMの遅延動作のためIP、が発生する。しかしR2
、C2の遅延回路により、IP、は消滅し、出力端子O
UTには何も出力されない。
As a result, the monostable multivibrator MM operates and the voltage becomes L, but IP occurs due to the delayed operation of the monostable multivibrator MM with respect to the B input. But R2
, C2's delay circuit causes IP to disappear, and the output terminal O
Nothing is output to the UT.

次にp、が”L”レベルになると単安定マルチバイブレ
ータMMはクリアされるためANDゲートの一方人力は
“H”、もう一方は“L”となり出力は現れない。R2
についても同じことがいえる。
Next, when p becomes "L" level, the monostable multivibrator MM is cleared, so one side of the AND gate becomes "H" and the other becomes "L", and no output appears. R2
The same can be said for

pwが入ったとき、単安定マルチバイブレータMMは動
作しP+と同様の動作をしIPffなるひげが発生する
が、R2、C2により消滅する。
When pw is applied, the monostable multivibrator MM operates in the same manner as P+, and a whisker called IPff is generated, but it disappears due to R2 and C2.

Pwは単安定マルチバイブレータMMの動作時間2より
長いため、出力端子○UTには、Poなる出力が発生す
る。
Since Pw is longer than the operating time 2 of the monostable multivibrator MM, an output Po is generated at the output terminal UT.

Pwが消滅すると、単安定マルチバイブレータMMはク
リアされ、ANDゲートの入力は“H′もう一方は“L
”となり、出力はあられれない。
When Pw disappears, the monostable multivibrator MM is cleared, and the input of the AND gate is “H” and the other is “L”.
” and the output will not be output.

第4図と第1図との相違点は、入力信号ごとに単安定マ
ルチバイブレータMMはクリアされ、短パルスでの単安
定マルチバイブレータMMの動作蓄積時間がなくなり、
その分車安定マルチバイブレータMMの動作は早(なる
The difference between FIG. 4 and FIG. 1 is that the monostable multivibrator MM is cleared for each input signal, and the operation accumulation time of the monostable multivibrator MM with short pulses is eliminated.
Therefore, the operation of the car stabilizing multivibrator MM becomes faster.

本発明の第3実施例を第5図に示す。A third embodiment of the invention is shown in FIG.

第5図と第4図との相違点は、入力信号の論理闇値を均
一になるようバッファ・ゲー1−BUを設けたことによ
る。
The difference between FIG. 5 and FIG. 4 is that a buffer gate 1-BU is provided to make the logical values of the input signals uniform.

バッファ・ゲート (ノンインバータ)BUによりチャ
ツタリング性ノイズに対して“H”、“L”レベルの判
定ラバソファ・ゲー)BUIケに判断させ、回路動作の
安定を計っている。(第4図では、入力信号に対して、
入力端子が3ヶ有り、各端子の闇値により、ノイズの出
力する可能性がある。) 第5図の実施例の動作は、第4図の実施例と同様である
The buffer gate (non-inverter) BU determines "H" and "L" levels for chatter noise, and the circuit operation is stabilized by having the rubber sofa gate (BUI) judge. (In Figure 4, for the input signal,
There are three input terminals, and noise may be output depending on the dark value of each terminal. ) The operation of the embodiment of FIG. 5 is similar to that of the embodiment of FIG.

第6図は、本発明の第4の実施例であるパルス性ノイズ
抑圧回路を示したものであり、第2図と同符号は同一の
ものをあられす。
FIG. 6 shows a pulse noise suppression circuit according to a fourth embodiment of the present invention, and the same reference numerals as in FIG. 2 refer to the same parts.

この実施例では、単安定マルチバイブレータMMの入力
側にバッファ・ゲートBを設け、その出力に抵抗R3と
コンデンサC3とから成る遅延回路TLを設けると共に
、クリア端子CLに、インバー11 NV、抵抗R4、
コンデンサC1及びNANDゲートとから成る自動リセ
ット信号作成回路R3ETとを付加した点が第2図のも
のとは異なっている。
In this embodiment, a buffer gate B is provided on the input side of the monostable multivibrator MM, a delay circuit TL consisting of a resistor R3 and a capacitor C3 is provided at its output, and an inverter 11 NV and a resistor R4 are provided at the clear terminal CL. ,
The difference from the one shown in FIG. 2 is that an automatic reset signal generating circuit R3ET consisting of a capacitor C1 and a NAND gate is added.

このような回路を設けたことにより、上記、第2図の実
施例回路においては、連続した短い断続信号、即ち、短
いパルスが入力すると、単安定マルチバイブレータの動
作時間では、入力パルスの数だけ積算されるが、この実
施例では、入力パルス毎に単安定マルチバイブレータは
リセットされる(ただし、C:l R3> C4Raの
条件を必要とする)。
By providing such a circuit, in the embodiment circuit shown in FIG. 2 above, when a continuous short intermittent signal, that is, a short pulse is input, the operating time of the monostable multivibrator is equal to the number of input pulses. However, in this embodiment, the monostable multivibrator is reset for each input pulse (however, the condition of C:l R3>C4Ra is required).

したがって、連続した短い断続信号(パルス)の後に、
継続した長いパルスが入った場合でも、1パルス分の時
間だけとなり、その分応答時間が早くなる。
Therefore, after a series of short intermittent signals (pulses),
Even if a continuous long pulse is input, the time is only one pulse, and the response time becomes faster by that much.

また、抵抗R3とコンデンサC5とから成る遅延回路T
Lは、自動リセット信号作成回路R3ETから出力され
るリセット信号よりも、単安定マルチバイブレータMM
の入力端子Bに加わる入力信号を遅延させるためのもの
である。
Also, a delay circuit T consisting of a resistor R3 and a capacitor C5
L is a monostable multivibrator MM than the reset signal output from the automatic reset signal generation circuit R3ET.
This is for delaying the input signal applied to input terminal B of.

第7図は、第6図に示した回路の動作タイミングチャー
トであり、以下、この図に基づいて説明する。
FIG. 7 is an operation timing chart of the circuit shown in FIG. 6, and the following description will be made based on this diagram.

時刻T、で短い第1の断続パルスP+が入力端子INに
入ると、このパルスP、は遅延回路TLで遅延して単安
定マルチバイブレータMMの入力Bに入る。
When a short first intermittent pulse P+ enters the input terminal IN at time T, this pulse P is delayed by the delay circuit TL and enters the input B of the monostable multivibrator MM.

また上記パルスP+は、自動リセット信号作成回路R3
ETへも入力される。この回路内では、パルスP、がN
ANDの一方(g)へ入力すると共に、インバータIN
Vで反転された後、抵抗R4とコンデンサC4とから成
る遅延回路で遅延され、NANDの他方(f)へ入力す
る。
Further, the above pulse P+ is the automatic reset signal generating circuit R3.
It is also input to ET. In this circuit, the pulses P, are N
While inputting to one side (g) of AND, inverter IN
After being inverted by V, it is delayed by a delay circuit consisting of resistor R4 and capacitor C4, and is input to the other NAND (f).

そして、NANDの出力は単安定マルチバイブレータM
Mのクリア端子(CL)へ入力される。
And the output of NAND is monostable multivibrator M
It is input to the clear terminal (CL) of M.

この時刻T、では、Bの信号がローレベル“L”で、f
の信号はハイレベル“H”にある。
At this time T, the signal of B is low level "L", and f
The signal is at high level "H".

したがって、NANDの入力f及びgは“Hlと“H″
になるから、その出力はローレベル“Loとなってクリ
ア端子CLへ印加される。
Therefore, the NAND inputs f and g are “Hl” and “H”
Therefore, its output becomes a low level "Lo" and is applied to the clear terminal CL.

その後、T、から極めて短い時間経過したT、1になる
と、fの信号が“L”になる。このため、NANDの出
力は“H”となるから、CLには短い幅のパルスCPI
 (TIからT、′の間で発生する“L″信号が入る。
Thereafter, at T,1, an extremely short time has elapsed since T, the signal of f becomes "L". Therefore, the output of NAND becomes "H", so CL receives a short pulse CPI.
(The "L" signal generated between TI and T,' is input.

このパルスCP1によって単安定マルチバイブレータM
Mはクリアされ(このMMは“L′″でクリアされるも
のとする)るので、Qは“H”のままである。
By this pulse CP1, the monostable multivibrator M
Since M is cleared (MM is assumed to be cleared at "L'"), Q remains at "H".

TI’の直ぐ後の時刻TI#でBの信号が“H″になる
と(時定数をCzRx>C4R4のように選定しておく
)、単安定マルチバイブレータMMがトリガされて動作
し、多少の遅れをもってその出力Qが“L”に反転する
When the B signal becomes "H" at time TI# immediately after TI' (select the time constant as CzRx>C4R4), the monostable multivibrator MM is triggered and starts operating, with a slight delay. Then, the output Q is inverted to "L".

なお、Qが上記のようにH″から”Loに反転するまで
の間、ANDゲートの2人力は、共に“H”となってい
るから、ANDゲートの出力には短いヒゲ状のパルス°
が出されるが、第2図の場合と同じ理由により、出力端
子OUTには何も出力されない(OUTは“Loのまま
)。
Note that until Q is reversed from H" to "Lo" as described above, the two outputs of the AND gate are both "H", so the output of the AND gate has a short whisker-like pulse.
However, for the same reason as in the case of FIG. 2, nothing is output to the output terminal OUT (OUT remains "Lo").

次に、単安定マルチバイブレータの動作時間τ(CI、
R+及びRVから成る時定数で決まる時間)以内に、続
けて第2の短い断続パルスP2が入ったとする。
Next, the operating time τ(CI,
Assume that a second short intermittent pulse P2 is subsequently input within a time period determined by a time constant consisting of R+ and RV.

この時も上記の場合と同じように、クリア端子CLには
短いパルスCP2が印加するので、単安定マルチバイブ
レータはクリアされる。このため、短い断続パルスPい
R2、R3−・・のように続けてパルス性ノイズが入っ
ても、単安定マルチバイブレータの動作時間τに変化は
ない。
At this time, as in the above case, a short pulse CP2 is applied to the clear terminal CL, so that the monostable multivibrator is cleared. For this reason, even if pulse noise such as short intermittent pulses PR2, R3-, etc. continuously enters, the operating time τ of the monostable multivibrator does not change.

即ち、パルスP2、R2・−の各パルス入力時に単安定
マルチバイブレータMMをクリアした後、トリガが行わ
れて動作を開始するから第2図のような動作の引き延ば
しくすなわち、τの延長)はない。
In other words, after clearing the monostable multivibrator MM when each pulse P2, R2. do not have.

したがって、T2″の直後、石が“L”になって1時間
経過した時刻T3になると、石は“H”にもどって復旧
する。
Therefore, at time T3, one hour after the stone becomes "L" immediately after T2'', the stone returns to "H" and recovers.

T3以降は石が“H″になるが、この時INに信号がな
く“LoなのでANDゲートの出力は“LoとなりOU
Tは@L”で何も出力されない。
After T3, the stone becomes "H", but at this time there is no signal at IN and it is "Lo", so the output of the AND gate becomes "Lo" and OU
T is @L” and nothing is output.

その後、時刻T4になって長いパルスPW(このPWは
、CI、RいRVできまる時間τより長いパルスである
)が入力したとする。
It is assumed that after that, at time T4, a long pulse PW (this PW is a pulse longer than the time τ determined by CI, R and RV) is input.

この時上記Pl、P2が入った場合と同様にしてT4”
の直後にQが“L′″となり、r時間後、T、でQは“
H”となる。
At this time, do T4'' in the same way as when Pl and P2 are entered.
Immediately after, Q becomes "L'", and after r time, at T, Q becomes "
H”.

このT、において、INにはパルスPWが入っているか
ら、ANDゲートの2人力は共に“H″となり、その出
力は“H”になる。
At this T, since the pulse PW is input to IN, the two inputs of the AND gate both become "H", and the output thereof becomes "H".

この“H″出力パルスPWのなくなる時刻T、まで続く
から出力端子OUTにはT、からT、まテニワタって4
1Mする“H”レベルのパルスP0が出力される。
Since this "H" output pulse PW continues until time T, when it disappears, the output terminal OUT is T, and then T, and so on.
A pulse P0 of "H" level of 1M is output.

このパルスP0によって、表示ランプやブザーを鳴動さ
せれば、連続した表示あるいは警報を出すことが可能と
なる。
By making an indicator lamp or a buzzer sound in response to this pulse P0, it becomes possible to issue a continuous display or alarm.

なお、上記の実施例においては、単安定マルチバイブレ
ータのクリア端子に“L”レベル信号を印加してクリア
する場合について説明したが、これは、単安定マルチバ
イブレータの回路構成によって決まるものであるから、
“H°レベル信号でクリアするものであれば、例えば、
NANDの出力にインバータを接続すればよく、AND
の入力もQだけではなくインバータを介してQ出力に接
続してもよい。
In addition, in the above embodiment, a case was explained in which a "L" level signal is applied to the clear terminal of the monostable multivibrator to clear it, but this is determined by the circuit configuration of the monostable multivibrator. ,
“For example, if it is cleared with an H° level signal,
Just connect an inverter to the output of NAND, and
The input of may also be connected not only to Q but also to the Q output via an inverter.

また、用途としては、異常状態監視システムの表示ある
いは警報回路に限らず、どのような装置にも適用可能で
ある。
Moreover, the application is not limited to display or alarm circuits of abnormal condition monitoring systems, but can be applied to any type of equipment.

さらに、単安定マルチバイブレータの可変抵抗RVを調
整すれば動作時間τが変化するから、これにより、抑圧
すべきパルス性ノイズとみなされる短いパルスの時間幅
も調整できる。
Furthermore, since the operating time τ changes by adjusting the variable resistor RV of the monostable multivibrator, it is also possible to adjust the time width of short pulses that are considered to be pulse noise to be suppressed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば次のような効果が
ある。
As explained above, the present invention has the following effects.

(1)パルス性ノイズとみなされる短いパルスを抑圧し
て出力には出さないようにできるから、例えば、監視シ
ステムの異常表示ランプや警報ブザー等に用いた場合、
前記ノイズ等に基づ(断続等がなくなり、わずられしさ
がなくなる。又、被監視局から監視局又は傍受局にデー
タを転送する際、パルス性ノイズの抑圧により曖昧なデ
ータの送信がなくなり、データ通信の高速化につながる
(1) It is possible to suppress short pulses that are considered pulse noise and prevent them from being output, so for example, when used as an abnormality indicator lamp or alarm buzzer in a monitoring system,
Based on the above-mentioned noise, etc. (intermittent, etc. are eliminated, and the nuisance is eliminated. Also, when transmitting data from the monitored station to the monitoring station or the interception station, ambiguous data transmission is eliminated by suppressing pulse noise. , leading to faster data communication.

(2)抑圧すべき短いパルスの時間幅も簡単に調整でき
るから使い易い。
(2) It is easy to use because the time width of the short pulse to be suppressed can be easily adjusted.

(3)単一のパルス性ノイズでも、継続するパルス性ノ
イズでも、効果的に抑圧できる。
(3) Both single pulse noise and continuous pulse noise can be effectively suppressed.

(4)第4〜6図に示した実施例においては、パルスが
入力する毎に単安定マルチバイブレータをクリアするか
ら、動作時間τに入力パルス数だけ積算されることがな
くなり、したがって、応答時間が早くなる。
(4) In the embodiments shown in Figures 4 to 6, the monostable multivibrator is cleared every time a pulse is input, so the operation time τ is not multiplied by the number of input pulses, and therefore the response time becomes faster.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、 第2図は本発明の一実施例構成図、 第3図は第2図の動作説明図、 第4図(A)は本発明の第2実施例構成図、第4図(B
)はその動作説明図、 第5図は本発明の第3実施例構成図、 第6図は本発明の第4実施例構成図、 第7図は第6図の動作説明図である。 IN−・・入力端子(信号入力端子) T −入力端子(単安定マルチバイブレータ内の入力端
子) MM・−単安定マルチバイブレータ 0UT−m−出力端子 A N D−A N Dゲート R−・抵抗 c −コンデンサ RC・・−リセット回路 CL−・−クリア端子 M I C,−−・単安定マルチバイブレータ本体(I
C)C+ 、C2、C3、C4−・−’:17デンサR
8、R2、R3、R4−・・抵抗 RV−・−可変俄抗 D・−・ダイオード LG、TL−遅延回路 I N I−−インバータ R3ET・−・自動リセット信号作成回路N A N 
D−N A N DゲートBU−バッファ・ゲート
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is a configuration diagram of an embodiment of the invention, Fig. 3 is an explanatory diagram of the operation of Fig. 2, and Fig. 4 (A) is a second embodiment of the invention. Configuration diagram, Figure 4 (B
) is an explanatory diagram of the operation, FIG. 5 is a configuration diagram of a third embodiment of the present invention, FIG. 6 is a configuration diagram of a fourth embodiment of the invention, and FIG. 7 is an explanatory diagram of the operation of FIG. 6. IN-...Input terminal (signal input terminal) T-Input terminal (input terminal in monostable multivibrator) MM--Monostable multivibrator 0UT-m-Output terminal A N D-A N D gate R--Resistance c - Capacitor RC... - Reset circuit CL - - Clear terminal M I C, - Monostable multivibrator body (I
C) C+, C2, C3, C4-・-': 17 capacitor R
8, R2, R3, R4--Resistor RV---Variable resistance D--Diode LG, TL--Delay circuit I N I--Inverter R3ET--Automatic reset signal generation circuit N A N
D-NAND Gate BU-Buffer Gate

Claims (2)

【特許請求の範囲】[Claims] (1)パルス性ノイズ抑圧回路において、 単安定マルチバイブレータ手段(MM)と、この単安定
マルチバイブレータ手段(MM)の入力信号と一方の出
力信号を入力としたアンドゲート手段(AND)と、 このアンドゲート手段(AND)の出力側に接続した遅
延回路手段(LG)を設け、 上記単安定マルチバイブレータ手段の動作時間よりも短
いパルス性信号を抑圧し、長い入力信号に対して出力信
号を出すようにしたことを特徴とするパルス性ノイズ抑
圧回路。
(1) In the pulse noise suppression circuit, a monostable multivibrator means (MM), an AND gate means (AND) inputting an input signal of this monostable multivibrator means (MM) and one output signal, and this Delay circuit means (LG) connected to the output side of the AND gate means (AND) is provided to suppress pulsed signals shorter than the operating time of the monostable multivibrator means and output signals for long input signals. A pulse noise suppression circuit characterized in that:
(2)請求項(1)記載のパルス性ノイズ抑圧回路にお
いて、 単安定マルチバイブレータ手段(MM)内の入力端子に
、入力信号を遅延する遅延回路手段(TL)を接続する
とともに、該単安定マルチバイブレータ手段(MM)の
クリア端子に、上記単安定マルチバイブレータ手段(M
M)の入力信号により動作する自動リセット信号作成手
段(RSET)を接続し、入力信号パルスが入る毎に上
記単安定マルチバイブレータ手段(MM)をクリアする
ようにしたことを特徴とするパルス性ノイズ抑圧回路。
(2) In the pulse noise suppression circuit according to claim (1), delay circuit means (TL) for delaying an input signal is connected to an input terminal in the monostable multivibrator means (MM), and The monostable multivibrator means (M) is connected to the clear terminal of the multivibrator means (MM).
Pulse noise characterized in that an automatic reset signal generating means (RSET) operated by the input signal of M) is connected, and the monostable multivibrator means (MM) is cleared every time an input signal pulse enters. suppression circuit.
JP63147268A 1988-06-15 1988-06-15 Impulsive noise suppressing circuit Pending JPH01314421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63147268A JPH01314421A (en) 1988-06-15 1988-06-15 Impulsive noise suppressing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63147268A JPH01314421A (en) 1988-06-15 1988-06-15 Impulsive noise suppressing circuit

Publications (1)

Publication Number Publication Date
JPH01314421A true JPH01314421A (en) 1989-12-19

Family

ID=15426379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63147268A Pending JPH01314421A (en) 1988-06-15 1988-06-15 Impulsive noise suppressing circuit

Country Status (1)

Country Link
JP (1) JPH01314421A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512051B2 (en) 2003-09-26 2009-03-31 Sony Corporation Information processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512051B2 (en) 2003-09-26 2009-03-31 Sony Corporation Information processing apparatus

Similar Documents

Publication Publication Date Title
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
US5539337A (en) Clock noise filter for integrated circuits
US4178620A (en) Three state bus driver with protection circuitry
US3602825A (en) Pulse signal automatic gain control system including a resettable dump circuit
JPH02288533A (en) Circuit for eliminatng quasi-stable phenomenon related to clock signal and asynchronous data signal
US6535024B1 (en) Clock signal filtering circuit
US5265038A (en) Computer system peripheral connection pulse filtering technique and circuit
JPS63146509A (en) Constant width pulse generator
JPH01314421A (en) Impulsive noise suppressing circuit
US4282488A (en) Noise eliminator circuit
JPH01253315A (en) Bidirectional buffer
KR100547399B1 (en) Method and circuit arrangement for processing digital signal
JPH06175751A (en) Cpu resetting circuit
KR100392337B1 (en) A circuits for generating minimum on/of pulse width
JPH0846430A (en) Oscillator circuit
SU1367147A2 (en) Pulse selector
JPH02170616A (en) Logical integrated circuit
KR900005307Y1 (en) Frequency alternating detective circuit
JPH0216808A (en) Duty controller
JP3106571B2 (en) Redundant clock switchback method
JPS62197776A (en) Target signal detecting circuit
JPH05236026A (en) Digital signal monitor circuit
RU1803967C (en) Pulse generator
RU1772887C (en) Trigger
SU1198777A1 (en) Redundant pulser