JPH01312655A - 入出力起動制御方式 - Google Patents
入出力起動制御方式Info
- Publication number
- JPH01312655A JPH01312655A JP14345788A JP14345788A JPH01312655A JP H01312655 A JPH01312655 A JP H01312655A JP 14345788 A JP14345788 A JP 14345788A JP 14345788 A JP14345788 A JP 14345788A JP H01312655 A JPH01312655 A JP H01312655A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- input
- request
- channel
- subchannel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 241001494479 Pecora Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入出力動作の制御方式に関し特に複数のサブチ
ャネルに対するチャネルプログラムの実行起動の制御に
関する。
ャネルに対するチャネルプログラムの実行起動の制御に
関する。
従来、入出力動作の起動方式としては、中央処理装置に
おいて入出力動作要求が発生する度に入出力処理装置と
通信を行ない厘に実行状態に移る方法と、入出力動作要
求をチャネル毎に設けられた待行列へ一部キューイング
し、しがる後に待行列から取ジ出して中央処理装置の動
作とは非同期に実行全開始すると言う方法とが有った。
おいて入出力動作要求が発生する度に入出力処理装置と
通信を行ない厘に実行状態に移る方法と、入出力動作要
求をチャネル毎に設けられた待行列へ一部キューイング
し、しがる後に待行列から取ジ出して中央処理装置の動
作とは非同期に実行全開始すると言う方法とが有った。
しかしながら、上述した前者の方法では、入出力処理装
置との通信を行っている間、中央処理装置は待状態にな
ってしまい、性能低下をもたらすと言う欠点が有り、ま
た後者の方式では中央処理装置の待時間は生じないが、
過負荷状態が発生し易くオーバーランなどのりトライ(
再試行)処理の為に総合的なスループットが低下すると
言う欠点が有る。
置との通信を行っている間、中央処理装置は待状態にな
ってしまい、性能低下をもたらすと言う欠点が有り、ま
た後者の方式では中央処理装置の待時間は生じないが、
過負荷状態が発生し易くオーバーランなどのりトライ(
再試行)処理の為に総合的なスループットが低下すると
言う欠点が有る。
そこで2本発明の技術的課題は、上記欠点に鑑み、過負
荷時における再試行処理等による効率低下を防止した入
出力起動制御方式を提供することである。
荷時における再試行処理等による効率低下を防止した入
出力起動制御方式を提供することである。
本発明によれば、中央処理装置と主記憶装置と複数のチ
ャネルとを有する入出力処理装置と。
ャネルとを有する入出力処理装置と。
複数のサブチャネルを有する周辺処理装置とを有し、前
記中央処理装置からの前記サブチャネルに対する処理要
求を前記チャネル毎にキューイングする第1の待行列を
有し、前記周辺処理装置からの指示に基づき@記第1の
待行列から前記要求を取り出して該サブチャネルに対応
して設けられたチャネルプログラムへ実行全開始するよ
うにし、前記サブチャネルを横断的にリンクする第2の
待行列を設け、かつ、前記入出力処理装置は前記第1の
待行列へのキューイング時に加算し終了時に減算するカ
ウンタ手段を有し、前記中央処理装置からの前記処理要
求に応答して前記カウンタ手段の内容が予定値未満であ
る場合には前記要求を前記第1の待行列へキューイング
し、予定値以上である場合には前記要求を前記第2の待
行列へキューイングするようにし、更に、前記チャネル
プログラムの実行終了時に処理要求のひとつを前記第2
の待行列から前記第1の待行列へ移送するようにしたこ
とを特徴とする入出力起動制御方式が得られる。
記中央処理装置からの前記サブチャネルに対する処理要
求を前記チャネル毎にキューイングする第1の待行列を
有し、前記周辺処理装置からの指示に基づき@記第1の
待行列から前記要求を取り出して該サブチャネルに対応
して設けられたチャネルプログラムへ実行全開始するよ
うにし、前記サブチャネルを横断的にリンクする第2の
待行列を設け、かつ、前記入出力処理装置は前記第1の
待行列へのキューイング時に加算し終了時に減算するカ
ウンタ手段を有し、前記中央処理装置からの前記処理要
求に応答して前記カウンタ手段の内容が予定値未満であ
る場合には前記要求を前記第1の待行列へキューイング
し、予定値以上である場合には前記要求を前記第2の待
行列へキューイングするようにし、更に、前記チャネル
プログラムの実行終了時に処理要求のひとつを前記第2
の待行列から前記第1の待行列へ移送するようにしたこ
とを特徴とする入出力起動制御方式が得られる。
即ち9本発明の起動制御方式は、チャネル毎にサブチャ
ネルへのチャネルプログラム処理要求を待合わせる第1
の待行列と、チブテヤ羊ルヘの要求を横断的にリンクす
る第2の待行列とを有し、さらに実行中のチャネルプロ
グラム数を計測するカウンタ手段を設け、中央処理装置
において入出力動作の要求が発生した場合には。
ネルへのチャネルプログラム処理要求を待合わせる第1
の待行列と、チブテヤ羊ルヘの要求を横断的にリンクす
る第2の待行列とを有し、さらに実行中のチャネルプロ
グラム数を計測するカウンタ手段を設け、中央処理装置
において入出力動作の要求が発生した場合には。
該要求を引き取った後、前記カウンタ手段の内容に基づ
き、前記第1または第2の待行列のいずれへキューイン
グするかを判断するようにしている。
き、前記第1または第2の待行列のいずれへキューイン
グするかを判断するようにしている。
第1図に本発明の一実施例を示す。
1は中央処理装置、2は入出力処理装置、3は周辺処理
装置であり、4以降は主記憶中に存在する各種制御デー
タである。4は中央処理装置から入出力処理装置への要
求の際に使用する通信領域であり、主記憶の固定番地を
アサインされている。5及び6−1〜6−6は本発明の
特徴である第2の待行列であり、6−1〜6−6はサブ
チャネル毎に設けられたサブチャネル制御ブロックであ
り、サブチャネルに関するあらゆる情報(チャネル番号
、fブチャネル番号。
装置であり、4以降は主記憶中に存在する各種制御デー
タである。4は中央処理装置から入出力処理装置への要
求の際に使用する通信領域であり、主記憶の固定番地を
アサインされている。5及び6−1〜6−6は本発明の
特徴である第2の待行列であり、6−1〜6−6はサブ
チャネル毎に設けられたサブチャネル制御ブロックであ
り、サブチャネルに関するあらゆる情報(チャネル番号
、fブチャネル番号。
サブチャネル状況、実行中のチャネルプログラムアドレ
スなど)を格納しており、さらに待行列全構成する為の
リンクエリアも含む。5−1は第2の待行列の先頭e+
5−2は最後尾にあるサブチャネルのチャネル・サ
ブチャネル番号を示す(制御ブロックの主記憶上のアド
レスは。
スなど)を格納しており、さらに待行列全構成する為の
リンクエリアも含む。5−1は第2の待行列の先頭e+
5−2は最後尾にあるサブチャネルのチャネル・サ
ブチャネル番号を示す(制御ブロックの主記憶上のアド
レスは。
チャネル番号とサブチャネル番号とから一定のルールで
求めることが出来る)。今、第2の待行列の先頭はる−
1であり、6−1内部のリンクエリアのチャネル・サブ
チャネル番号は6−2を指している。以下同様に最後尾
である6−3まで待行列が構成され、ヘッドポインタ5
−1は制御ブロック6−1のチャネル・サブチャネル番
号全指示し、ティルボインタ5−2は制御ブロック6−
3のチャネル・サブチャネル番号を示している。最後尾
である制(財)ブロック6−6のリンクエリアには最後
尾であることを示す特定コードが書き込まれている。
求めることが出来る)。今、第2の待行列の先頭はる−
1であり、6−1内部のリンクエリアのチャネル・サブ
チャネル番号は6−2を指している。以下同様に最後尾
である6−3まで待行列が構成され、ヘッドポインタ5
−1は制御ブロック6−1のチャネル・サブチャネル番
号全指示し、ティルボインタ5−2は制御ブロック6−
3のチャネル・サブチャネル番号を示している。最後尾
である制(財)ブロック6−6のリンクエリアには最後
尾であることを示す特定コードが書き込まれている。
7−1及び8−1〜8−3はチャネル0に対応して設け
られた第1の待行列である。7−1は第1の待行列の先
頭のサブチャネル番号を示している。制御ブロック8−
1〜8−3は、前述の6−1〜6へ3の制御ブロックと
同一の構造を有している。ヘッドポインタ7−1は制御
ブロック8−1のサブチャネル番号を示し8−1のリン
クエリアは8−2のサブチャネル番号金示しており、最
後尾である8−6のリンクエリアには6−6と同様に最
後尾であることを示す特定コードが書き込まれている。
られた第1の待行列である。7−1は第1の待行列の先
頭のサブチャネル番号を示している。制御ブロック8−
1〜8−3は、前述の6−1〜6へ3の制御ブロックと
同一の構造を有している。ヘッドポインタ7−1は制御
ブロック8−1のサブチャネル番号を示し8−1のリン
クエリアは8−2のサブチャネル番号金示しており、最
後尾である8−6のリンクエリアには6−6と同様に最
後尾であることを示す特定コードが書き込まれている。
以下同様の待行列がチャネル数分だけ存在する。第1及
び第2の待行列において待ち合わせているサブチャネル
が存在していない場合は。
び第2の待行列において待ち合わせているサブチャネル
が存在していない場合は。
ヘッドポインタ及びライルポインタには特定コードが書
き込まれる。
き込まれる。
次に動作について説明する。
まず、開始処理として、第2図に示すように中央処理装
置1において入出力動作要求が発生すると、先ず1通信
領域4にチャネル番号、サブチャネル番号、チャネルプ
ログラム開始アドレス及び入出力動作の種類(論理モー
ドか否かなど)を表わす制御コードを書き込み、信号線
1−1によって入出力処理装置2へ入出力処理を要求す
る。入出力処理装置2は信号線1−1により要求の有る
こと全認識し通信領域4を読み出し、必要な情報を得る
。次にカウンタ2−1の内容全チエツクし所定の値未満
であれば。
置1において入出力動作要求が発生すると、先ず1通信
領域4にチャネル番号、サブチャネル番号、チャネルプ
ログラム開始アドレス及び入出力動作の種類(論理モー
ドか否かなど)を表わす制御コードを書き込み、信号線
1−1によって入出力処理装置2へ入出力処理を要求す
る。入出力処理装置2は信号線1−1により要求の有る
こと全認識し通信領域4を読み出し、必要な情報を得る
。次にカウンタ2−1の内容全チエツクし所定の値未満
であれば。
受は取ったチャネルに対応する第1の待行列の最後尾に
リンクし、かつ、サブチャネル制御ブロックの内容を初
期設定し、サブチャネルステータス(制御ブロック内に
存在する)が待合わせ中を表示する様にして待行列の操
作を行なう。
リンクし、かつ、サブチャネル制御ブロックの内容を初
期設定し、サブチャネルステータス(制御ブロック内に
存在する)が待合わせ中を表示する様にして待行列の操
作を行なう。
さらに入出力処理装置は信号線2−2金用いてチャネル
プログラムの実行金持ち合わせているサブチャネルが存
在することを周辺処理装置5へ通知し、更に本発明の特
徴であるカウンタ2−1を加算し、中央処理装置との通
信領域4の制御コードのエリア?リセットすることで、
起動処理を終了する。尚、この間、中央処理装置1は入
出力処理装置2の処理完了を待たずに他の処理を行なう
ことが出来る。
プログラムの実行金持ち合わせているサブチャネルが存
在することを周辺処理装置5へ通知し、更に本発明の特
徴であるカウンタ2−1を加算し、中央処理装置との通
信領域4の制御コードのエリア?リセットすることで、
起動処理を終了する。尚、この間、中央処理装置1は入
出力処理装置2の処理完了を待たずに他の処理を行なう
ことが出来る。
信号線2−2が論理1となると1周辺処理装置3はチャ
ネルプログラムの実行開始を要求する為、指示コード線
6−1を用いて指示コードを送信する。入出力処理装置
2は該実行開始示の指示コードを受信すると該当するチ
ャネルの待行列から先頭のサブチャネル制御ブロックを
とりはずし、対応するチャネルプログラムの第1語全サ
ブチャネル番号と共に周辺処理装置5へ送信する(この
送信路は図示していない)。
ネルプログラムの実行開始を要求する為、指示コード線
6−1を用いて指示コードを送信する。入出力処理装置
2は該実行開始示の指示コードを受信すると該当するチ
ャネルの待行列から先頭のサブチャネル制御ブロックを
とりはずし、対応するチャネルプログラムの第1語全サ
ブチャネル番号と共に周辺処理装置5へ送信する(この
送信路は図示していない)。
もし、中央処理装置1からの要求を受信した時点で、カ
ウンタ2−1の内容が所定の値N以上であったならば、
その要求対象であるサブチャイ・ルを本発明の特徴とな
っている。第2の待行列の最後尾へキューイングし、テ
ィルボインタ5−2を更新すると共にサブチャネル制御
ブロック全初期化する。しかる後に前述と同様通信領域
4の制御コードラリセットし起動処理は完了する。
ウンタ2−1の内容が所定の値N以上であったならば、
その要求対象であるサブチャイ・ルを本発明の特徴とな
っている。第2の待行列の最後尾へキューイングし、テ
ィルボインタ5−2を更新すると共にサブチャネル制御
ブロック全初期化する。しかる後に前述と同様通信領域
4の制御コードラリセットし起動処理は完了する。
次にチャネルプログラムの終了処理について。
第3図を参照して説明する。チャネルプログラムの実行
が終了すると周辺処理装置3より終了処理要求の指示コ
ードが送られて来る。入出力処理装置2は終了要求指示
コードに応じて終了報告情報を制御ブロック内に作成し
、中央処理装置1へ報告する(この報告パスも図示して
いない)。この時、第2の待行列全検索し、第2の待行
列上で待合わせ中のサブチャネルが有れば、先頭のサブ
チャネル制御ブロックを第2の待行列から取りはずしく
即ち、ヘッドポインタ5−1を更新し)、その対応する
チャネル上に存在する第1の待行列へキューイングした
後。
が終了すると周辺処理装置3より終了処理要求の指示コ
ードが送られて来る。入出力処理装置2は終了要求指示
コードに応じて終了報告情報を制御ブロック内に作成し
、中央処理装置1へ報告する(この報告パスも図示して
いない)。この時、第2の待行列全検索し、第2の待行
列上で待合わせ中のサブチャネルが有れば、先頭のサブ
チャネル制御ブロックを第2の待行列から取りはずしく
即ち、ヘッドポインタ5−1を更新し)、その対応する
チャネル上に存在する第1の待行列へキューイングした
後。
前述と同じ起動処理を行なう。
もしも、第2の待行列を検索した結果待ち合わせている
サブチャネルがない場合には、カウンタ2−1の内容を
減じるのみで終了する。
サブチャネルがない場合には、カウンタ2−1の内容を
減じるのみで終了する。
以上の動作全行なうことで、入出力処理装置2上で実行
されるチャネルプログラムの数は常に一定に保たれ、シ
ステムに応じた最適負荷状態を実現出来る。
されるチャネルプログラムの数は常に一定に保たれ、シ
ステムに応じた最適負荷状態を実現出来る。
以上説明した様に2本発明はチャネルプログラムの実行
要求を待合わせる待行列を二つの階層に分けることによ
って、常にシステムに適正な入出力負荷とし、過負時に
おける再試行処理などによる効率低下を防ぐことが出来
る。
要求を待合わせる待行列を二つの階層に分けることによ
って、常にシステムに適正な入出力負荷とし、過負時に
おける再試行処理などによる効率低下を防ぐことが出来
る。
第1図は本発明の実施例に係る概念図、第2図は開始処
理のフロー、第6図は終了処理のフローである。 1・・・中央処理装置、2・・・入出力処理装置、3・
・・周辺処理装置、2−1・・・チャネルプログラム数
計数用カウンタ、1−1・・・処理要求線、2−2・・
・開始時指示線、3−1・・・指示コード線、4・・・
中央処理装置から入出力処理装置への通信領域、5−1
゜5−2 、6−1〜6−3・・・第2の待行列、
71.8−1〜8−2・・・チャネル#Oに対応する第
1の待行列。 9−1 、10−1・・・チャネル#nに対応する第1
の待行列。
理のフロー、第6図は終了処理のフローである。 1・・・中央処理装置、2・・・入出力処理装置、3・
・・周辺処理装置、2−1・・・チャネルプログラム数
計数用カウンタ、1−1・・・処理要求線、2−2・・
・開始時指示線、3−1・・・指示コード線、4・・・
中央処理装置から入出力処理装置への通信領域、5−1
゜5−2 、6−1〜6−3・・・第2の待行列、
71.8−1〜8−2・・・チャネル#Oに対応する第
1の待行列。 9−1 、10−1・・・チャネル#nに対応する第1
の待行列。
Claims (1)
- 【特許請求の範囲】 1)中央処理装置と主記憶装置と複数のチャネルとを有
する入出力処理装置と、複数のサブチャネルを有する周
辺処理装置とを有し、 前記中央処理装置からの前記サブチャネルに対する処理
要求を前記チャネル毎にキューイングする第1の待行列
を有し、前記周辺処理装置からの指示に基づき前記第1
の待行列から前記要求を取り出して該サブチャネルに対
応して設けられたチャネルプログラムの実行を開始する
ようにし、前記サブチャネルを横断的にリンクする第2
の待行列を設け、かつ、前記入出力処理装置は前記第1
の待行列へのキューイング時に加算し終了時に減算する
カウンタ手段を有し、前記中央処理装置からの前記処理
要求に応答して前記カウンタ手段の内容が予定値未満で
ある場合には前記要求を前記第1の待行列へキューイン
グし、予定値以上である場合には前記要求を前記第2の
待行列へキューイングするようにし、更に、前記チャネ
ルプログラムの実行終了時に処理要求のひとつを前記第
2の待行列から前記第1の待行列へ移送するようにした
ことを特徴とする入出力起動制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14345788A JPH0760418B2 (ja) | 1988-06-13 | 1988-06-13 | 入出力起動制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14345788A JPH0760418B2 (ja) | 1988-06-13 | 1988-06-13 | 入出力起動制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01312655A true JPH01312655A (ja) | 1989-12-18 |
JPH0760418B2 JPH0760418B2 (ja) | 1995-06-28 |
Family
ID=15339149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14345788A Expired - Fee Related JPH0760418B2 (ja) | 1988-06-13 | 1988-06-13 | 入出力起動制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0760418B2 (ja) |
-
1988
- 1988-06-13 JP JP14345788A patent/JPH0760418B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0760418B2 (ja) | 1995-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829297A (en) | Communication network polling technique | |
AU649642B2 (en) | Communications interface adapter | |
US4598363A (en) | Adaptive delayed polling of sensors | |
US5701495A (en) | Scalable system interrupt structure for a multi-processing system | |
US5606703A (en) | Interrupt protocol system and method using priority-arranged queues of interrupt status block control data structures | |
US6145015A (en) | Multimedia data transferring method | |
US5507032A (en) | Multiprocessor I/O request control system forming device drive queue and processor interrupt queue from rows and cells of I/O request table and interrupt request table | |
US5276896A (en) | Apparatus for implementing data communications between terminal devices and user programs | |
JPH01312655A (ja) | 入出力起動制御方式 | |
JPS623361A (ja) | ステ−タス通報方式 | |
JPS6332298B2 (ja) | ||
JPH0219494B2 (ja) | ||
JP2718690B2 (ja) | 通信制御システム | |
JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
JPS6148747B2 (ja) | ||
CN111858011A (zh) | 一种多数据流任务处理方法、装置、设备及存储介质 | |
JPH05128077A (ja) | 複数計算機システムの分散処理方法 | |
JPS6226745B2 (ja) | ||
EP0088838B1 (en) | Input/output multiplexer | |
JPH0425581B2 (ja) | ||
JPH0417492B2 (ja) | ||
JPH02143321A (ja) | ネットワーク環境の出力サーバ | |
SCHWEPPE | M. DRAWIN H. SCHWEPPE | |
JPS58166852A (ja) | 優先処理方式 | |
JPH03202922A (ja) | プロトコル処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |