JPH01312654A - サブチャネル領域の動的割り付け方法 - Google Patents
サブチャネル領域の動的割り付け方法Info
- Publication number
- JPH01312654A JPH01312654A JP14355088A JP14355088A JPH01312654A JP H01312654 A JPH01312654 A JP H01312654A JP 14355088 A JP14355088 A JP 14355088A JP 14355088 A JP14355088 A JP 14355088A JP H01312654 A JPH01312654 A JP H01312654A
- Authority
- JP
- Japan
- Prior art keywords
- area
- subchannel
- input
- output device
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
入出力チャネル装置においてシステムに接続されている
入出力装置をチャネル装置が自動的に認識し、その入出
力に対応する制in 6N域であるサブチャネル領域を
動的に割り付ける方式に関し、入出力チャネル装置の制
御メモリを有効に利用することを目的とし、 入出力装置毎にサブチャネル領域を制御メモリ上に有し
、前記入出力装置を制御する情報を、前記サブチャネル
領域に随時読み書きしながら制御を行う人出力チャネル
装置において、システムの初期化時に固定的に備えられ
るサブチャネル領域であって、前記システムにおける実
質的な最大接続台数分の領域を有するものと、NotR
eady状態の入出力装置に対応する1台分のサブチャ
ネル領域と、前記サブチャネル領域の使用状態を記憶す
る記憶手段と、各々の入出力装置の機番に対応して前記
サブチャネル領域から切りだした1台分のサブチャネル
領域のアドレスを記憶するためのサブチャネルアドレス
テーブルとを備え、前記入出力装置がシステムに接続さ
れていてReady状態であるときは、前記入出力装置
に対してサブチャネル領域から1台分のの領域を切り出
し、前記領域のアドレスを前記サブチャネルアドレステ
ーブルに記憶して前記記憶手段の記憶内容を更新し、前
記入出力装置がシステムに未接続か、NotReady
状態のときは、前記サブチャネルアドレステーブルに前
記NotReady状態の入出力装置に対応する1台分
のサブチャネル領域のアドレスを設定するように構成す
る。
入出力装置をチャネル装置が自動的に認識し、その入出
力に対応する制in 6N域であるサブチャネル領域を
動的に割り付ける方式に関し、入出力チャネル装置の制
御メモリを有効に利用することを目的とし、 入出力装置毎にサブチャネル領域を制御メモリ上に有し
、前記入出力装置を制御する情報を、前記サブチャネル
領域に随時読み書きしながら制御を行う人出力チャネル
装置において、システムの初期化時に固定的に備えられ
るサブチャネル領域であって、前記システムにおける実
質的な最大接続台数分の領域を有するものと、NotR
eady状態の入出力装置に対応する1台分のサブチャ
ネル領域と、前記サブチャネル領域の使用状態を記憶す
る記憶手段と、各々の入出力装置の機番に対応して前記
サブチャネル領域から切りだした1台分のサブチャネル
領域のアドレスを記憶するためのサブチャネルアドレス
テーブルとを備え、前記入出力装置がシステムに接続さ
れていてReady状態であるときは、前記入出力装置
に対してサブチャネル領域から1台分のの領域を切り出
し、前記領域のアドレスを前記サブチャネルアドレステ
ーブルに記憶して前記記憶手段の記憶内容を更新し、前
記入出力装置がシステムに未接続か、NotReady
状態のときは、前記サブチャネルアドレステーブルに前
記NotReady状態の入出力装置に対応する1台分
のサブチャネル領域のアドレスを設定するように構成す
る。
本発明は、情報処理システムにおける入出力チャネル装
置に係り、特に、システムに接続される入出力装置をチ
ャネル装置が自動的に認識してその入出力装置に対応す
る制′411184域としてのサブチャネル領域を動的
に割り付ける方式に関する。
置に係り、特に、システムに接続される入出力装置をチ
ャネル装置が自動的に認識してその入出力装置に対応す
る制′411184域としてのサブチャネル領域を動的
に割り付ける方式に関する。
第6.7図は、従来の方式を説明する図である。
図において、1は中央処理装置(CPU) 、2はプロ
セッサ、3は制御メモリ、4は入出力チャネル装置、I
loは入出力装置であって#0、#1、#3により構成
される。制御メモリ3はシステムに接続されている各I
10を制御するために、各110毎に専用の制御領域で
あるサブチャネル領域#0、#1、・・・#nを割り付
けている。
セッサ、3は制御メモリ、4は入出力チャネル装置、I
loは入出力装置であって#0、#1、#3により構成
される。制御メモリ3はシステムに接続されている各I
10を制御するために、各110毎に専用の制御領域で
あるサブチャネル領域#0、#1、・・・#nを割り付
けている。
サブチャネル領域の割り付けには、従来以下の方法があ
る。即ち、第6図に示すように、コネクタの数や基板上
のスペースを考慮せずに理論上そのシステムにインター
フェース上接続可能な最大限のIloの数だけサブチャ
ネル領域を確保する方法と、第7図に示すように、プロ
セッサによるファームウェアの作成時にそのシステムに
接続されるDISKやMTの数を予めメモリ3aに与え
ておき、そのアドレスにより接続されるIloに対して
のみサブチャネル領域を割り付ける方法である。
る。即ち、第6図に示すように、コネクタの数や基板上
のスペースを考慮せずに理論上そのシステムにインター
フェース上接続可能な最大限のIloの数だけサブチャ
ネル領域を確保する方法と、第7図に示すように、プロ
セッサによるファームウェアの作成時にそのシステムに
接続されるDISKやMTの数を予めメモリ3aに与え
ておき、そのアドレスにより接続されるIloに対して
のみサブチャネル領域を割り付ける方法である。
このような従来の方法には以下の問題がある。
即ち、前者においては、システムに実質的に接続可能な
Iloの台数は、ハードウェアの仕様上あるいはシステ
ムの物理的な構成上制限を受け、インターフェース上接
続可能な最大限の110台数より小さい場合が多い。従
ってこのような場合制御メモリには実際に使用されてい
ない無駄なサブチャネル領域が生じ有効に使用されてい
ない。例えば、第6図では#2のサブチャネル領域が使
用されていない。一方、後者においては、システム構成
が変更された場合、例えばI10装置の機番が変更にな
ったりIloの増設を行った場合に、再度ファームウェ
アを作り直す必要が生じる。
Iloの台数は、ハードウェアの仕様上あるいはシステ
ムの物理的な構成上制限を受け、インターフェース上接
続可能な最大限の110台数より小さい場合が多い。従
ってこのような場合制御メモリには実際に使用されてい
ない無駄なサブチャネル領域が生じ有効に使用されてい
ない。例えば、第6図では#2のサブチャネル領域が使
用されていない。一方、後者においては、システム構成
が変更された場合、例えばI10装置の機番が変更にな
ったりIloの増設を行った場合に、再度ファームウェ
アを作り直す必要が生じる。
本発明の目的は、上述の問題点に鑑み、サブチャネル領
域の有効利用を図ることにある。
域の有効利用を図ることにある。
第1図は本発明の原理構成図である。本発明は、入出力
装置毎にサブチャネル領域を制御メモリ上に有し、前記
入出力装置を制御する情報を、前記サブチャネル領域に
随時読み書きしながら制御を行う入出力チャネル装置に
おいて、システムの初期化時に固定的に備えられるサブ
チャネル領域であって、前記システムにおける実質的な
最大接続台数分の領域を有するもの(13)と、Not
Ready状態の入出力装置に対応する1台分のサブチ
ャネル領域(14)と、前記サブチャネル領域の使用状
態を記憶する記憶手段(11)と、各々の入出力装置の
機番に対応して前記サブチャネル領域から切りだした1
台分のサブチャネル領域のアドレスを記憶するためのサ
ブチャネルアドレステーブル(12)とを備える構成を
とるものである。
装置毎にサブチャネル領域を制御メモリ上に有し、前記
入出力装置を制御する情報を、前記サブチャネル領域に
随時読み書きしながら制御を行う入出力チャネル装置に
おいて、システムの初期化時に固定的に備えられるサブ
チャネル領域であって、前記システムにおける実質的な
最大接続台数分の領域を有するもの(13)と、Not
Ready状態の入出力装置に対応する1台分のサブチ
ャネル領域(14)と、前記サブチャネル領域の使用状
態を記憶する記憶手段(11)と、各々の入出力装置の
機番に対応して前記サブチャネル領域から切りだした1
台分のサブチャネル領域のアドレスを記憶するためのサ
ブチャネルアドレステーブル(12)とを備える構成を
とるものである。
このような構成において、前記入出力装置がシステムに
接続されていてReady状態であるときは、前記入出
力装置に対してサブチャネル領域から1台分のの領域を
切り出し、前記領域のアドレスを前記サブチャネルアド
レステーブルに記憶して前記記憶手段の記憶内容を更新
し、前記入出力装置がシステムに未接続か、NotRe
ady状態のときは、前記サブチャネルアドレステーブ
ルに前記NotReady状態の入出力装置に対応する
1台分のサブチャネル領域のアドレスを設定することに
よって、サブチャネル領域を動的に割り付けるものであ
る。以上は、システムの初期化時点で行われるが、シス
テム稼働中にもサブチャネル領域の新たな切り出しと割
り付けも行われる。即ち、Iloが電源投入されRea
dy状態になった場合、チャネルがReady状態を認
識した時点で行う。
接続されていてReady状態であるときは、前記入出
力装置に対してサブチャネル領域から1台分のの領域を
切り出し、前記領域のアドレスを前記サブチャネルアド
レステーブルに記憶して前記記憶手段の記憶内容を更新
し、前記入出力装置がシステムに未接続か、NotRe
ady状態のときは、前記サブチャネルアドレステーブ
ルに前記NotReady状態の入出力装置に対応する
1台分のサブチャネル領域のアドレスを設定することに
よって、サブチャネル領域を動的に割り付けるものであ
る。以上は、システムの初期化時点で行われるが、シス
テム稼働中にもサブチャネル領域の新たな切り出しと割
り付けも行われる。即ち、Iloが電源投入されRea
dy状態になった場合、チャネルがReady状態を認
識した時点で行う。
第2図(a)(b)は、本発明の基本フローチャートで
ある。まず、サブチャネル領域をクリアしくSl)、サ
ブチャネル領域のテーブル領域の初期化(S2)とNo
tReady用のサブチャネル領域の初期化を行い(S
3)、サブチャネルポインタ1を0にしくS4) 、I
loのアドレスを示す機番を0にする(S5)。次に、
Iloは接続されているか判断しくS6)、接続されて
いればReadyか判断しくS7) 、Readyであ
ればサブチャネル領域から1台分のサブチャネル領域を
切り出しテーブル領域を設定しくS8)、サブチャネル
ポインタを1だけインクリメントする(S9)。Rea
dyでないときはテーブル領域にNo tReadyの
I10用のサブチャネル領域のアドレスを設定する(S
IO)。そして最終機番か否か判断しく5ll)、最終
でないときは機番を1だけインクリメントしく512)
、最終機番のときは終了する。
ある。まず、サブチャネル領域をクリアしくSl)、サ
ブチャネル領域のテーブル領域の初期化(S2)とNo
tReady用のサブチャネル領域の初期化を行い(S
3)、サブチャネルポインタ1を0にしくS4) 、I
loのアドレスを示す機番を0にする(S5)。次に、
Iloは接続されているか判断しくS6)、接続されて
いればReadyか判断しくS7) 、Readyであ
ればサブチャネル領域から1台分のサブチャネル領域を
切り出しテーブル領域を設定しくS8)、サブチャネル
ポインタを1だけインクリメントする(S9)。Rea
dyでないときはテーブル領域にNo tReadyの
I10用のサブチャネル領域のアドレスを設定する(S
IO)。そして最終機番か否か判断しく5ll)、最終
でないときは機番を1だけインクリメントしく512)
、最終機番のときは終了する。
第3図は、本発明の適用されるシステム構成図である。
図において、5a、5bはI10コントローラである。
コントローラ5aはI10#O1#lを接続し、コント
ローラ5bは#8、#9、#A、#Bを接続する。そし
てコントローラ5aおよびコントローラ5bはホストイ
ンターフェイスSC5I(Small Comput
erSystem Interface)を介して入
出力チャネル4に接続される。各110間はデバイスイ
ンターフェイスBDIにて接続されている。5C3Iに
おいては、Iloを選択する場合まずコントローラを指
定し、次にその配下の■10の機番を指定する。この場
合、前者はBD−ID (Bus Device
ID) 、後者はLUN(Logical Unit
Number)と呼ばれるアドレスで指定する。B
D−IDはI SC3Iバス上に#0〜#7に最大8個
のアドレスが可能であり、LUNは1個のコントローラ
に対して同様のアドレスが可能である。従ってインター
フェイス上接続可能なIloの最大台数は8X8=64
台となる。ところで、ハードウェアの仕様上の制限、シ
ステムの物理構成上の制限等で、実際にシステムに接続
可能な台数は例えば16台であったとする。そこでサブ
チャネル領域として17台分用意する。
ローラ5bは#8、#9、#A、#Bを接続する。そし
てコントローラ5aおよびコントローラ5bはホストイ
ンターフェイスSC5I(Small Comput
erSystem Interface)を介して入
出力チャネル4に接続される。各110間はデバイスイ
ンターフェイスBDIにて接続されている。5C3Iに
おいては、Iloを選択する場合まずコントローラを指
定し、次にその配下の■10の機番を指定する。この場
合、前者はBD−ID (Bus Device
ID) 、後者はLUN(Logical Unit
Number)と呼ばれるアドレスで指定する。B
D−IDはI SC3Iバス上に#0〜#7に最大8個
のアドレスが可能であり、LUNは1個のコントローラ
に対して同様のアドレスが可能である。従ってインター
フェイス上接続可能なIloの最大台数は8X8=64
台となる。ところで、ハードウェアの仕様上の制限、シ
ステムの物理構成上の制限等で、実際にシステムに接続
可能な台数は例えば16台であったとする。そこでサブ
チャネル領域として17台分用意する。
第4図は本発明の一実施例構成図である。図において、
41はサブチャネルポインタ、42はサブチャネルアド
レステーブル、43はサブチャネル領域、44はNot
Ready用のサブチャネル領域である。サブチャネル
領域43は16台分、領域44は1台分で合計17台分
の領域が用意されている。この台数は実質的な最大接続
台数分である。サブチャネルアドレステーブル42は#
0〜#3Fまで64台分のエントリが用意されている。
41はサブチャネルポインタ、42はサブチャネルアド
レステーブル、43はサブチャネル領域、44はNot
Ready用のサブチャネル領域である。サブチャネル
領域43は16台分、領域44は1台分で合計17台分
の領域が用意されている。この台数は実質的な最大接続
台数分である。サブチャネルアドレステーブル42は#
0〜#3Fまで64台分のエントリが用意されている。
この台数はインターフェイス上接続可能なすべてのI1
0装置の個数である。第3図の各■10はテーブル42
の各エントリに対応しており、ポインタ41はサブチャ
ネル領域43をどこまで使用したかを記憶し、ここに記
憶された内容は次にサブチャネル領域43から1台分の
I10装置に対応する領域を切り出す場合に取り出され
て使用され、直接的あるいは間接的に次に切り出すべき
領域の先頭アドレスを示している。
0装置の個数である。第3図の各■10はテーブル42
の各エントリに対応しており、ポインタ41はサブチャ
ネル領域43をどこまで使用したかを記憶し、ここに記
憶された内容は次にサブチャネル領域43から1台分の
I10装置に対応する領域を切り出す場合に取り出され
て使用され、直接的あるいは間接的に次に切り出すべき
領域の先頭アドレスを示している。
第5図(a)、(b)は本発明の処理フローチャートで
ある。即ち、システム接続されているReadyである
Iloに対して、用意された17台分のサブチャネル領
域から1台分の領域を切り出して割り当てる方法を示す
フローチャートである。まず、予め用意されたエフ台分
のサブチャネル領域をクリアしく521)、サブチャネ
ルアドレステーブルのエントリの初期化を行い(S22
)、この時点では全てのIloをNotReadyであ
るとする。次に、サブチャネル領域44に所定の内容、
例えば、NotReady状態を示すセンスバイト等を
設定する。次に、サブチャネルポインタに17台分のサ
ブチャネル領域の先頭アドレスを設定しくS24> 、
Iloのアドレスの初期値を設定する(S24.525
)。
ある。即ち、システム接続されているReadyである
Iloに対して、用意された17台分のサブチャネル領
域から1台分の領域を切り出して割り当てる方法を示す
フローチャートである。まず、予め用意されたエフ台分
のサブチャネル領域をクリアしく521)、サブチャネ
ルアドレステーブルのエントリの初期化を行い(S22
)、この時点では全てのIloをNotReadyであ
るとする。次に、サブチャネル領域44に所定の内容、
例えば、NotReady状態を示すセンスバイト等を
設定する。次に、サブチャネルポインタに17台分のサ
ブチャネル領域の先頭アドレスを設定しくS24> 、
Iloのアドレスの初期値を設定する(S24.525
)。
次に、選択されたIloが接続されているか(S27)
、Readyであるか(S28)判断し、Ready
であればサブチャネル領域から1台分の領域を切り出し
テーブルにポインタの値を設定しく529) 、Rea
dyでなければ(NotReady)テーブルにNot
ReadyのI10用サブチャネル領域のアドレスを設
定する(S31)。次に、サブチャネルポインタを更新
しく530) 、BD−1Dを変化させずにLUNだけ
を+1して処理を続行するか、LUNをOにしてBD−
IDを+1して処理を続行するか判断しく532)、全
てのBD−IDに対して処理が終了したかを判断する(
S34)。そして、LUNを+IL (S33)、BD
−IDを+1する(S35)。
、Readyであるか(S28)判断し、Ready
であればサブチャネル領域から1台分の領域を切り出し
テーブルにポインタの値を設定しく529) 、Rea
dyでなければ(NotReady)テーブルにNot
ReadyのI10用サブチャネル領域のアドレスを設
定する(S31)。次に、サブチャネルポインタを更新
しく530) 、BD−1Dを変化させずにLUNだけ
を+1して処理を続行するか、LUNをOにしてBD−
IDを+1して処理を続行するか判断しく532)、全
てのBD−IDに対して処理が終了したかを判断する(
S34)。そして、LUNを+IL (S33)、BD
−IDを+1する(S35)。
以上説明したように、本発明によれば、インターフェイ
ス上接続可能な最大限のIloの台数骨のサブチャネル
領域を確保することなく、システムの物理構成上有り得
る最大接続台数分のサブチャネル領域のみ確保するため
、制御メモリに無駄がなく有効に使用することができる
。
ス上接続可能な最大限のIloの台数骨のサブチャネル
領域を確保することなく、システムの物理構成上有り得
る最大接続台数分のサブチャネル領域のみ確保するため
、制御メモリに無駄がなく有効に使用することができる
。
第1図は、本発明の原理構成図、
第2図(a)(b)は、本発明の基本フローチャート、
第3図は、本発明の適用されるシステム構成図、第4図
は、本発明の一実施例構成図、 第5図(a)(b)は、本発明の一実施例処理フローチ
ャート、及び 第6.7図は、従来の方式を説明する図である。 (符号の説明) l:CPU、 lブロッセサ、3:制御メモリ
、 4:人出力チャネル、5a、5b:コントローラ
、 11.41:サブチャネルポインタ、 12.42:サブチャネルアドレステーブル、13.4
3:サブチャネル領域、 14.44二NotReady用サフ゛チヤネ/L/領
域、 Ilo:入出力装置。
は、本発明の一実施例構成図、 第5図(a)(b)は、本発明の一実施例処理フローチ
ャート、及び 第6.7図は、従来の方式を説明する図である。 (符号の説明) l:CPU、 lブロッセサ、3:制御メモリ
、 4:人出力チャネル、5a、5b:コントローラ
、 11.41:サブチャネルポインタ、 12.42:サブチャネルアドレステーブル、13.4
3:サブチャネル領域、 14.44二NotReady用サフ゛チヤネ/L/領
域、 Ilo:入出力装置。
Claims (1)
- 【特許請求の範囲】 入出力装置毎にサブチャネル領域を制御メモリ上に有し
、前記入出力装置を制御する情報を、前記サブチャネル
領域に随時読み書きしながら制御を行う入出力チャネル
装置において、 システムの初期化時に固定的に備えられるサブチャネル
領域であって、前記システムにおける実質的な最大接続
台数分の領域を有するもの(13)と、 NotReady状態の入出力装置に対応する1台分の
サブチャネル領域(14)と、前記サブチャネル領域の
使用状態を記憶する記憶手段(11)と、 各々の入出力装置の機番に対応して前記サブチャネル領
域から切りだした1台分のサブチャネル領域のアドレス
を記憶するためのサブチャネルアドレステーブル(12
)とを備え、 前記入出力装置がシステムに接続されていてReady
状態であるときは、前記入出力装置に対してサブチャネ
ル領域から1台分の領域を切り出し、前記領域のアドレ
スを前記サブチャネルアドレステーブルに記憶して前記
記憶手段の記憶内容を更新し、 前記入出力装置がシステムに未接続か、NotRead
y状態のときは、前記サブチャネルアドレステーブルに
前記NotReady状態の入出力装置に対応する1台
分のサブチャネル領域のアドレスを設定することを特徴
とする、サブチャネル領域の動的割り付け方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63143550A JP2650325B2 (ja) | 1988-06-13 | 1988-06-13 | サブチャネル領域の動的割り付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63143550A JP2650325B2 (ja) | 1988-06-13 | 1988-06-13 | サブチャネル領域の動的割り付け方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01312654A true JPH01312654A (ja) | 1989-12-18 |
JP2650325B2 JP2650325B2 (ja) | 1997-09-03 |
Family
ID=15341353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63143550A Expired - Fee Related JP2650325B2 (ja) | 1988-06-13 | 1988-06-13 | サブチャネル領域の動的割り付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2650325B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5688524A (en) * | 1979-12-20 | 1981-07-18 | Mitsubishi Electric Corp | Channel controller |
-
1988
- 1988-06-13 JP JP63143550A patent/JP2650325B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5688524A (en) * | 1979-12-20 | 1981-07-18 | Mitsubishi Electric Corp | Channel controller |
Also Published As
Publication number | Publication date |
---|---|
JP2650325B2 (ja) | 1997-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5751937A (en) | Array type storage unit system | |
US4984149A (en) | Memory access control apparatus | |
EP1806650A2 (en) | Information processing apparatus, controller and file reading method | |
JPH06202944A (ja) | データ処理システムにおけるメモリの拡張方法及びシステム | |
JPH01312654A (ja) | サブチャネル領域の動的割り付け方法 | |
EP1804166A2 (en) | Memory device and information processing apparatus | |
JP3005379B2 (ja) | プログラマブルコントローラ間通信システム | |
JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
JPS6269346A (ja) | 入出力制御装置のためのプログラム設定方法 | |
JP2877176B2 (ja) | Scsi装置 | |
JPH03100751A (ja) | 入出力処理装置 | |
JPH051491B2 (ja) | ||
JPH05120128A (ja) | ローカルメモリアクセス制御システム | |
JPH0244445A (ja) | データ処理装置 | |
JPH03282756A (ja) | 非同期入出力方式 | |
JPS62108346A (ja) | プロセス間通信方式 | |
JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
JPS63153655A (ja) | メモリアクセス制御方式 | |
JPS5810250A (ja) | メモリモジユ−ルシステム | |
JPH021034A (ja) | プログラム制御方式 | |
JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
JPS6341931A (ja) | マイクロプログラム制御装置 | |
JPH0215749A (ja) | 通信制御処理装置における回線制御情報設定方式 | |
JPH0377157A (ja) | 入出力装置インターフェイス制御方式 | |
JP2003256268A (ja) | メモリ管理装置、通信装置、メモリ管理方法、メモリ管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |