JPH01311871A - Driving device - Google Patents

Driving device

Info

Publication number
JPH01311871A
JPH01311871A JP63142565A JP14256588A JPH01311871A JP H01311871 A JPH01311871 A JP H01311871A JP 63142565 A JP63142565 A JP 63142565A JP 14256588 A JP14256588 A JP 14256588A JP H01311871 A JPH01311871 A JP H01311871A
Authority
JP
Japan
Prior art keywords
pulse
transistor
transformer
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63142565A
Other languages
Japanese (ja)
Inventor
Kazuhiko Asada
和彦 麻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63142565A priority Critical patent/JPH01311871A/en
Publication of JPH01311871A publication Critical patent/JPH01311871A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To make a circuit and a transformer small-sized by converting output signals of a pulse generation circuit into DC on the secondary side of a transformer and by converting this voltage into pulse signals again using a switching element to drive the external switching element. CONSTITUTION:A driving device 1 is connected to an inverter circuit 2. As its pulse transformer 12 an intermediate tapped one is used to the secondary coil. To the secondary coil of this transformer 12 a rectification-smoothing circuit 40 is connected with rectification diodes 34 and 35, resistances 36 and 37 and smoothing capacitors 38 and 39. Transistors(Tr) 41 and 43 are connected to this output and each base is connected to the initial winding of the secondary coil for the pulse transformer 12. The output energy of a pulse generation circuit 8 is thereby stored in the rectification-smoothing circuit 40 through the pulse transformer 12. It is converted into pulse signals again through Trs 41 and 42 and drives external Trs 3-4. As a result, the peak value of current through the pulse transformer 12 is suppressed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパワートランジスタやパワーMO3FETなど
の駆動に使用される駆動装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a drive device used for driving power transistors, power MO3FETs, and the like.

従来の技術 従来、この種の駆動装置は第5図に示すようなハーフブ
リッジ・インバータ装置で使用されている。駆動装置1
の出力がインバータ回路2に接続されている。インバー
タ回路2はトランジスタ3、トランジスタ4、コンデン
サ5、直流電源6および負荷7で構成されている。駆動
回路1はパルス発生日W@8、パルストランス12、定
電圧ダイオード13、ダイオード14、トランス12の
2次側に接続したダイオード15およびトランジスタ3
のドライブ用の抵抗16と抵抗17で構成されている。
BACKGROUND OF THE INVENTION Conventionally, this type of drive device has been used in a half-bridge inverter device as shown in FIG. Drive device 1
The output of is connected to the inverter circuit 2. The inverter circuit 2 includes a transistor 3, a transistor 4, a capacitor 5, a DC power supply 6, and a load 7. The drive circuit 1 includes a pulse generation date W@8, a pulse transformer 12, a constant voltage diode 13, a diode 14, a diode 15 connected to the secondary side of the transformer 12, and a transistor 3.
It is composed of a resistor 16 and a resistor 17 for driving.

パルス発生回路8は発振器9と、発振器9からの信号に
応じてオンオフするスイッチング素子としてのトランジ
スタ11および直流電源10で構成されている。
The pulse generating circuit 8 is composed of an oscillator 9, a transistor 11 as a switching element that is turned on and off according to a signal from the oscillator 9, and a DC power supply 10.

18はドライブ回路である。18 is a drive circuit.

インバータ回路2はトランジスタ3.4を交互にオンし
て負荷7に高周波を流を供給するものであって、駆動装
置1の発振器9はトランジスタ3をオンするときに電圧
v1を第6図(a)に示すように″H″レベルにし、ト
ランジスタ4をオンするときに電圧■2を第6図(b)
に示すように“H”レベルにする0発振器9はトランジ
スタ3とトランジスタ4のストレージ期間の同時導通を
避けるため、時間t1の間はVl、V2についてともに
“L”レベルを出力している。まず、Vlが“I]”レ
ベルの期間の動作を説明する。この場合にはトランジス
タ11がオンして直Kth源10の出力電圧がパルスト
ランス12の一次コイルに印加され、トランジスタ11
のコレクタに第6図(d)に示すような電流11が流れ
る。トランス12の二次コイルには、トランジスタ3の
ベースを順バイアスする方向にt庄v3(第6図(c)
参照〕が発生し、抵抗16で電流制限されて順ベース電
流が供給され、トランジスタ3がオンする。同時にパル
ストランス12の励磁インダクタンスに磁気的エネルギ
ーが蓄えられる8次にt圧v1が′L″レベルになると
、トランジスタ11がオフとなる。すると、オン期間中
にトランス12に蓄えられた磁気エネルギーのため、パ
ルストランス12の二次側に逆電圧〔第6図(C)のA
の部分〕が発生し、ダイオード15を通ってトランジス
タ3に逆ベース電流を供給し、トランジスタ3をターン
オフさせる。トランジスタ3をターンオフされた後に余
った磁気エネルギーは、定電圧ダイオード13とダイオ
ード14の直列回路に吸収される。一方、ドライブ回路
18は電圧■2がF(”レベルの期間にトランジスタ4
を順バイ゛γス17、電圧v2が“1−”レベルの期間
にトランジスタ4を逆バイアスしている。したがって、
■・ランジスタ3とトランジスタ4が交互にオンし、負
荷7に高周波電流が供給される。このとき、■・ランジ
スタ11には電圧■1が“H″レベル期間にはl・ラン
ジスタ3の順ベース電流に比例した電流11と、励磁電
流I lo ffi流れる。
The inverter circuit 2 alternately turns on the transistors 3.4 to supply a high frequency current to the load 7, and the oscillator 9 of the drive device 1 generates a voltage v1 when turning on the transistor 3 as shown in FIG. ) as shown in Figure 6(b), and when transistor 4 is turned on, voltage ■2 is set to ``H'' level as shown in Figure 6(b).
As shown in FIG. 1, the 0 oscillator 9 which outputs "H" level outputs "L" level for both V1 and V2 during time t1 in order to avoid simultaneous conduction of transistors 3 and 4 during the storage period. First, the operation during the period when Vl is at the "I" level will be explained. In this case, the transistor 11 is turned on and the output voltage of the direct Kth source 10 is applied to the primary coil of the pulse transformer 12.
A current 11 as shown in FIG. 6(d) flows through the collector of. The secondary coil of the transformer 12 is provided with a voltage V3 (FIG. 6(c)) in the direction of forward biasing the base of the transistor 3.
] occurs, the current is limited by the resistor 16, a forward base current is supplied, and the transistor 3 is turned on. At the same time, magnetic energy is stored in the excitation inductance of the pulse transformer 12. When the t-pressure v1 reaches the 'L' level, the transistor 11 is turned off.Then, the magnetic energy stored in the transformer 12 during the on period is turned off. Therefore, a reverse voltage [A in Fig. 6(C)] is applied to the secondary side of the pulse transformer 12.
) is generated, supplies a reverse base current to the transistor 3 through the diode 15, and turns off the transistor 3. The remaining magnetic energy after the transistor 3 is turned off is absorbed by the series circuit of the constant voltage diode 13 and the diode 14. On the other hand, in the drive circuit 18, the transistor 4
The transistor 4 is reverse biased while the voltage v2 is at the "1-" level. therefore,
(2) The transistor 3 and the transistor 4 are turned on alternately, and a high frequency current is supplied to the load 7. At this time, a current 11 proportional to the forward base current of the l transistor 3 and an excitation current I lo offi flow through the transistor transistor 11 during the period when the voltage ■1 is at the "H" level.

第7図は別の従来例を示し、第6図におけるトランジス
タ3.4をMOS形のFET20.21に置きかえたも
ので、その池は全く同じである。第8図fa)〜(d)
にこの回路の各部波形を第6図(a)〜(d)に対比し
て示す。この場合にもt圧■1が”11”レベルになっ
た場合は電圧■3が“1■”レベルとなり、FET20
がオンする。また電圧■1が“L″レベルなった場合に
は、オン期間中にパルストランス12に蓄えられた磁気
エネルギーによりv3く0となりFET20がターンオ
フする。
FIG. 7 shows another conventional example, in which the transistor 3.4 in FIG. 6 is replaced with a MOS type FET 20.21, and the circuits are exactly the same. Figure 8 fa) to (d)
The waveforms of various parts of this circuit are shown in comparison with FIGS. 6(a) to 6(d). In this case as well, when the t pressure ■1 reaches the "11" level, the voltage ■3 becomes the "1■" level, and the FET 20
turns on. Further, when the voltage (1) becomes the "L" level, the magnetic energy stored in the pulse transformer 12 during the on period causes the voltage (v3) to become zero, and the FET 20 is turned off.

発明が解決しようとする課題 第5図における駆動装置1では、トランジスタ3のター
ンオンを速くするために、いわゆるオーバードライブを
行う場合に第6図(d)に見られるように11の初期値
II、を大きくする必要がある。そのためパルストラン
ス12の電流定格を大きくして巻線のインピーダンスを
小にする必要があり、パルストランス12が大形となる
。ターンオフ時においてら、1−ランジスタ3を高速で
オフさせるためには、パルス1−ランス12の磁気エネ
ルギーを非常に大きく蓄える必要が生じ、そのために励
磁電流110が増大し、パルス発生回路8の出力電流の
ピーク値をかなり大きなものにする必要がある。
Problems to be Solved by the Invention In the drive device 1 shown in FIG. 5, in order to speed up the turn-on of the transistor 3, when performing so-called overdrive, the initial value II of 11, as shown in FIG. 6(d), is set. needs to be made larger. Therefore, it is necessary to increase the current rating of the pulse transformer 12 and reduce the impedance of the winding, and the pulse transformer 12 becomes large. In order to turn off the 1-transistor 3 at a high speed during turn-off, it is necessary to store a very large amount of magnetic energy in the pulse 1-lance 12. Therefore, the excitation current 110 increases, and the output of the pulse generating circuit 8 It is necessary to make the peak value of the current quite large.

第8図における駆動装置1においても同様の問題がある
が、特にこの場合にはFET20,21が電圧制御素子
である点を生かして、トランジスタ11やパルストラン
ス12を第5図に示した駆動装置の場合に比べて小型化
できるけれども、FET20のゲート容藍を充放電する
際の電流のピーク値が大きいため、充分なオンオフの速
度を得るためには、パルス発生回路8の出力には大きな
初期値の電流と、大きな励磁電流を流す必要が生じ、パ
ルス1−ランス12を十分に小型化することができない
A similar problem exists in the drive device 1 shown in FIG. 8, but in this case, taking advantage of the fact that the FETs 20 and 21 are voltage control elements, the transistor 11 and the pulse transformer 12 are replaced by the drive device shown in FIG. Although the size can be reduced compared to the case of It becomes necessary to flow a large current and a large excitation current, and the pulse lance 12 cannot be sufficiently miniaturized.

本発明はパルストランスが小さくても駆動出力信号とし
て大きなピーク電流を流すことができる駆動装置を提供
することを目的とする。
An object of the present invention is to provide a drive device that can flow a large peak current as a drive output signal even if the pulse transformer is small.

課題を解決するための手段 本発明の駆動装置は、パルストランスの一次コイルをパ
ルス発生回路の出力に接続し、パルストランスの二次コ
イルに出力信号を直流変換する整流平滑回路を接続し、
前記整流平滑回路の出力にスイッチ素子を接続し、前記
スイッチ素子を前記パルス発生回路の出力に同期してオ
ンオフしスイッチ素子の出力から駆動出力信号を得るこ
とを特徴とする。
Means for Solving the Problems The drive device of the present invention connects the primary coil of a pulse transformer to the output of a pulse generation circuit, connects the secondary coil of the pulse transformer to a rectifying and smoothing circuit that converts the output signal into DC,
The present invention is characterized in that a switching element is connected to the output of the rectifying and smoothing circuit, and the switching element is turned on and off in synchronization with the output of the pulse generating circuit, and a drive output signal is obtained from the output of the switching element.

作用 この構成によると、パルス発生回路の出力エネルギーは
、パルス)・ランスを介してNm平滑回路に蓄えられる
。そしてスイッチ素子で再びパルス信号に変換されて外
部のスイッチング素子を駆動する、駆動すべき外部のス
イッチング素子が反転するときに必要とするピーク電流
は、整流平滑回路から流れて、このときにパルストラン
スを介して流れる電流のピーク値が抑えられる。
Effect: According to this configuration, the output energy of the pulse generating circuit is stored in the Nm smoothing circuit via the pulse lance. The peak current required when the external switching element to be driven is inverted flows from the rectifying and smoothing circuit, and is converted into a pulse signal again by the switching element to drive the external switching element. The peak value of the current flowing through is suppressed.

実施例 以下、本発明の実施例を第1図〜第4図に基づいて説明
する。なお、従来例を示す第5図および第7図と同様の
作用をなすものには同一の符号を付けて説明する。
Embodiments Hereinafter, embodiments of the present invention will be explained based on FIGS. 1 to 4. Components having the same functions as those in FIGS. 5 and 7 showing the conventional example will be described with the same reference numerals.

第1図は第1の実施例を示す、これは第5図に示したイ
ンバータ装置と同じように、駆動装置1がインバータ回
路2に接続されており、駆動装置1におけるパルストラ
ンス12の二次側の構成が次のように変更されている。
FIG. 1 shows a first embodiment, in which a drive device 1 is connected to an inverter circuit 2, like the inverter device shown in FIG. The side configuration has been changed as follows.

なお、ここではパルストランス12として二次コイルに
中間タップ付きのものが使用されている。
Note that here, as the pulse transformer 12, a one having a secondary coil with an intermediate tap is used.

パルストランス12の二次コイルには、整流ダイオード
34.35と抵抗36.37および平滑コンデンサ38
、39で形成された整流平滑回路40が接続されている
。整流平滑回路40の出力には、スイッチ素子としての
トランジスタ41と43が接続されており、それぞれの
ベースはパルストランス12の二次コイルの巻き始めに
接続されている。なお、ここでトランジスタ41はイン
バータ回路2のトランジスタ3を順バイアスするスイッ
チング素子、トランジスタ42はトランジスタ3を逆バ
イアスするスイッチング素子として作用している。抵抗
43はベース電流制限用である。
The secondary coil of the pulse transformer 12 includes a rectifier diode 34, 35, a resistor 36, 37, and a smoothing capacitor 38.
, 39 is connected thereto. Transistors 41 and 43 as switching elements are connected to the output of the rectifying and smoothing circuit 40, and their respective bases are connected to the winding start of the secondary coil of the pulse transformer 12. Note that here, the transistor 41 acts as a switching element that forward biases the transistor 3 of the inverter circuit 2, and the transistor 42 acts as a switching element that reverse biases the transistor 3. Resistor 43 is for base current limitation.

次に動作について第2図を参照しながら説明する。Next, the operation will be explained with reference to FIG.

第2図において(aHb)は発振器9の出力電圧■1、
■2、(C)はトランジスタ3のベース・エミッタ間の
電圧v3、[dHe)は平滑コンデンサ38、平滑コン
デンサ39の端子電圧V4.V5、(f)はパルス発生
回路8の出力電流11、(g)はトランジスタ3のベー
ス電流I2の波形である。第2図(a)(b)は第6図
(a) (b)と同じ波形である。平滑コンデンサ38
.39の端子電圧V4.V5は、電圧V1が″H″レベ
ルの期間にトランス33の2次コイルから、ダイオード
34、ダイオード35、抵抗36、抵抗37を経て充電
されて上昇する。第2図において時刻t2に電圧■1が
“H”レベルとなると、パルストランス12の作用によ
りトランジスタ41のベースが高電位につり上げられ、
トランジスタ3の順ベース電流が、平滑コンデンサ38
がらトランジスタ41を通って供給される。また、時刻
t3に電圧V1が“L”レベルになると、パルストラン
ス12に蓄えられていた磁気エネルギーによりトランジ
スタ42のベースに負の電圧が印加され、トランジスタ
3の逆ベース電流が、平滑コンデンサ39からトランジ
スタ42を通って供給される。
In FIG. 2, (aHb) is the output voltage of the oscillator 9 ■1,
2. (C) is the voltage v3 between the base and emitter of the transistor 3, [dHe] is the terminal voltage V4 of the smoothing capacitor 38 and the smoothing capacitor 39. V5, (f) is the output current 11 of the pulse generating circuit 8, and (g) is the waveform of the base current I2 of the transistor 3. FIGS. 2(a) and 2(b) have the same waveforms as FIGS. 6(a) and (b). Smoothing capacitor 38
.. 39 terminal voltage V4. V5 is charged from the secondary coil of the transformer 33 via the diode 34, the diode 35, the resistor 36, and the resistor 37, and rises while the voltage V1 is at the "H" level. In FIG. 2, when the voltage 1 reaches the "H" level at time t2, the base of the transistor 41 is raised to a high potential by the action of the pulse transformer 12.
The forward base current of the transistor 3 flows through the smoothing capacitor 38
is supplied through transistor 41. Furthermore, when the voltage V1 goes to the “L” level at time t3, a negative voltage is applied to the base of the transistor 42 due to the magnetic energy stored in the pulse transformer 12, and the reverse base current of the transistor 3 flows from the smoothing capacitor 39. is fed through transistor 42.

したがって、パルス発生回路8の出力電流11は第2図
(f)に示すように、トランジスタ3のターンオンにお
いてもトランジスタ41の増幅効果によりオーバドライ
ブ分を供給する必要がなく、オン期間にパルストランス
12に蓄えるべき磁気エネルギーについてもトランジス
タ42の増幅効果により、わずかな値で済み、大きな励
磁電流を供給する必要もなくなり、パルス発生回路8と
パルストランス12の電流定格を小さくできる。
Therefore, as shown in FIG. 2(f), the output current 11 of the pulse generating circuit 8 does not need to be supplied with an overdrive amount due to the amplification effect of the transistor 41 even when the transistor 3 is turned on. Due to the amplification effect of the transistor 42, the amount of magnetic energy to be stored in the transistor 42 can be reduced to a small value, there is no need to supply a large excitation current, and the current rating of the pulse generating circuit 8 and the pulse transformer 12 can be reduced.

第3図は別の実施例を示し、第1図におけるインバータ
回路2のトランジスタ3.4がMOS形のFET20,
21に置き換えられている点だけが異なり、その他は同
じである。第4図(a)〜(a)は第3図における各部
の波形である。第4図において(a)〜(8)は第2図
の(a)〜(e)と同じである。
FIG. 3 shows another embodiment, in which the transistor 3.4 of the inverter circuit 2 in FIG. 1 is a MOS type FET 20,
The only difference is that it is replaced with 21, and the rest is the same. 4(a) to 4(a) are waveforms of various parts in FIG. 3. In FIG. 4, (a) to (8) are the same as (a) to (e) in FIG.

第4図(g)に示すようにFET20のゲート電流はオ
ン、オフ動作を高速にするためオンからオフおよびオフ
からオンに移る極めて短い期間にのみ大きな電流が必要
になるが、これらのピーク部分は、平滑コンデンサ38
と平滑コンデンサ39から供給されるため、このときの
パルス発生回路8の出力電流11は非常に小さな値です
む、したがってパルス発生回路8とパルストランス12
の電流定格を非常に小さくすることができる。
As shown in Fig. 4 (g), the gate current of the FET 20 is large in order to speed up the on and off operations, and is required only during extremely short periods of transition from on to off and from off to on. is the smoothing capacitor 38
and is supplied from the smoothing capacitor 39, the output current 11 of the pulse generating circuit 8 at this time can be a very small value.
current rating can be made very small.

なお、ここでは第4図(C)に示したように正負の電圧
をFET20に印加したが、FET20のしきい値が2
〜3ボルト以上ある場合には、オフ期間中の電圧■3を
零としてもよく、その場合にはトランジスタ42のコレ
クタをFET20のソースに接枕すれば、平滑コンデン
サ39、抵抗37、ダイオード35が不要になり、パル
ストランス12の二次コイルの中間端子も必要でなくな
る。
Note that although positive and negative voltages were applied to the FET 20 as shown in FIG. 4(C), the threshold value of the FET 20 is
~3 volts or more, the voltage 3 during the off period may be set to zero. In that case, by connecting the collector of the transistor 42 to the source of the FET 20, the smoothing capacitor 39, resistor 37, and diode 35 This eliminates the need for the intermediate terminal of the secondary coil of the pulse transformer 12.

上記各実施例ではインバータ回路2の終段がパワートラ
ンジスタあるいはパワーMO8FETであったが、その
池のスイッチング素子の場合も同様である。
In each of the embodiments described above, the final stage of the inverter circuit 2 is a power transistor or a power MO8FET, but the same applies to the switching element of the inverter circuit 2.

発明の効果 以−Lのように本発明によると、パルス発生回路の出力
信号をパルス)・ランスの二次側において整流平滑回路
によって直流変換し、この直流変換された電圧をスイッ
チ素子で再びパルス信号に変換して外部のスイッチング
素子を駆動するため、外部のスイッチング素子にピーク
電流が流れるときには前記整流平滑回路から流して、パ
ルストランスを介してパルス発生回路から流れ込む電流
を小さく抑えることができ、パルス発生回路ならびにパ
ルストランスの小型化を達成することができる。
Effects of the Invention According to the present invention, as shown in L, the output signal of the pulse generating circuit is converted into DC by the rectifying and smoothing circuit on the secondary side of the lance, and the DC-converted voltage is pulsed again by the switch element. Since it is converted into a signal to drive an external switching element, when a peak current flows to an external switching element, it is allowed to flow from the rectifying and smoothing circuit, and the current flowing from the pulse generating circuit via the pulse transformer can be suppressed to a small level. It is possible to achieve miniaturization of the pulse generation circuit and the pulse transformer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の駆動装置を採用したインバータ装置の
構成図、第2図は同装置の要部波形図、第3図は別の実
施例の構成図、第4図は同装置の要部波形図、第5図は
従来の駆動装置を用いたインバータ装置の構成図、第6
図はその動作波形図、第7図は別の従来例の構成図、第
8図は同装置の要部波形図である。 1・・・駆動装置、8・・・パルス発生回路、12・・
・パルストランス、40・・・整流平滑回路、41・・
・l−ランジスタ〔スイッチ素子〕。 代理人   森  本  義  弘 第f図 2  Aンパーダ因路 「−−一−−−−−−−−−−−−−−j′−−−−−
−1f   1iD’gl             
          41 −  >ランシースy(ス
A4+)第2図 第3因 7,2 第4図 第S図 、・2  Aンバーノ巳tト f馳勤喀! 第g図 第7図 、2 4ンノぐ−グ)刀顕1 11〜−−jしv @−i噂( 第β図
Fig. 1 is a block diagram of an inverter device employing the drive device of the present invention, Fig. 2 is a waveform diagram of the main parts of the same device, Fig. 3 is a block diagram of another embodiment, and Fig. 4 is a main part of the same device. Fig. 5 is a configuration diagram of an inverter device using a conventional drive device;
FIG. 7 is a diagram showing its operating waveforms, FIG. 7 is a configuration diagram of another conventional example, and FIG. 8 is a waveform diagram of essential parts of the same device. 1... Drive device, 8... Pulse generation circuit, 12...
・Pulse transformer, 40... Rectifier and smoothing circuit, 41...
・L-transistor [switch element]. Agent Yoshihiro Morimoto Figure 2
-1f 1iD'gl
41 ->Lancey (S A4+) Figure 2 Figure 3 Cause 7, 2 Figure 4 Figure S, ・2 Amber no Mi to f be hard! fig.

Claims (1)

【特許請求の範囲】[Claims] 1、パルストランスの一次コイルをパルス発生回路の出
力に接続し、パルストランスの二次コイルに出力信号を
直流変換する整流平滑回路を接続し、前記整流平滑回路
の出力にスイッチ素子を接続し、前記スイッチ素子を前
記パルス発生回路の出力信号に同期してオンオフしスイ
ッチ素子の出力から駆動出力信号を得る駆動装置。
1. Connect the primary coil of the pulse transformer to the output of the pulse generation circuit, connect the secondary coil of the pulse transformer with a rectifier and smoothing circuit that converts the output signal to DC, and connect a switch element to the output of the rectifier and smoother circuit, A drive device that turns on and off the switch element in synchronization with an output signal of the pulse generating circuit and obtains a drive output signal from the output of the switch element.
JP63142565A 1988-06-09 1988-06-09 Driving device Pending JPH01311871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142565A JPH01311871A (en) 1988-06-09 1988-06-09 Driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142565A JPH01311871A (en) 1988-06-09 1988-06-09 Driving device

Publications (1)

Publication Number Publication Date
JPH01311871A true JPH01311871A (en) 1989-12-15

Family

ID=15318285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142565A Pending JPH01311871A (en) 1988-06-09 1988-06-09 Driving device

Country Status (1)

Country Link
JP (1) JPH01311871A (en)

Similar Documents

Publication Publication Date Title
KR19990045058A (en) Asymmetric Flyback Converter
US5282122A (en) High voltage power supply topology suited for miniaturization
JPH0357713B2 (en)
US3663941A (en) Dc to ac to dc converter having transistor synchronous rectifiers
JP3097886B2 (en) Step-up chopper type switching power supply
JP4043321B2 (en) Switching power supply
JP3341825B2 (en) Synchronous rectification type DC-DC converter
US5610508A (en) Circuitry to maintain proper current transformer operation
JP2002119053A (en) Switching regulator
JP2638625B2 (en) MOS-FET gate drive circuit
JP3019093B1 (en) Switching power supply
JPH01311871A (en) Driving device
JPS6059973A (en) Switching regulator
JP2918006B2 (en) Boost type active filter circuit
JPH07135769A (en) Dc resonance converter
JPS582916A (en) Switching power supply circuit
EP1145415A1 (en) A synchronous flyback converter
US4602323A (en) Single-ended transformer drive circuit
JP3235711B2 (en) Switching power supply
JP3269413B2 (en) DC-DC converter
JPS642556Y2 (en)
JPH09140122A (en) Igbt driving reverse bias circuit
JP2596141Y2 (en) Switching power supply
JPH05344718A (en) Drive circuit of power converter
JPH0715213Y2 (en) Switching transistor drive circuit