JPH01304722A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH01304722A JPH01304722A JP63135922A JP13592288A JPH01304722A JP H01304722 A JPH01304722 A JP H01304722A JP 63135922 A JP63135922 A JP 63135922A JP 13592288 A JP13592288 A JP 13592288A JP H01304722 A JPH01304722 A JP H01304722A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor substrate
- heat
- heat conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000002470 thermal conductor Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板に関する。
この発明は、半導体装置からの発熱を発散させる方法に
関するもので、半導体基板と熱伝導性の良好な熱伝導体
基板とを接着させ、しかる後に半導体基板側を研磨によ
り削り、所望の膜厚とする。
関するもので、半導体基板と熱伝導性の良好な熱伝導体
基板とを接着させ、しかる後に半導体基板側を研磨によ
り削り、所望の膜厚とする。
この後に半導体基板側に半導体装置を形成する。
半導体装置の中で代表的なものとして、バイポーラトラ
ンジスタと金属・酸化物・半導体（ＭＯＳ）トランジス
タが挙げられる。バイポーラトランジスタは電流駆動型
であるためトランジスタからの発熱が間Ｕになり、発熱
による高温のため半導体素子が劣化したり誤動作したり
する。またＭＯＳ型トランジスタは電圧駆動型で消費電
力はバイポーラ型に比較し少ないが、最近の高集積型で
はＩＣ全体からの発熱が太き（なり、やはり素子劣化に
つながる。さらに配線が微細化するにつれ配線の長さも
増えるので、配線からの発熱も起こる。従来の半導体基
板は基板の厚みが３００〜１０００μｍあり、上記の発
熱を放散させるには不十分である。
ンジスタと金属・酸化物・半導体（ＭＯＳ）トランジス
タが挙げられる。バイポーラトランジスタは電流駆動型
であるためトランジスタからの発熱が間Ｕになり、発熱
による高温のため半導体素子が劣化したり誤動作したり
する。またＭＯＳ型トランジスタは電圧駆動型で消費電
力はバイポーラ型に比較し少ないが、最近の高集積型で
はＩＣ全体からの発熱が太き（なり、やはり素子劣化に
つながる。さらに配線が微細化するにつれ配線の長さも
増えるので、配線からの発熱も起こる。従来の半導体基
板は基板の厚みが３００〜１０００μｍあり、上記の発
熱を放散させるには不十分である。
従来の半導体基板は、熱伝導性が余り良くない半導体で
作られており、しかも基板の厚みが３００〜１０００μ
ｍあり、半導体装置で発生した熱を放散させるには不十
分で、長時間半導体装置を駆動させると半導体装置がか
なり高温に達してしまう。
作られており、しかも基板の厚みが３００〜１０００μ
ｍあり、半導体装置で発生した熱を放散させるには不十
分で、長時間半導体装置を駆動させると半導体装置がか
なり高温に達してしまう。
上記課題を解決するためにこの発明は、半導体基板を熱
伝導性の良好な熱伝導体に接着させる。
伝導性の良好な熱伝導体に接着させる。
このままでは接着後の基板の厚みは厚すぎるので半導体
基板側を研磨し所望の厚みとする。
基板側を研磨し所望の厚みとする。
半導体基板は熱伝導性の良好な熱伝導体基板と接着して
いるので、半導体基板に形成された素子を動作させた時
に発生する熱は速やかに熱伝導体基板を通して放１１に
できる。従って半導体基板内に熱はたまらないので、素
子は安定した動作をする。
いるので、半導体基板に形成された素子を動作させた時
に発生する熱は速やかに熱伝導体基板を通して放１１に
できる。従って半導体基板内に熱はたまらないので、素
子は安定した動作をする。
本発明の半４体基板を作成する工程を第１図（ａｌ〜（
Ｃ１に基づいて説明する。
Ｃ１に基づいて説明する。
第１図ｆａｔに示すように半導体基板１と熱伝導性の良
好な材料である熱伝導体基板２とを第１図山）のように
接着する。この半導体基板ｌの材料は種々な半導体で良
い。たとえば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ
）等の単一の元素で構成されている半導体や、砒化ガリ
ウム（ＧａＡｓ）、インジウムリン（Ｉｎｐ）等の化合
物半導体などが挙げられる。また、半導体基板ｌの厚み
は５０〜１０００μｍの間で、接着する時の強度に耐え
る事ができれば薄い方が望ましい。熱伝導体基板２とし
て、恨あるいは銅などの金属やグラファイトあるいはダ
イヤモンドなどの半導体・絶縁体を用いることができる
。
好な材料である熱伝導体基板２とを第１図山）のように
接着する。この半導体基板ｌの材料は種々な半導体で良
い。たとえば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ
）等の単一の元素で構成されている半導体や、砒化ガリ
ウム（ＧａＡｓ）、インジウムリン（Ｉｎｐ）等の化合
物半導体などが挙げられる。また、半導体基板ｌの厚み
は５０〜１０００μｍの間で、接着する時の強度に耐え
る事ができれば薄い方が望ましい。熱伝導体基板２とし
て、恨あるいは銅などの金属やグラファイトあるいはダ
イヤモンドなどの半導体・絶縁体を用いることができる
。
半導体基板ｌは単結晶、多結晶でもアモルファスでもよ
い。熱伝導体基板２も単結晶でも多結晶でもアモルファ
スでも良い。また、熱伝導体基板２の厚みは１００〜１
０．ＯＯａ＋の間である。半導体基板ｌおよび熱伝導体
基板２の接着する面が鏡面（凹凸が少ない）であればあ
るほど接着がしやすい。
い。熱伝導体基板２も単結晶でも多結晶でもアモルファ
スでも良い。また、熱伝導体基板２の厚みは１００〜１
０．ＯＯａ＋の間である。半導体基板ｌおよび熱伝導体
基板２の接着する面が鏡面（凹凸が少ない）であればあ
るほど接着がしやすい。
この時の接着力は分子間力等の力が作用している。
また接着の際、加熱しながら行えば接着がさらに容易と
なる。さらに真空中で行うと接着面に不純物が混入しに
くいため接着の効果が増大する。また接着の際、特別な
接着剤を用いても良い。
なる。さらに真空中で行うと接着面に不純物が混入しに
くいため接着の効果が増大する。また接着の際、特別な
接着剤を用いても良い。
第１図（Ｃ１に示すように、接着が完了してから半導体
基板ｌまたは熱伝導体基板２を研磨し所望の厚みとする
。この研磨は化学的に行っても良いし、機械的に行って
も良い。所望の厚みとした後に、半導体基板１の表面を
平滑な面とする研磨を行い半導体素子を形成できるよう
にする。
基板ｌまたは熱伝導体基板２を研磨し所望の厚みとする
。この研磨は化学的に行っても良いし、機械的に行って
も良い。所望の厚みとした後に、半導体基板１の表面を
平滑な面とする研磨を行い半導体素子を形成できるよう
にする。
以上のようにして形成された熱伝導体基板２と半導体基
板１とからなる基板を用いて、半導体基板側に半導体素
子を作成する。
板１とからなる基板を用いて、半導体基板側に半導体素
子を作成する。
以上のようにして、熱伝導体基板と半導体基板とから成
る基板を用いて、半導体素子を形成したデバイスを動作
させた際、発生する熱は熱伝導体基板を通して速やかに
放散されるので、デバイスの温度上昇が抑えられる。こ
の結果、デバイスの長期動作が可能となり、またデバイ
ス特性も安定し信頼性も向上する。特にバイポーラ型半
導体デバイスや高耐圧型半導体デバイスや高密度高集積
型半導体デバイスの場合、素子自体からの発熱が大きく
熱放散が大きな課題となっているが、本発明を採用する
事により素子から発生した熱は熱伝導体基板を通して速
やかに放散される。
る基板を用いて、半導体素子を形成したデバイスを動作
させた際、発生する熱は熱伝導体基板を通して速やかに
放散されるので、デバイスの温度上昇が抑えられる。こ
の結果、デバイスの長期動作が可能となり、またデバイ
ス特性も安定し信頼性も向上する。特にバイポーラ型半
導体デバイスや高耐圧型半導体デバイスや高密度高集積
型半導体デバイスの場合、素子自体からの発熱が大きく
熱放散が大きな課題となっているが、本発明を採用する
事により素子から発生した熱は熱伝導体基板を通して速
やかに放散される。
さらに、良好な熱伝導体は良好な電気伝導体となる場合
が多いので、半導体デバイス内で発生する不必要な電子
あるいは正孔も速やかに熱伝導体を通して放１１シされ
るために誤動作を少なくする事ができるという効果もあ
る。特にラッチアンプが問題となるＣＭＯ３型半導体デ
バイスではランチアンプ現象が殆んど発生しなくなる。
が多いので、半導体デバイス内で発生する不必要な電子
あるいは正孔も速やかに熱伝導体を通して放１１シされ
るために誤動作を少なくする事ができるという効果もあ
る。特にラッチアンプが問題となるＣＭＯ３型半導体デ
バイスではランチアンプ現象が殆んど発生しなくなる。
第１図ｆａｌ〜ｔｅｌは本発明の半導体基板の作成方法
を示す工程順断面図である。 ■・・・半導体基板 ２・・・熱伝導体基板 ３・・・接着面 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
を示す工程順断面図である。 ■・・・半導体基板 ２・・・熱伝導体基板 ３・・・接着面 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
Claims (1)
- 半導体から成る基板と熱良導体から成る基板とを接合
させる事により新たな１つの基板を作成し、前記半導体
基板側に素子を形成できるようにした事を特徴とする半
導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135922A JPH01304722A (ja) | 1988-06-02 | 1988-06-02 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135922A JPH01304722A (ja) | 1988-06-02 | 1988-06-02 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304722A true JPH01304722A (ja) | 1989-12-08 |
Family
ID=15162987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63135922A Pending JPH01304722A (ja) | 1988-06-02 | 1988-06-02 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304722A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573960A (en) * | 1994-07-11 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor layers by bonding without defects created by bonding |
-
1988
- 1988-06-02 JP JP63135922A patent/JPH01304722A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5573960A (en) * | 1994-07-11 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor layers by bonding without defects created by bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170301599A1 (en) | Semiconductor device | |
| US6767766B2 (en) | Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication | |
| JP5040765B2 (ja) | 半導体装置 | |
| US6519154B1 (en) | Thermal bus design to cool a microelectronic die | |
| US7210227B2 (en) | Decreasing thermal contact resistance at a material interface | |
| JP4654389B2 (ja) | ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部 | |
| JP2006303240A (ja) | 放熱シート、放熱体、放熱シート製造方法及び伝熱方法 | |
| JPH07106477A (ja) | 熱伝導板付きヒートシンクアセンブリ | |
| TW200807652A (en) | Thermal isolation of electronic devices in submount used for LEDs lighting applications | |
| WO2008053586A1 (en) | Semiconductor device | |
| TW415053B (en) | Semiconductor device and method for manufacturing same | |
| JP2757805B2 (ja) | 半導体装置 | |
| US7259458B2 (en) | Integrated circuit with increased heat transfer | |
| JP2007157835A (ja) | 実装基板 | |
| JPH04144157A (ja) | 半導体装置およびその製造方法 | |
| WO2004044982A1 (ja) | 実装構造 | |
| KR100957079B1 (ko) | 플라스틱 주조 패키지 및 직접 결합 기판을 갖는 전력 장치 | |
| JPH01304722A (ja) | 半導体基板 | |
| KR102260662B1 (ko) | 체결형 스페이서를 이용한 양면냉각모듈패키지 및 그의 제조방법 | |
| US7236367B2 (en) | Power electronics component | |
| JP2007299817A (ja) | 半導体装置 | |
| JP2856192B2 (ja) | 半導体装置 | |
| WO2020174741A1 (ja) | 半導体装置 | |
| JP2713200B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60241239A (ja) | 半導体装置 |